[go: up one dir, main page]

TWI385731B - 半導體裝置、顯示裝置以及半導體裝置之製造方法 - Google Patents

半導體裝置、顯示裝置以及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI385731B
TWI385731B TW097132904A TW97132904A TWI385731B TW I385731 B TWI385731 B TW I385731B TW 097132904 A TW097132904 A TW 097132904A TW 97132904 A TW97132904 A TW 97132904A TW I385731 B TWI385731 B TW I385731B
Authority
TW
Taiwan
Prior art keywords
film
aluminum alloy
alloy film
gas
semiconductor device
Prior art date
Application number
TW097132904A
Other languages
English (en)
Other versions
TW200931530A (en
Inventor
井上和式
石賀展昭
長山顕祐
津村直樹
中畑匠
河瀬和雅
Original Assignee
三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機股份有限公司 filed Critical 三菱電機股份有限公司
Publication of TW200931530A publication Critical patent/TW200931530A/zh
Application granted granted Critical
Publication of TWI385731B publication Critical patent/TWI385731B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10P14/44—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10W20/425—

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置、顯示裝置以及半導體裝置之製造方法
本發明係有關於一種液晶顯示器(display)或有機EL(electroluminescence)顯示器等電氣光學顯示裝置或半導體零件等半導體裝置的構造及其製造方法，尤其係有關於一種包含鋁合金膜(以下記為「Al合金膜」)與Si膜(矽(silicon)膜)或以Si為主成分的膜作為構成要素的半導體裝置的構造及製造方法。
以半導體裝置之一例而言，使用薄膜電晶體(Thin Film Transistor：以下記為「TFT」)作為切換(switching)元件的主動矩陣(active matrix)型TFT的顯示器用電氣光學顯示裝置係為取代CRT(Cathod Ray Tube)的平面顯示器(flat panel display)之一，盛行應用在活用低消耗電力或薄型等特徵之製品。
自以往以來，以構成半導體裝置的配線或電極材料而言，一般係使用例如鈦(titan)(Ti)、鉻(chromium)(Cr)、鉬(molybdenum)(Mo)、鉭(tantalum)(Ta)、鎢(tungsten)(W)或以該等金屬為主成分的合金等所謂的高熔點金屬材料。該等高熔點金屬(metal)係幾乎不會有與Si半導體膜之連接界面中的界面擴散反應，而適於作為半導體裝置用的電極材料加以使用。但是，近年來，在TV的大型化或行動電話等之小型顯示器的高精細化之進展中，需要配線材料的低電阻化，以習知之高熔點金屬的比電阻值(一般為12至60μΩ．cm)並不能稱為合適。因此，以顯示器用之配線材料而言，比電阻較低、配線圖案(pattern)加工較為容易的鋁(Al)或屬於以Al為主成分的合金的Al合金膜即備受矚目。
但是，Al合金膜一般係在Si半導體膜或以Si為主成分之膜的連接界面中，激烈地相互擴散反應而使電氣特性劣化乃為人所知。因此，當使Al合金膜與Si膜連接時，必須將上述高熔點金屬作為阻障(barrier)層介於其中。此外，若為顯示器用光學顯示裝置，係必須將一般作為透過像素電極材料所使用的氧化銦(indium)系，例如使氧化銦與氧化錫混合而得的ITO(Indium Tin Oxide)與配線材料(例如Al合金膜)相接合。此時亦由於Al合金膜在與ITO的界面產生擴散反應而使電氣特性劣化，因此同樣地必須將高熔點金屬作為阻障層介於其中。
使用以上所示之高熔點金屬作為阻障層，與低電阻的Al合金膜組合而適用於TFT之源極(source).汲極(drain)電極之例已揭示於例如專利文獻1至3。在該等之例中係形成為：使在下層設置Cr、Mo、Ti、Zr之高熔點金屬而在Si添加有雜質的低電阻Si膜(歐姆接觸(contact)Si膜)及ITO膜直接連接之後，在其上層形成有低電阻的Al系金屬的層積膜的構成。
另一方面，用以防止Al合金膜與ITO之界面擴散反應，以獲得良好之界面的電氣特性(接觸特性)的方法係已揭示於例如專利文獻4、5。若使用該等方法，在至少必須僅Al合金膜與ITO直接連接的裝置中，並不一定需要形成藉由高熔點金屬所得之阻障層。
(專利文獻1)日本特開平6-236893號公報
(專利文獻2)日本特開平7-30118號公報
(專利文獻3)日本特開平8-62628號公報
(專利文獻4)日本特開2003-89864號公報
(專利文獻5)日本特開2004-214606號公報
在習知之Al合金膜的材料及製造步驟的組合中，如上所述，由於無法防止Al合金膜與Si半導體膜及以Si為主成分之Si膜的界面擴散反應，因此必須形成藉由高熔點金屬所得之阻障層。因此，增加成膜步驟或蝕刻(etching)加工的步驟，導致生產能力降低。此外，由於蝕刻加工時之Al合金膜與高熔點金屬的蝕刻速度的不同、或朝橫向行進之側面蝕刻(side etching)量的不同等，在蝕刻加工剖面的形狀形成凹凸。因此難以進行微細加工。
此外，由於在蝕刻加工剖面的形狀形成凹凸，使形成在上層的膜的覆蓋(coverage)特性劣化。如上所示，在習知之Al合金膜或製造方法中，有難以製造高品質且具有高可靠性的半導體裝置等之問題點。
其中，在上述之專利文獻4中亦已記載不僅改善與ITO的接觸特性，亦具有與Si的接觸特性的改善效果。但是，根據本發明人的評估結果，以使用Si半導體的TFT的源極．汲極電極而言，當將Al合金膜直接形成在Si半導體上時，在成膜之後不久，在與Si的界面並不會發生相互擴散反應，但是藉由熱處理(在大氣中或氮氣環境中保持約30分鐘)使擴散反應慢慢進行，在超過250℃的溫度下，即使為光學顯微鏡觀察等級(level)，亦會發現擴散反應。此外，在超過200℃的溫度下，若在光學顯微鏡觀察等級下並不會發現顯著的擴散反應，但是經測定TFT的電氣特性後，在TFT特性，具體而言為一般的Id(汲極電流)-Vg(閘極(gate)電壓)的導通(on)/關斷(off)特性發現明確的劣化。在一般的顯示器用主動矩陣TFT陣列(array)基板的製造製程(process)中，通常至少包含200℃以上的製程溫度。因此，在應用在如上所示之半導體裝置時，會有由耐熱性方面來看具有實質上困難的問題點。
本發明的目的在提供無須形成高熔點金屬作為阻障層，而實現與Si膜或以Si為主成分的膜良好的接觸特性的Al合金膜及其製造方法。
本發明之半導體裝置之一態樣係具有：以矽(Si)為主成分的膜；及與前述以Si為主成分的膜直接連接，在連接界面附近至少含有Al、鎳(nickel)(Ni)及氮(N)的鋁合金膜。此外，本發明之顯示裝置之一態樣係使用前述半導體裝置者。
此外，本發明之半導體裝置之製造方法之一態樣係具有：形成以Si為主成分的膜的步驟；及形成與前述以Si為主成分的膜直接連接，在與前述以Si為主成分的膜相連接的連接界面附近至少含有Al、Ni及N的鋁合金膜的步驟。此外，本發明之半導體裝置之製造方法之其他態樣係具有：在與所層積的膜的交界面附近形成至少含有Al、Ni及N的鋁合金膜的步驟；及以與前述交界面之表面的至少一部分直接連接的方式形成以Si為主成分的膜的步驟。
藉由本發明，可提供一種無須形成高熔點金屬作為阻障層，而可實現與Si膜或以Si為主成分之膜良好的接觸特性的Al合金膜及其製造方法。
以下一面參照圖示，一面說明本發明之實施形態。為使說明明確化，以下之記載及圖示係予以適當省略及簡化。在各圖示中，對於具有同一構成或功能的構成要素及相當部分係標註相同的元件符號，且省略其說明。
首先，使用第1圖，說明使用本發明之半導體裝置之顯示裝置之一例。第1圖係顯示顯示裝置所使用之TFT陣列基板之構成例的正視圖。本發明之顯示裝置係以液晶顯示裝置為例加以說明，但是僅為例示，亦可使用有機EL顯示裝置等平面型顯示裝置(平面顯示器)等。
第1圖所示之液晶顯示裝置係具有基板40。基板40例如為TFT陣列基板等陣列基板。在基板40係設有顯示區域41、及以包圍顯示區域41的方式所設置的周邊區域42。在該顯示區域41形成有複數條閘極配線(掃描訊號線)43及複數條源極配線(顯示訊號線)44。複數條閘極配線43係以平行設置。同樣地，複數條源極配線44係以平行設置。閘極配線43及源極配線44係形成為彼此交叉。閘極配線43與源極配線44係呈正交。由相鄰接的閘極配線43及源極配線44所包圍的區域係成為像素47。因此，在基板40係以矩陣狀排列有像素47。
在基板40的周邊區域42係設有掃描訊號驅動電路45及顯示訊號驅動電路46。閘極配線43係自顯示區域41延伸設置至周邊區域42，在基板40的端部與掃描訊號驅動電路45相連接。源極配線44亦同樣地自顯示區域41延伸設置至周邊區域42，在基板40的端部與顯示訊號驅動電路46相連接。在掃描訊號驅動電路45的附近係連接有外部配線48。此外，在顯示訊號驅動電路46的附近係連接有外部配線49。外部配線48、49係例如FPC(Flexible Printed Circuit，軟性印刷電路板)等配線基板。
透過外部配線48、49自外部供給各種訊號至掃描訊號驅動電路45及顯示訊號驅動電路46。掃描訊號驅動電路45係根據來自外部的控制訊號，將閘極訊號(掃描訊號)供給至閘極配線43。藉由該閘極訊號依序選擇閘極配線43。顯示訊號驅動電路46係根據來自外部的控制訊號或顯示資料(data)，將顯示訊號供給至源極配線44。藉此方式，可將對應於顯示資料的顯示電壓供給至各像素47。
在像素47內係形成有至少1個TFT50。TFT50係配置在源極配線44與閘極配線43的交叉點附近。例如，該TFT50對像素電極供給顯示電壓。亦即，藉由來自閘極配線43的閘極訊號，作為切換元件的TFT50呈導通(ON)。藉此，由源極配線44，對連接於TFT50之汲極電極的像素電極施加顯示電壓。在像素電極與對向電極之間係產生與顯示電壓相對應的電場。其中，在基板40的表面係形成有配向膜(未圖示)。
此外，在基板40係對向配置有對向基板。對向基板例如為彩色濾光片(color filter)基板，配置在視認側。在對向基板係形成有彩色濾光片、黑矩陣(black matrix)(BM)、對向電極、及配向膜等。其中，對向電極亦有配置在基板40側的情形。在基板40與對向基板之間夾持有液晶層。亦即，在基板40與對向基板之間導入有液晶。此外，在基板40與對向基板之外側之面係設有偏光板及相位差板等。此外，在液晶顯示面板(panel)的反視認側係配設有背光單元(backlight unit)等。
藉由像素電極與對向電極之間的電場驅動液晶。亦即，基板間之液晶的配向方向會產生變化。藉此，通過液晶層的光的偏光狀態會改變。亦即，通過偏光板而形成為直線偏光的光係藉由液晶層而使偏光狀態產生變化。具體而言，來自背光單元的光係藉由陣列基板側的偏光板而形成為直線偏光。由於該直線偏光通過液晶層，使偏光狀態產生變化。
藉由偏光狀態，通過對向基板側之偏光板的光量會產生變化。亦即，由背光單元透過液晶顯示面板的透過光中通過視認側之偏光板的光的光量會產生變化。液晶的配向方向係依所施加的顯示電壓而變化。因此，藉由控制顯示電壓，可使通過視認側之偏光板的光量產生變化。亦即，藉由按每一像素改變顯示電壓，可顯示所希望的畫像。以上係顯示裝置之概略情形。以下就顯示裝置所使用之本發明之半導體裝置及其製造方法的各態樣加以說明。
(實施形態1)
以本發明之實施形態1而言，以在顯示元件使用液晶之液晶顯示裝置用主動矩陣型TFT陣列基板為例詳加說明。第2圖係顯示其平面構造之一例圖，第3圖係顯示第2圖之A-A剖面等之構造圖。在第3圖所示之剖面圖中顯示第2圖所示之A-A剖面、B-B剖面及C-C剖面，以便於說明TFT陣列基板之製造步驟。具體而言，在第3圖中，除了包含TFT及像素部分的A-A剖面(右側)以外，另外顯示包含閘極端子部4的B-B剖面(左側)、及包含源極端子部13的C-C剖面(中間)。關於以下說明所使用的剖面圖，亦同樣地顯示複數個剖面。
在第2圖或第3圖中，透明絕緣性基板1係由玻璃(glass)或塑膠(plastic)等所構成的基板。在該透明絕緣性基板1上係至少形成有：由金屬膜所構成的閘極電極2、與該閘極電極2相連的閘極配線3、與該閘極配線3相連且用以輸入影像之掃描訊號的閘極端子部4、及輔助電容電極5。此外，在該等之上層形成有閘極絕緣膜6。此外，Si半導體膜7係形成為隔著閘極絕緣膜6而形成在下層之閘極電極2附近之TFT之構成要素。歐姆低電阻Si膜8係在Si添加有雜質的半導體膜。源極電極9及汲極電極10係由Al合金膜所構成，分別與歐姆低電阻Si膜8直接連接。
TFT之通道(channel)部11係將源極電極9與汲極電極10分離，此外構成為將歐姆低電阻Si膜8予以去除的區域。源極配線12係與源極電極9相連的配線。在第3圖中並未明示源極電極9與源極配線12的交界。源極端子部13係與該源極配線12相連，透過該源極端子部13，由外部輸入影像訊號。層間絕緣膜14係以覆蓋包含通道部11之基板全體的方式所形成。
在該層間絕緣膜14形成複數個(在第3圖中為3個)開口部。像素汲極接觸孔(contact hole)15係達及下層之汲極電極10的開口部。閘極端子部接觸孔16係達及閘極端子部4的開口部。源極端子部接觸孔17係達及源極端子部13的開口部。此外，透過像素電極18係透過像素汲極接觸孔15而與汲極電極10相連接的透明導電膜。閘極端子墊(pad)19係透過閘極端子部接觸孔16而與閘極端子部4相連接的墊部。源極端子墊20係透過源極端子部接觸孔17而與源極端子部13相連接的墊部。
隔著一定間隙(元件間隙(cell gap))貼合如以上所構成的主動矩陣型TFT陣列基板、及包括彩色顯示用彩色濾光片或對向電極等的對向基板(未圖示)，在其中注入並密封液晶，藉此製造屬於顯示器用途之光學顯示用裝置的半導體裝置。
接著，根據第4圖(A)至(C)、第5圖(D)至(E)，說明本發明之實施形態1之主動矩陣型TFT陣列基板之製法的順序。在第4圖(A)中，首先使用洗淨液或純水洗淨玻璃基板等透明絕緣性基板1，在該透明絕緣性基板1上形成金屬膜。在成膜之後，以第1次的光微影(photolithography)製程(process)將金屬膜圖案化(patterning)而形成閘極電極2、閘極配線3、閘極端子部4及輔助電容電極5。以金屬膜而言，係以使用電性比電阻較低的金屬或合金為佳。
以較適實施例而言，在此首先利用周知之使用氬(Ar)氣體或氪(Kr)氣體的濺鍍法，以約200nm的厚度形成含有2mol%(at%)之Ni的AlNi合金膜。濺鍍條件係以DC(直流)磁控管(magnetron)濺鍍方式，使用在Al含有2mol%之Ni的AlNi合金靶材，以成膜功率(power)密度3W/cm2 、Ar氣體流量2.4×10-3 m3 /h(40sccm)的條件予以成膜。接著，以光微影製程形成光阻(photoresist)圖案之後，使用周知之由磷酸(phosphoric acid)+硝酸+醋酸系所構成的藥液，將AlNi膜進行蝕刻。藉由去除光阻圖案，形成閘極電極2、閘極配線3、閘極端子部4及輔助電容電極5的圖案。此時，所形成之AlNi合金膜的Ni組成係與靶材組成大致相同的2mol%Ni。此外，比電阻值在成膜瞬後係約12μΩ．cm，但是在經過以下所示約300℃左右之製程溫度之後，係減低至約5μΩ．cm。該值係比一般之習知的高熔點金屬為低，可降低閘極配線3的電阻。
接著，在第4圖(B)中，首先依序形成由氮化矽(SiN)所構成的閘極絕緣膜6、由非晶質(amorphous)矽(a-Si)所構成的Si半導體主動膜7、及添加有雜質之n型非晶質矽(n+a-Si)所構成的歐姆低電阻Si膜8。在成膜之後，在第2次的光微影製程中，將Si半導體主動膜7及歐姆低電阻Si膜8圖案化形成為作為TFT之構成要素的形狀。
以較適實施例而言，在此係使用化學氣相沈積(CVD)法，在約300℃之基板加熱條件下，依序形成400nm厚度的SiN膜作為閘極絕緣膜6、150nm厚度的a-Si膜作為Si半導體主動膜7、50nm厚度之添加有作為雜質的磷(phosphorus)(P)而成的n+a-Si膜作為歐姆低電阻Si膜8。接著，在光微影製程中形成光阻圖案之後，使用周知之採用氟(fluorine)系氣體的乾式(dry)蝕刻法，將a-Si膜與n+a-Si膜進行蝕刻，將光阻圖案去除而形成作為TFT之構成要素的半導體圖案(Si半導體主動膜7、及歐姆低電阻Si膜8)。
接著，在第4圖(C)中，在形成Al合金膜之後，在第3次的光微影製程中進行圖案化而形成源極電極9、汲極電極10、源極配線12、源極端子部13及TFT的通道部11。以本步驟所使用的Al合金膜而言，係以使用具有：電性比電阻較低、及顯示與歐姆低電阻Si膜8之良好的接觸特性、以及與透過像素電極所使用之導電膜(以下以元件符號18表示)之良好的接觸特性(尤其電性接觸電阻較低)等優點之合金膜為佳。
以較適實施例而言，在此係利用使用在Al添加有2mol%之Ni的AlNi合金靶材的DC磁控管濺鍍法而形成Al合金膜。濺鍍條件係使用以流量3×10-4 m3 /h(5sccm)使N2 氣體添加在流量2.4×10-3 m3 /h(40sccm)的Ar氣體的混合氣體，以成膜功率密度3W/cm2 形成約200nm厚的AlNiN膜。接著，在光微影製程中形成光阻圖案之後，使用周知之由磷酸+硝酸+醋酸系所構成的藥液，對AlNiN膜進行蝕刻，形成源極電極9、汲極電極10、源極配線12及源極端子部13的圖案。接著，使用含有氟系氣體之周知的乾式蝕刻法，將前述源極電極9與汲極電極10之間的歐姆低電阻Si膜8進行蝕刻之後，去除光阻圖案而形成TFT的通道部11。
經調查該AlNiN膜的組成，形成為含有2mol%的Ni、5mol%的N的合金膜。此外，比電阻值在成膜之後不久約為15μΩ．cm，但是在以約300℃的溫度進行熱處理之後，係減低至約10μΩ．cm。該值係低於一般之習知的高熔點金屬，可降低源極配線12的電阻。此外，在上述實施例中，以濺鍍氣體而言，係使用Ar氣體與N2 氣體的混合氣體，但是亦可使用Kr氣體來取代Ar氣體。此時，相較於使用Ar氣體的情形，可減少膜的缺陷或應力，因此即使未施加熱處理，亦可將比電阻減低至約10μΩ．cm。此外，當將N添加在Al膜時，在濺鍍時所添加的氣體並非侷限於N2 氣體，例如NH3 所示，若為含N氣體，則亦可在Al膜中添加N。此外亦可使用預先使N添加在濺鍍靶材的AlNiN合金而形成。此時，以濺鍍氣體而言，並不需要使用在Ar氣體或Kr氣體添加含有N2 或N的氣體的混合氣體，而可單獨以Ar氣體或Kr氣體進行成膜。
接著，在第5圖(D)中，在將層間絕緣膜14作為鈍化(passivation)膜而進行成膜之後，以第4次的光微影製程進行圖案化，同時形成：至少貫穿至汲極電極10表面的像素汲極接觸孔15；貫穿至閘極端子部4表面的閘極端子部接觸孔16；及貫穿至源極端子部13表面的源極端子部接觸孔17。
以較適實施例而言，在此係使用化學氣相沈積(CVD)法，在約300℃的基板加熱條件下，以300nm的厚度形成氮化矽SiN膜作為層間絕緣膜14之後，以光微影製程形成光阻圖案。接著，使用周知之採用氟系氣體的乾式蝕刻法來進行蝕刻，將光阻圖案去除而形成像素汲極接觸孔15、閘極端子部接觸孔16及源極端子部接觸孔17。
最後在第5圖(E)中，在形成透明導電性膜之後，以第5次的光微影製程進行圖案化，形成透過像素汲極接觸孔15而與下層的汲極電極10作電性連接的透過像素電極18；透過閘極端子部接觸孔16及源極端子部接觸孔17而分別與閘極端子部4及源極端子部13作電性連接的閘極端子墊19及源極端子墊20的圖案。如上所示，作為本發明之實施形態1之液晶顯示裝置用途而適於使用的主動矩陣TFT陣列基板即告完成。其中，所完成的TFT陣列基板亦可以約200至300℃的溫度施加熱處理。藉此，將蓄積在基板整體的靜電荷或應力等予以去除或緩和，甚至可降低金屬膜的電性比電阻，因此可提升TFT特性而使其安定化，故較為理想。
以較適實施例而言，在此係利用周知之使用Ar氣體的濺鍍法，以100nm的厚度形成將氧化銦(In2 O3 )與氧化錫(tin)(SnO2 )混合而成的ITO膜作為透明導電性膜。在成膜之後，使用光微影製程形成光阻圖案，且使用周知之含有鹽酸+硝酸的溶液進行蝕刻，將光阻圖案去除而形成透過像素電極18、及閘極端子墊19及源極端子墊20。之後，將基板在大氣中，以約300℃保持30分鐘而進行熱處理。
如上所示所完成的TFT陣列基板係使由以Si為主成分的膜、及Al合金膜所構成的源極電極9及汲極電極10直接連接而形成。具體而言，使以Si為主成分的歐姆低電阻Si膜8、與源極電極9及汲極電極10的Al合金膜未隔著由高熔點金屬所構成的阻障層而直接連接而形成。在此，在本說明書中，「以Si為主成分的膜」係指Si膜或以Si為主成分，亦即Si之含有比例為最多的膜。此外，所謂「界面附近或連接界面附近」係指雖亦依膜的厚度等各個條件而異，但是至少為比膜厚的一半更靠近交界面的區域。此外，以Si為主成分的膜與Al合金膜的連接若為以Si為主成分的膜的表面的至少一部分、與Al合金膜的至少一部分相連接的狀態即可。
本實施形態之TFT陣列基板係顯示雖然未包括高熔點金屬的阻障層，但是與習知之使用高熔點金屬作為阻障層的情形為相同的TFT特性。此係基於藉由在Al合金膜添加Ni與N，不會在連接界面發生擴散反應之故。此外，即使在將熱處理溫度增加至350℃的情形下，亦不會發現在連接界面的擴散反應，且亦不會有TFT特性劣化的情形。因此確認出本實施形態的TFT陣列基板係具有充分的耐熱性。
此外，除了閘極配線3以外，亦可在源極配線12單獨形成低電阻的Al合金膜，因此在大型顯示器或小型的高精細顯示器中，亦可有效且低成本(cost)生產不會因配線的高電阻化而引起的訊號延遲等以致顯示不均(non-uniformity)或顯示不良的高顯示品質的顯示器。
(實施形態2)
以本發明之實施形態2而言，係以在顯示元件使用液晶之液晶顯示裝置用主動矩陣型TFT陣列基板，說明與實施形態1不同之例。第6圖係顯示其平面構造圖，第7圖係顯示第6圖之A-A剖面等之構造圖。在第7圖所示之剖面圖中，係顯示第6圖所示之A-A剖面、B-B剖面及C-C剖面。相對於實施形態1使光全部透過而進行顯示的全透過型顯示器用，本實施形態2係關於兼作汲極電極的一部分使光反射而進行顯示的反射像素電極的半透過型或局部反射型用顯示器用者。因此，在源極電極、汲極電極係除了防止與Si膜的界面擴散反應以外，必須包括較高的表面反射率特性。
在第6圖或第7圖中，標註與第2、3圖相同元件符號的構成要素為相同，因此省略說明。源極電極9及汲極電極10係分別由Al合金膜所構成，與歐姆低電阻Si膜8直接連接。TFT的通道部11係將源極電極9及汲極電極10分離，此外構成在經去除歐姆低電阻Si膜8的區域。源極配線12係與源極電極9相連的配線，源極端子部13係與源極配線12相連，由外部輸入影像訊號。在第7圖中並未明示源極電極9與源極配線12的交界。而且反射像素電極21係由汲極電極10延伸存在而形成的電極。反射像素電極21係獲得表面的反射率愈高，愈為明亮的高品質的顯示特性。因此，形成該等的Al合金膜係由具有與下層之歐姆低電阻Si膜之良好的接觸特性的Al合金膜(第一鋁合金膜)、與形成在其上層之反射率較高的Al合金膜(第二鋁合金膜)之至少二層膜所形成。具體而言，第一鋁合金膜係以元件符號9a、10a、12a、13a、21a所表示的配線．電極，第二鋁合金膜係以元件符號9b、10b、12b、13b、21b所表示的配線．電極。
在該層間絕緣膜14形成複數個(在第7圖中為3個)開口部。像素汲極接觸孔15係達及兼作下層之汲極電極10的反射像素電極21的開口部。閘極端子部接觸孔16係達及閘極端子部4的開口部。源極端子部接觸孔17係達及源極端子部13的開口部。此外，透過像素電極18係由透過像素汲極接觸孔15而與反射像素電極21相連接的透明導電膜所構成。閘極端子墊19係透過閘極端子部接觸孔16而與閘極端子部4相連接的墊部，源極端子墊20係透過源極端子部接觸孔17而與源極端子部13相連接的墊部。
使如以上所構成的主動矩陣型TFT陣列基板、及包括彩色顯示用的彩色濾光片或對向電極等的對向基板(未圖示)隔著一定的間隙(元件間隙(cell gap))而相貼合，在其中注入並密封液晶，藉此製造作為顯示器用途之光學顯示用裝置的半導體裝置。
接著，根據第8圖(A)至(C)、第9圖(D)至(E)，說明本發明之實施形態2之主動矩陣型TFT陣列基板之製法的順序。在第8圖(A)中，首先使用洗淨液或純水洗淨玻璃基板等透明絕緣性基板1，在該透明絕緣性基板1上形成金屬膜。在成膜之後，以第1次的光微影製程將金屬膜圖案化而形成閘極電極2、閘極配線3、閘極端子部4及輔助電容電極5。以金屬膜而言，係以使用電性比電阻較低的金屬或合金為佳。
以較適實施例而言，在此首先利用周知之使用Ar氣體或Kr氣體的濺鍍法，以約200nm的厚度形成含有1mol%之Ni的AlNi合金膜。濺鍍條件係以DC磁控管濺鍍方式，使用在Al含有1mol%之Ni的AlNi合金靶材，以成膜功率密度3W/cm2 、Ar氣體量2.4×10-3 m3 /h(40sccm)的條件予以成膜。接著，以光微影製程形成光阻圖案之後，使用周知之由磷酸＋硝酸＋醋酸系所構成的藥液而將AlNi膜進行蝕刻。藉由去除光阻圖案，形成閘極電極2、閘極配線3、閘極端子部4及輔助電容電極5的圖案。此時，所形成之AlNi合金膜的Ni組成係與靶材組成大致相同的1mol%Ni。此外，比電阻值在成膜瞬後係約8μΩ．cm，但是藉由進行約300℃左右之熱處理，可減低至約4μΩ．cm。該值係比一般之習知的高熔點金屬為低，具有降低閘極配線3之電阻的效果。
接著，在第8圖(B)中，首先依序形成由氮化矽(SiN)所構成的閘極絕緣膜6、由非晶質矽(a-Si)所構成的Si半導體主動膜7、及添加有雜質之n型非晶質矽(n+a-Si)所構成的歐姆低電阻Si膜8。在成膜之後，在第2次的光微影製程中，將前述Si半導體主動膜7及前述歐姆低電阻Si膜8圖案化形成為作為TFT之構成要素的形狀。
以較適實施例而言，在此係使用化學氣相沈積(CVD)法，在約300℃之基板加熱條件下，依序形成400nm厚度的SiN膜作為閘極絕緣膜6、150nm厚度的a-Si膜作為Si半導體主動膜7、50nm厚度之添加有作為雜質的磷(P)而成的n+a-Si膜作為歐姆低電阻Si膜8。接著，在光微影製程中形成光阻圖案之後，使用周知之採用氟系氣體的乾式蝕刻法，將a-Si膜與n+a-Si膜進行蝕刻，將光阻圖案去除而形成作為TFT之構成要素的半導體圖案(Si半導體主動膜7、及歐姆低電阻Si膜8)。
接著，在第8圖(C)中，在形成Al合金膜之後，在第3次的光微影製程中進行圖案化而形成源極電極9、汲極電極10、源極配線12、源極端子部13及TFT的通道部11。以本步驟所使用的Al合金膜而言，係以使用具有：電性比電阻較低、及顯示與歐姆低電阻Si膜8之良好的接觸特性、以及與透過像素電極所使用之導電膜(以下以元件符號18表示)之良好的接觸特性(尤其電性接觸電阻較低)，並且較高之光反射率等優點之合金膜為佳。
以較適實施例而言，在此係利用使用在Al添加有1mol%的Ni的AlNi合金靶材的DC磁控管濺鍍法而形成Al合金膜。濺鍍條件係使用以流量1.2×10-3 m3 /h(20sccm)使N2 氣體添加在流量2.4×10-3 m3 /h(40sccm)的Ar氣體的混合氣體，以成膜功率密度3W/cm2 形成約50nm厚的AlNiN膜。接著，中止添加N2 氣體(流量0m3 /h)，僅使用Ar氣體，以成膜功率密度3W/cm2 形成未添加有N之約200nm厚的AlNi膜。接著，在光微影製程中形成光阻圖案之後，使用周知之由磷酸＋硝酸＋醋酸系所構成的藥液，對上層AlNi/下層AlNiN的二層膜總括進行蝕刻，形成源極電極9b/9a、汲極電極10b/10a、源極配線12b/12a、源極端子部13b/13a及反射像素電極21b/21a的圖案。接著，使用含有氟系氣體之周知的乾式蝕刻法，將源極電極9與汲極電極10之間的歐姆低電阻Si膜8進行蝕刻之後，去除光阻圖案而形成TFT的通道部11。
經調查該下層AlNiN膜的組成，形成為含有1mol%的Ni、20mol%的N的合金膜。比電阻值在成膜瞬後約為55μΩ．cm，在以約300℃的溫度進行熱處理之後，係為約50μΩ．cm。與一般之習知的高熔點金屬相比，該值係為同等以上，雖然沒有低電阻的效果，但是上層的AlNi膜係以Ni組成1mol%，比電阻值在成膜瞬後約為8μΩ．cm，在約300℃左右的熱處理後為約4μΩ．cm，藉由形成為二層膜，與習知之使用高熔點金屬的情形相比較，可降低源極配線12的電阻。此外，在波長550nm所測定到的光的反射率值，下層AlNiN膜為70%，但是上層AlNi膜為93%，具有與純Al同等為較高的值。如上所示，當以至少二層以上的層積膜形成Al合金膜時，係可切分成防止Si膜或以Si為主成分之膜的界面擴散反應的功能、及較低的比電阻值或較高的反射率值的功能，組合分別將特性最適化的Al合金膜而構成，因此可更加有效地發揮裝置所需求的性能，故較為理想。
其中，在上述實施例中，係使用Ar氣體與N2 氣體的混合氣體作為濺鍍氣體而形成下層的AlNiN膜之後，將氣體僅切換成Ar氣體而形成上層的AlNi膜，但是亦可例如使用Ar氣體與N2 氣體的混合氣體而開始進行下層的AlNiN膜的成膜，隨著濺鍍時間的進行，慢慢地減少N2 氣體的添加量。此時，無須中斷濺鍍處理，即可連續形成Al合金膜，因此可縮短處理時間。此外，雖然使用Ar氣體與N2 氣體的混合氣體作為濺鍍氣體，但是亦可使用Kr氣體來取代Ar氣體。在如上所成膜的Al合金膜中，亦在與下層的歐姆低電阻Si膜的界面附近存在有Ni與N，而可防止擴散反應，可減低膜整體的比電阻值，並且可獲得與純Al膜同等較高的反射率值。
接著，在第9圖(D)中，在將層間絕緣膜14作為鈍化膜而進行成膜之後，以第4次的光微影製程進行圖案化，同時形成：至少貫穿至前述汲極電極10b(反射像素電極21b)表面的像素汲極接觸孔15；貫穿至閘極端子部4表面的閘極端子部接觸孔16；及貫穿至源極端子部13b表面的源極端子部接觸孔17。
以較適實施例而言，在此係使用化學氣相沈積(CVD)法，在約300℃的基板加熱條件下，以300nm的厚度形成氮化矽SiN膜作為層間絕緣膜14之後，以光微影製程形成光阻圖案。接著，使用周知之採用氟系氣體的乾式蝕刻法來進行蝕刻，將光阻圖案去除而形成像素汲極接觸孔15、閘極端子部接觸孔16及源極端子部接觸孔17。
最後在第9圖(E)中，在形成透明導電性膜之後，以第5次的光微影製程進行圖案化，形成透過像素汲極接觸孔15而與下層的汲極電極10b(反射像素電極21b)作電性連接的透過像素電極18；透過閘極端子部接觸孔16及源極端子部接觸孔17而分別與閘極端子部4及源極端子部13作電性連接的閘極端子墊19及源極端子墊20的圖案。如上所示，作為本發明之實施形態2之液晶顯示裝置用途而適於使用的主動矩陣TFT陣列基板即告完成。其中，所完成的TFT陣列基板亦可以約200至300℃的溫度施加熱處理。藉此，將蓄積在基板整體的靜電荷或應力等予以去除或緩和，甚至可降低金屬膜的電性比電阻，因此可提升TFT特性而使其安定化，故較為理想。
以較適實施例而言，在此係利用周知之使用Ar氣體的濺鍍法，以100nm的厚度形成將氧化銦(In2 O3 )與氧化錫(SnO2 )混合而成的ITO膜作為透明導電性膜。在成膜之後，使用光微影製程形成光阻圖案，且使用周知之含有鹽酸＋硝酸的溶液進行蝕刻，將光阻圖案去除而形成透過像素電極18、及閘極端子墊19及源極端子墊20。之後，將基板在大氣中，以約300℃保持30分鐘而進行熱處理。
如上所示所完成的TFT陣列基板係使由以Si為主成分的歐姆低電阻Si膜8、及Al合金膜所構成的源極電極9及汲極電極10未隔著由高熔點金屬所構成的阻障層而直接連接而形成。雖然無須經由阻障層，而使Al合金膜直接連接於歐姆低電阻Si膜8，但是由於在Al合金膜的連接界面附近添加有Ni與N，不會在連接界面發生擴散反應，而顯示與習知使用高熔點金屬的情形同等的TFT特性。
此外，即使在將熱處理溫度提高至350℃的情形下，亦不會發現在連接界面的擴散反應，且亦不會有TFT特性劣化的情形，而確認出具有充分的耐熱性。此外，在與連接界面相反側的膜的表面係形成為未添加N的AlNi膜，因此反射像素電極部的反射率較高，可獲得較明亮且為高品質的半透過型顯示器。此外，除了閘極配線3以外，亦可在源極配線12僅形成低電阻的Al合金膜，因此可有效且低成本生產不會因配線的高電阻化而引起的訊號延遲等以致顯示不均或顯示不良的良好顯示品質的大型顯示器或小型高精細顯示器。
(實施形態3)
以本發明之實施形態3而言，係以在顯示元件使用液晶之液晶顯示裝置用主動矩陣型TFT陣列基板，說明與實施形態1、2不同之例。第2圖係顯示其平面構造圖，第10圖係顯示第2圖之A-A剖面等之構造圖。在第10圖所示之剖面圖中，係顯示第2圖所示之A-A剖面、B-B剖面及C-C剖面。在第10圖中，標註與第2、3圖相同元件符號的構成要素係為相同，故省略說明。
在本實施形態中，TFT的構成與實施形態1不同，關於除此以外的構成係與實施形態1相同，故省略說明。在第10圖中，本實施形態之主動矩陣型TFT陣列基板係將Si半導體主動膜7配設在源極電極9及汲極電極10之上。具體而言，在源極電極9及汲極電極10之上形成有與閘極電極2大致相同大小的Si半導體主動膜7。Si半導體主動膜7係由源極電極9上至汲極電極10上而形成為一連續的圖案。接著，被夾在源極電極9與汲極電極10之間的Si半導體主動膜7係形成TFT通道部11。因此，在本實施形態中，係在閘極絕緣膜6、源極電極9及汲極電極10之間並未形成有Si半導體主動膜7及歐姆低電阻Si膜8。
接著，參照第11圖(A)至(C)、第12圖(D)至(E)說明本發明實施形態3之主動矩陣型TFT陣列基板之製造方法。在第11圖(A)中，首先使用洗淨液或純水洗淨玻璃基板等透明絕緣性基板1，在該透明絕緣性基板1上形成金屬膜。在成膜之後，以第1次的光微影製程將前述金屬膜圖案化而形成閘極電極2、閘極配線3、閘極端子部4及輔助電容電極5。以金屬膜而言，係以使用電性比電阻較低的金屬或合金為佳。
以較適實施例而言，在此首先利用周知之使用Ar氣體或Kr氣體的濺鍍法，以約200nm的厚度形成含有2mol%之Ni的AlNi合金膜。濺鍍條件係以DC磁控管濺鍍方式，使用在Al含有2mol%之Ni的AlNi合金靶材，以成膜功率密度3W/cm2 、Ar氣體流量2.4×10-3 m3 /h(40sccm)的條件予以成膜。接著，以光微影製程形成光阻圖案之後，使用周知之由磷酸＋硝酸＋醋酸系所構成的藥液而將AlNi膜進行蝕刻，去除光阻圖案，藉此形成閘極電極2、閘極配線3、閘極端子部4及輔助電容電極5的圖案。此時，所形成之AlNi合金膜的Ni組成係與靶材組成大致相同的2mol%Ni。此外，比電阻值在成膜瞬後約為12μΩ．cm，但是藉由進行約300℃左右的熱處理，可減低至約5μΩ．cm。該值係比一般之習知的高熔點金屬為低，具有降低閘極配線3之電阻的效果。
接著，在第11圖(B)中，首先在形成由氮化矽(SiN)所構成的閘極絕緣膜6之後，接著形成Al合金膜。以第2次的光微影製程，將Al合金膜圖案化而形成源極電極9、汲極電極10、源極配線12、源極端子部13及TFT的通道部11。以本步驟所使用的Al合金膜而言，係以使用具有：電性比電阻較低、及顯示與歐姆低電阻Si膜8之良好的接觸特性、以及與透過像素電極所使用之導電膜(以下以元件符號18表示)之良好的接觸特性(尤其電性接觸電阻較低)等優點之合金膜為佳。
以較適實施例而言，在此係使用化學氣相沈積(CVD)法，在約300℃的基板加熱條件下，以400nm的厚度形成SiN膜作為閘極絕緣膜6。接著，以使用在Al添加有2mol%之Ni的AlNi合金靶材的DC磁控管濺鍍法形成Al合金膜。濺鍍條件係使用以流量3×10-4 m3 /h(5sccm)添加N2 氣體於流量2.4×10-3 m3 /h(40sccm)的Ar氣體所成的混合氣體，以成膜功率密度3W/cm2 形成約200nm厚的AlNiN膜。接著，在以光微影製程形成光阻圖案之後，使用周知之由磷酸＋硝酸＋醋酸系所構成的藥液而將AlNiN膜進行蝕刻，去除光阻圖案，而形成上述源極電極9、汲極電極10、源極配線12、源極端子部13及TFT的通道部11的圖案。
經調查該AlNiN膜的組成，形成為含有2mol%的Ni、5mol%的N的合金膜。此外，比電阻值在成膜瞬後約為12μΩ．cm，但是在以約300℃的溫度進行熱處理之後，係減低至約5μΩ．cm。該值係低於一般之習知的高熔點金屬，可降低源極配線12的電阻。此外，在上述實施例中，以濺鍍氣體而言，係使用Ar氣體與N2 氣體的混合氣體，但是亦可使用Kr氣體來取代Ar氣體。此時，相較於使用Ar氣體的情形，可減少膜的缺陷或應力，因此即使未施加熱處理，亦可將比電阻減低至約5μΩ．cm。此外，當將N添加在Al膜時，在濺鍍時所添加的氣體並非侷限於N2 氣體，例如NH3 所示，若為含N氣體，則亦可在Al膜中添加N。此外亦可使用預先使N添加在濺鍍靶材的AlNiN合金而形成。此時，以濺鍍氣體而言，並不需要一定使用在Ar氣體或Kr氣體添加含有N2 或N的氣體的混合氣體，而可單獨以Ar氣體或Kr氣體形成AlNiN膜。
接著，在第11圖(C)中，在形成由非晶質矽(a-Si)所構成的Si半導體主動膜7之後，以第3次的光微影製程，將Si半導體主動膜7圖案化形成為作為TFT之構成要素的形狀。
以較適實施例而言，在此係使用化學氣相沈積(CVD)法，以200nm的厚度形成a-Si膜作為Si半導體主動膜7。接著，在以光微影製程形成光阻圖案之後，使用周知之採用氟系氣體的乾式蝕刻法來對a-Si進行蝕刻，將光阻圖案去除而形成作為TFT之構成要素的半導體圖案(Si半導體主動膜7)。
接著，在第12圖(D)中，在將層間絕緣膜14作為鈍化膜而進行成膜之後，以第4次的光微影製程進行圖案化，同時形成：至少貫穿至汲極電極10表面的像素汲極接觸孔15；貫穿至閘極端子部4表面的閘極端子部接觸孔16；及貫穿至源極端子部13表面的源極端子部接觸孔17。
以較適實施例而言，在此係使用化學氣相沈積(CVD)法，在約300℃的基板加熱條件下，以300nm的厚度形成氮化矽SiN膜作為層間絕緣膜14之後，以光微影製程形成光阻圖案。接著，使用周知之採用氟系氣體的乾式蝕刻法來進行蝕刻，將光阻圖案去除而形成像素汲極接觸孔15、閘極端子部接觸孔16及源極端子部接觸孔17。
最後在第12圖(E)中，在形成透明導電性膜之後，以第5次的光微影製程進行圖案化，形成透過像素汲極接觸孔15而與下層的汲極電極10作電性連接的透過像素電極18；透過閘極端子部接觸孔16及源極端子部接觸孔17而分別與閘極端子部4及源極端子部13作電性連接的閘極端子墊19及源極端子墊20的圖案。如上所示，作為本發明之實施形態3之液晶顯示裝置用途而適於使用的主動矩陣TFT陣列基板即告完成。其中，所完成的TFT陣列基板亦可以約200至300℃的溫度施加熱處理。藉此，將蓄積在基板整體的靜電荷或應力等予以去除或緩和，甚至可降低金屬膜的電性比電阻，因此可提升TFT特性而使其安定化，故較為理想。
以較適實施例而言，在此係利用周知之使用Ar氣體的濺鍍法，以100nm的厚度形成將氧化銦(In2 O3 )與氧化錫(SnO2 )混合而成的ITO膜作為透明導電性膜。在成膜之後，使用光微影製程形成光阻圖案，且使用周知之含有鹽酸＋硝酸的溶液進行蝕刻，將光阻圖案去除而形成透過像素電極18、閘極端子墊19及源極端子墊20。之後，將基板在大氣中，以約300℃保持30分鐘而進行熱處理。
如上所示所完成的TFT陣列基板係使由Si半導體主動膜7、及Al合金膜所構成的源極電極9及汲極電極10未經由由高熔點金屬所構成的阻障層而直接連接而形成。由於在Al合金膜之與Si半導體主動膜7的連接界面附近添加有Ni與N，亦不會在連接界面發生擴散反應，而顯示與習知之使用高熔點金屬的情形同等的TFT特性。此外，即使在將熱處理溫度提升至350℃的情形下，亦不會發現在連接界面的擴散反應，且亦不會有TFT特性劣化的情形，而確認出具有充分的耐熱性。此外，除了閘極配線3以外，亦可在源極配線12單獨形成低電阻的Al合金膜，因此在大型顯示器或小型的高精細顯示器中，亦可有效且低成本生產不會因配線的高電阻化而引起的訊號延遲等以致顯示不均或顯示不良的高顯示品質的顯示器。
(實施形態4)
在實施形態3中，例如第13圖所示，可將源極電極9、汲極電極10形成為在上層含有N的AlNiN膜、在下層未含有N的AlNi膜的二層構成。此時係可減低膜整體的配線電阻，故較為理想。
以較適實施例而言，在此以源極電極、汲極電極、源極配線及源極端子部而言，使用在Al添加有1mol%之Ni的AlNi合金靶材的DC磁控管濺鍍法。具體而言，係利用使用AlNi合金靶材的DC磁控管濺鍍法，以Ar氣體流量2.4×10-3 m3 /h(40sccm)、成膜功率密度3W/cm2 的條件，首先形成未添加N之約200nm厚的AlNi膜(第二鋁合金膜)。接著，使用以流量1.2×10-3 m3 /h(20sccm)添加N2 氣體於流量2.4×10-3 m3 /h(40sccm)的Ar氣體的混合氣體，以成膜功率密度3W/cm2 形成約50nm厚的AlNiN膜(第一鋁合金膜)。接著，在光微影製程中形成光阻圖案之後，使用周知之由磷酸＋硝酸＋醋酸系所構成的藥液，對上層AlNiN/下層AlNi的二層膜總括進行蝕刻，形成上述源極電極9a/9b、汲極電極10a/10b、源極配線12a/12b、源極端子部13a/13b及TFT的通道部11的圖案。
經調查該上層AlNiN膜的組成，形成為含有1mol%的Ni、20mol%的N的合金膜。比電阻值在成膜瞬後約為55μΩ．cm，但是在以約300℃的溫度進行熱處理之後，係為約50μΩ．cm。該值與一般之習知的高熔點金屬相比為同等以上，雖然不具低電阻的效果，但是下層的AlNi膜係Ni組成1mol%，比電阻值在成膜之後不久約為8μΩ．cm，在約300℃左右的熱處理後約為4μΩ．cm，藉由形成為二層膜，與上述之實施形態3的情形相比較，可更加降低源極配線12的電阻。如上所示，當以至少二層以上的層積膜形成Al合金膜時，係可切分成防止Si膜或以Si為主成分之膜的界面擴散反應的功能、及較低的比電阻值的功能，組合分別將特性最適化的Al合金膜而構成，因此可更加有效地發揮裝置所需求的性能，故較為理想。
關於本實施形態4中的其他構造與製造步驟及其方法，由於與上述之實施形態3相同，故省略說明。
(其他實施形態)
在上述各實施形態中，係使用ITO(氧化銦＋氧化錫)膜作為形成透過像素電極或端子墊的透明導電性膜，但是並非限定於此，亦可使用氧化銦(In2 O3 )、氧化錫(SnO2 )、氧化鋅(ZnO)或將該等加以混合者。例如當使用使氧化鋅混合在氧化銦的IZO膜時，並非使用上述各實施例中所使用的鹽酸＋硝酸系之類的強酸，而可使用草酸系之類的弱酸作為蝕刻液。因此，如上述各實施形態所示，當在金屬膜使用耐酸藥液性差的Al合金膜時，可防止因藥液滲入以致Al合金膜的電極或配線發生斷線腐蝕，故較為理想。此外，若氧化銦、氧化錫、氧化鋅各自的濺鍍膜的氧組成比化學計量組成少，透過率或比電阻等的特性不良，最好係使用使O2 氣體或H2 O氣體加以混合的氣體而非僅有Ar氣體作為濺鍍氣體而進行成膜。尤其當使H2 O氣體混合在Ar氣體作為濺鍍氣體時，在使用ITO的情形下，亦可在非晶質(amorphous)而非一般的多結晶體的狀態下進行成膜，可利用草酸系的弱酸藥液進行蝕刻。該非晶質狀態的ITO膜係在蝕刻加工後，進行例如200℃以上的熱處理，藉此使其多結晶化，而可形成為藥液耐性強之一般的ITO膜，因此在可靠性方面較為合適。
此外，在上述各實施形態中，以與Si膜或以Si為主成分的Si膜直接連接的Al合金膜而言，係顯示適用Al-1mol%Ni-20mol%N膜、Al-2mol%Ni-5mol%N膜之例，但是並非侷限於該等。
第14圖(a)、(b)係顯示本發明人等所評估之Al合金膜與Si膜之界面擴散反應的結果。在藉由CVD法依序形成a-Si膜150nm、添加有P之歐姆低電阻Si膜50nm之後，將使用CD磁控管濺鍍法而形成接下來的Al合金膜200nm的試樣在大氣中以300℃保持30分鐘而施加熱處理，以光學顯微鏡觀察試樣。第14圖(a)係添加有2mol%之Ni的Al-2mol%Ni膜的結果，第14圖(b)係Al-2mol%Cu膜的結果。Al-Cu膜係防止Al膜之電遷移(electro-migration)或應力遷移(stress-migration)之習知周知的Al合金膜之一例。如第14圖(b)所示，若為Al-2mol%Cu膜，在膜整體發現迷宮狀的斑紋。在該狀態下測定膜的電性比電阻，但是並未獲得導電性而形成為接近絕緣體的狀態。因此可知在Al與Si的界面激烈發生相互擴散反應。另一方面，如第14圖(a)所示，若為Al-2mol%Ni膜，雖以斑點(spot)狀產生相互擴散反應，但是具有抑制膜整體之激烈的相互擴散反應的效果。此外，電性比電阻值亦顯示與成膜在未發生擴散的玻璃基板上者大致同等的值。如上所示的抑制效果在與Ni相同屬於周期表的8A族(8至10族)，而且具有3d軌道之最外殼電子配置的鐵(Fe)及鈷(cobalt)(Co)的情形下亦被發現。
第15圖係顯示以Al-2mol%Ni-4mol%N膜進行相同評估所得結果。可知在第14圖(a)所被發現的斑點狀相互擴散反應已消失。該試樣(sample)在大氣中進行以400℃保持30分鐘的熱處理的情形下亦不會被發現相互擴散反應，確認出關於耐熱性亦不會發生問題。另一方面，以Al-2mol%Cu-4mol%N膜亦不會被發現相互擴散反應，雖被發現因添加N所產生的相互擴散防止效果，但是在350℃、保持30分鐘的熱處理下發現擴散反應。
第16圖係顯示Al合金膜與Si膜之界面附近的元素分布圖，(a)係顯示Al-2mol%Ni-10mol%N膜與Si膜之界面附近的元素分布狀態，(b)係顯示Al-2mol%Ni膜與Si膜之界面附近的元素分布狀態。在第16圖中係顯示以鄂惹(Auger)電子分光分析(AES)調查元素分布狀態的結果。若觀看第16圖(b)，Al膜所含有的Ni在與Si膜的界面附近變多。亦即為Al膜中的Ni在界面附近移動而在界面形成Ni濃度較高的阻障層，藉此抑制Al與Si之界面擴散者。另一方面，若觀看第16圖(a)，可知與未添加N的第16圖(b)的情形相比較，在添加有N的Al合金膜的Si界面附近，Ni原子的存在變得更多，Al與Si的原子的相互擴散亦受到抑制(界面中的Al與Si的分布斜率變得更加急劇)。亦即，藉由在添加有Ni(或Fe、Co之任一種以上的)原子的Al合金膜另外添加N原子，以更加促進使Ni原子集中在與Si的界面附近。考慮使其作為較強的阻障層而發生作用，因此確實防止Al合金膜與Si膜的相互擴散。
如上所示的阻障層效果係取決於將Al合金膜進行成膜的裝置或成膜的製程條件等，因此所成膜的膜厚或所添加的Ni或N組成若在滿足裝置所需求的特性規格值的範圍內任意決定即可，但是為了充分發揮如上所示之阻障層的效果，最好膜厚至少為5nm以上，Ni組成比為0.1mol%，N組成比為1mol%以上。
第17圖係顯示在Al添加有Ni時之比電阻值的變化。在玻璃基板上以約200nm的厚度形成Al合金膜，在大氣中進行300℃、保持30分鐘的熱處理後進行測定。由第17圖可知，若Ni組成比超過15mol%，比電阻值係超過12μΩ．cm，相對於習知高熔點金屬的優勢即會消失。因此，當適用於重視配線電阻的配線膜時，最好使所添加的Ni組成比不會超過15mol%。此外，第18圖係顯示在Al添加有N時之比電阻值的變化。由第18圖可知，為了使比電阻值不會超過12μΩ．cm，最好使N組成比不會超過7.5mol%。
第19圖、第20圖係顯示在Al分別添加有Ni、N時之波長550nm中的反射率值的變化。可知隨著任何添加Ni或N，反射率值係單調變低。因此，當適用於重視反射特性的反射板時，若以滿足所需求之規格值的方式調整組成比即可。
但是，由於重視抑制與Si膜或以Si為主成分之膜的界面擴散反應，當Al合金膜所具有的低比電阻值或高反射率值未滿足裝置所需求的規格值時，並非限定為如上所述的組成範圍，而可適用作為如上述實施形態2、4之記載所示組合不同組成的Al合金膜而成的層積構造。
第21圖(a)、(b)係顯示評估將第14圖(a)所示之Al-2mol%Ni作為基質(base)，另外添加有1mol%之屬於周期表的4b族(14族)的矽(silicon)(Si)作為第3元素而成的Al-2mol%Ni-1mol%Si膜與Si膜的界面擴散的結果，(a)係以300℃進行熱處理後的情形，(b)係以350℃進行熱處理後的情形。與Al-2mol%Ni膜的情形相比較，可知斑點狀的相互擴散反應已消失。但是，若為以350℃進行熱處理後的情形，會稍微發現相互擴散反應，耐熱性並不充分。如上所示之抑制效果係在添加有屬於與Si相同的4b族的半金屬元素的碳(C)、鍺(germanium)(Ge)、錫(Sn)的情形下亦被發現。因此，除了Ni以外，在Al添加選自C、Si、Ge、Sn的1種以上的元素，藉由另外添加N，可更加防止Al合金膜與Si膜的相互擴散反應，故較為理想。
此外，第22圖(a)、(b)係顯示評估在Al-2mol%Ni另外添加有1mol%屬於周期表之周期5之重金屬的鉬(Mo)作為第3元素而成的Al-2mol%Ni-1mol%Mo膜與Si膜的界面擴散，(a)係以300℃進行熱處理後的情形，(b)係以350℃進行熱處理後的情形。此外，第23圖(a)、(b)係顯示評估添加有1mol%屬於周期6之重金屬的鎢(W)作為第3元素而成的Al-2mol%Ni-1mol%W膜與Si膜的界面擴散，(a)係以300℃進行熱處理後的情形，(b)係以350℃進行熱處理後的情形。此時確認出任一Al合金膜均不會發生斑點狀的相互擴散反應，在擴散防止方面具有效果。但是，在以350℃進行熱處理後的情形下，係稍微發生相互擴散反應，耐熱性並不充分。如上所示之擴散抑制效果若為屬於相同周期表的周期5、6的重金屬的釔(yttrium)(Y)、鋯(zirconium)(Zr)、鈮(niobium)(Nb)、鈰(cerium)(Ce)、釹(neodymium)(Nd)、釤(samarium)(Sm)、釓(gadolinium)(Gd)、鋱(terbium)(Tb)、鏑(dysprosium)(Dy)、鉿(hafnium)(Hf)、鉭(Ta)亦會被發現。因此，除了Ni以外，在Al添加選自前述重金屬的1種以上的元素，藉由另外添加N，可更加防止Al合金膜與Si膜的相互擴散反應，故較為理想。此外，除了屬於相同周期表之周期5、6的重金屬以外，亦可為添加使用第21圖所說明的C、Si、Ge或Sn之任一者的組合而成的元素的情形。
如以上說明所示，藉由本發明之較佳實施形態，可提供一種與以Si為主成分的膜直接連接，實現良好之接觸特性的Al合金膜及其製造方法。藉此，在Al合金膜至少具有與以Si為主成分的膜直接連接的構造的半導體裝置中，可未經由高熔點金屬而獲得Al合金膜與以Si為主成分的膜的良好的接觸特性。更具體而言，可提供實現ITO膜及以Si為主成分之膜的良好的接觸特性的Al合金膜。因此，可以低成本且有效地製造半導體裝置。
此外，藉由將上述各實施形態的Al合金膜適用於顯示器用的主動矩陣型TFT陣列基板的源極‧汲極電極及源極配線等配線，可僅以Al合金膜形成可減低配線電阻並且具有良好特性的TFT元件。因此，在大型顯示器或小型的高精細顯示器中，亦可有效且低成本生產不會發生因訊號延遲等以致顯示不均或顯示不良的高顯示品質的顯示器。如上所示，可以較高的生產能力製造必須進行低電阻配線的顯示器。
其中，本發明並非限定於上述所示的實施形態。在本發明之範圍內，可將上述實施形態的各要素變更、追加、轉換成該領域熟習該項技術者輕易思及的內容。
1．．．透明絕緣性基板
2．．．閘極電極
3、43．．．閘極配線
4．．．閘極端子部
5．．．輔助電容電極
6．．．閘極絕緣膜
8．．．歐姆低電阻Si膜
7．．．Si半導體(主動)膜
9、9a、9b．．．源極電極
10、10a、10b．．．汲極電極
11．．．TFT通道部
12、12a、12b、44．．．源極配線
14．．．層間絕緣膜
13、13a、13b．．．源極端子部
15．．．像素汲極接觸孔
16．．．閘極端子部接觸孔
18．．．透過像素電極
17．．．源極端子部接觸孔
19．．．閘極端子墊
20．．．源極端子墊
21．．．反射像素電極
40．．．基板
41．．．顯示區域
42．．．周邊區域
47．．．像素
45．．．掃描訊號驅動電路
48、49．．．外部配線
46．．．顯示訊號驅動電路
50．．．TFT
9a、10a、12a、13a、21a．．．第一鋁合金膜
9b、10b、12b、13b、21b．．．第二鋁合金膜
第1圖係顯示顯示裝置所使用之TFT陣列基板之構成例的正視圖。
第2圖係顯示本發明之實施形態1及3之顯示器用主動矩陣型TFT陣列基板的俯視圖。
第3圖係顯示本發明之實施形態1之顯示器用主動矩陣型TFT陣列基板的剖視圖。
第4圖(A)至(C)係顯示本發明之實施形態1之顯示器用主動矩陣型TFT陣列基板之製造步驟的剖面步驟圖。
第5圖(D)至(E)係顯示本發明之實施形態1之顯示器用主動矩陣型TFT陣列基板之製造步驟的剖面步驟圖。
第6圖係顯示本發明之實施形態2之顯示器用主動矩陣型TFT陣列基板的俯視圖。
第7圖係顯示本發明之實施形態2之顯示器用主動矩陣型TFT陣列基板的剖視圖。
第8圖(A)至(C)係顯示本發明之實施形態2之顯示器用主動矩陣型TFT陣列基板之製造步驟的剖面步驟圖。
第9圖(D)至(E)係顯示本發明之實施形態2之顯示器用主動矩陣型TFT陣列基板之製造步驟的剖面步驟圖。
第10圖係顯示本發明之實施形態3之顯示器用主動矩陣型TFT陣列基板的剖視圖。
第11圖(A)至(C)係顯示本發明之實施形態3之顯示器用主動矩陣型TFT陣列基板之製造步驟的剖面步驟圖。
第12圖(D)至(E)係顯示本發明之實施形態3之顯示器用主動矩陣型TFT陣列基板之製造步驟的剖面步驟圖。
第13圖係顯示本發明之實施形態4之顯示器用主動矩陣型TFT陣列基板的剖視圖。
第14圖係調查Al合金膜與Si膜之界面擴散反應的照片，(a)係添加有2mol%之Ni而成的Al-2mol%Ni膜，(b)係Al-2mol%Cu膜。
第15圖係調查Al-Ni-N膜與Si膜之界面擴散反應的圖(照片)。
第16圖係顯示Al合金膜與Si膜之界面附近的元素分布圖，(a)係Al-2mol%Ni-10mol%N膜與Si膜之界面附近的元素分布，(b)係Al-2mo1%Ni膜與Si膜之界面附近的元素分布。
第17圖係顯示Al-Ni膜之Ni組成比與膜之比電阻值的關係圖。
第18圖係顯示Al-N膜之N組成比與膜之比電阻值的關係圖。
第19圖係顯示Al-Ni膜之Ni組成比與膜之反射率值的關係圖。
第20圖係顯示Al-N膜之N組成比與膜之反射率值的關係圖。
第21圖係調查Al-Ni-Si膜與Si膜之界面擴散反應的照片，(a)係以300℃進行熱處理後的情形，(b)係以350℃進行熱處理後的情形。
第22圖係調查Al-Ni-Mo膜與Si膜之界面擴散反應的照片，(a)係以300℃進行熱處理後的情形，(b)係以350℃進行熱處理後的情形。
第23圖係調查Al-Ni-W膜與Si膜之界面擴散反應的照片，(a)係以300℃進行熱處理後的情形，(b)係以350℃進行熱處理後的情形。
1．．．透明絕緣性基板
2．．．閘極電極
3．．．閘極配線
4．．．閘極端子部
5．．．輔助電容電極
6．．．閘極絕緣膜
7．．．Si半導體(主動)膜
8．．．歐姆低電阻Si膜
9．．．源極電極
10．．．汲極電極
11．．．TFT通道部
12．．．源極配線
13．．．源極端子部
14．．．層間絕緣膜
15．．．像素汲極接觸孔
16．．．閘極端子部接觸孔
17．．．源極端子部接觸孔
18．．．透過像素電極
19．．．閘極端子墊
20．．．源極端子墊

Claims (13)

  1. 一種半導體裝置(device)，具有：膜，以Si為主成分；及鋁(aluminum)合金膜，與前述以Si為主成分的膜直接連接，在連接界面附近至少含有Al、Ni及N，其中，前述鋁合金膜係至少含有以下的層積膜：導電性的第一鋁合金膜，與前述以Si為主成分的膜直接連接，且添加N所形成之至少含有Ni與N；及第二鋁合金膜，與前述第一鋁合金膜相連接，未添加N所形成之至少含有Ni。
  2. 如申請專利範圍第1項之半導體裝置，其中，前述以Si為主成分的膜為半導體膜。
  3. 如申請專利範圍第1項之半導體裝置，其中，前述以Si為主成分的膜係在Si含有雜質的歐姆(ohmic)性的低電阻膜。
  4. 如申請專利範圍第1至3項中任一項之半導體裝置，其中，前述鋁合金膜係在前述連接界面附近至少含有Ni與N，隨著愈遠離前述連接交界，至少N的濃度愈少。
  5. 如申請專利範圍第1至3項中任一項之半導體裝置，其中，鋁合金膜係在前述連接界面附近另外含有C、Si、Ge或Sn中至少一者。
  6. 如申請專利範圍第1至3項中任一項之半導體裝置，其中，鋁合金膜係在前述連接界面附近另外含有Y、Zr、Nb、Mo、La、Ce、Nd、Sm、Gd、Tb、Dy、Hf、Ta或W 中至少一者。
  7. 一種顯示裝置，包括如申請專利範圍第1至3項中任一項之半導體裝置。
  8. 一種半導體裝置之製造方法，具有：形成以Si為主成分的膜的步驟；及形成與前述以Si為主成分的膜直接連接，在與前述以Si為主成分的膜相連接的連接界面附近至少含有Al、Ni及N的鋁合金膜的步驟，其中，前述鋁合金膜係至少含有以下的層積膜：導電性的第一鋁合金膜，與前述以Si為主成分的膜直接連接，且添加N所形成之至少含有Ni與N；及第二鋁合金膜，與前述第一鋁合金膜相連接，未添加N所形成之至少含有Ni。
  9. 如申請專利範圍第8項之半導體裝置之製造方法，其中，前述形成鋁合金膜的步驟係使用至少含有Ni的鋁合金靶材(target)，使用在氬(argon)(Ar)氣體(gas)或氪(krypton)(Kr)氣體至少添加有氮(N2 )氣體或含氮(N)氣體的混合氣體的濺鍍(sputting)法，形成與前述以Si為主成分的膜的表面的至少一部分直接連接的鋁合金膜。
  10. 如申請專利範圍第9項之半導體裝置之製造方法，其中，前述形成鋁合金膜的步驟係伴隨著濺鍍時間的經過，減少前述混合氣體所含有的氮氣或含氮氣體的添加量。
  11. 一種半導體裝置之製造方法，具有： 在與所層積的膜的交界面附近形成至少含有Al、Ni及N的鋁合金膜的步驟；及以與前述交界面之表面的至少一部分直接連接的方式形成以Si為主成分的膜的步驟；其中，前述鋁合金膜係至少含有以下的層積膜：導電性的第一鋁合金膜，與前述以Si為主成分的膜直接連接，且添加N所形成之至少含有Ni與N；及第二鋁合金膜，與前述第一鋁合金膜相連接，未添加N所形成之至少含有Ni。
  12. 如申請專利範圍第11項之半導體裝置之製造方法，其中，前述形成鋁合金膜的步驟係使用至少含有Ni的鋁合金靶材，使用在氬氣或氪氣至少添加有氮氣或含氮氣體的混合氣體的濺鍍法，形成鋁合金膜。
  13. 如申請專利範圍第12項之半導體裝置之製造方法，其中，前述形成鋁合金膜的步驟係伴隨著濺鍍時間的經過，增加前述混合氣體所含有的氮氣或含氮氣體的添加量。
TW097132904A 2007-09-12 2008-08-28 半導體裝置、顯示裝置以及半導體裝置之製造方法 TWI385731B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007236353A JP5215620B2 (ja) 2007-09-12 2007-09-12 半導体デバイス、表示装置及び半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
TW200931530A TW200931530A (en) 2009-07-16
TWI385731B true TWI385731B (zh) 2013-02-11

Family

ID=40430970

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097132904A TWI385731B (zh) 2007-09-12 2008-08-28 半導體裝置、顯示裝置以及半導體裝置之製造方法

Country Status (5)

Country Link
US (1) US7825515B2 (zh)
JP (1) JP5215620B2 (zh)
KR (1) KR101108941B1 (zh)
CN (1) CN101388371B (zh)
TW (1) TWI385731B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076536A (ja) * 2007-09-19 2009-04-09 Mitsubishi Electric Corp Ａｌ合金膜、電子デバイス及び電気光学表示装置用アクティブマトリックス基板
KR101320229B1 (ko) * 2009-07-27 2013-10-21 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치
US20120119207A1 (en) * 2009-07-27 2012-05-17 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Interconnection structure and method for manufacturing the same, and display device including interconnection structure
KR101628254B1 (ko) 2009-09-21 2016-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP5740645B2 (ja) 2010-04-13 2015-06-24 国立研究開発法人産業技術総合研究所 配向ペロブスカイト酸化物薄膜
JP5687133B2 (ja) * 2010-11-05 2015-03-18 三菱電機株式会社 半導体装置及び表示装置
JP2012129444A (ja) * 2010-12-17 2012-07-05 Mitsubishi Electric Corp アクティブマトリックス基板、及び液晶装置
US8729554B2 (en) * 2011-04-27 2014-05-20 Chimei Innolux Corporation Top-emission organic light-emitting diode structure
CN102931091A (zh) * 2012-10-25 2013-02-13 深圳市华星光电技术有限公司 一种主动矩阵式平面显示装置、薄膜晶体管及其制作方法
KR102477989B1 (ko) * 2018-01-10 2022-12-16 삼성디스플레이 주식회사 표시 장치 및 본딩 저항 검사 방법
JP7231487B2 (ja) * 2019-05-30 2023-03-01 株式会社神戸製鋼所 反射アノード電極及びその製造方法、薄膜トランジスタ基板、有機ｅｌディスプレイ、並びにスパッタリングターゲット
CN115377116B (zh) * 2022-05-31 2024-10-22 京东方科技集团股份有限公司 显示基板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040022664A1 (en) * 2001-09-18 2004-02-05 Takashi Kubota Aluminum alloy thin film and wiring circuit having the thin film and target material for forming the tin film
US20040126608A1 (en) * 2002-12-19 2004-07-01 Kabushiki Kaisha Kobe Seiko Sho(Kobe Steel, Ltd.) Electronic device, method of manufacture of the same, and sputtering target
US20070040172A1 (en) * 2005-08-17 2007-02-22 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62240735A (ja) 1986-04-11 1987-10-21 Nippon Mining Co Ltd 半導体配線材料用ｎ含有アルミニウム合金
JPS62240738A (ja) 1986-04-11 1987-10-21 Nippon Mining Co Ltd 半導体配線材料用ｎ、ｃ含有アルミニウム合金
JPH06236893A (ja) 1992-12-15 1994-08-23 Matsushita Electric Ind Co Ltd Ｔｆｔ液晶表示装置の製造方法
JP3388820B2 (ja) 1993-07-09 2003-03-24 株式会社東芝 液晶表示装置用薄膜トランジスタ
JPH0862628A (ja) 1994-08-16 1996-03-08 Toshiba Corp 液晶表示素子およびその製造方法
JP4886285B2 (ja) * 2002-12-19 2012-02-29 株式会社神戸製鋼所 表示デバイス
KR20060040861A (ko) * 2004-11-05 2006-05-11 삼성전자주식회사 어레이 기판 및 이의 제조방법
JP2008010801A (ja) 2005-08-17 2008-01-17 Kobe Steel Ltd ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
JP2007123672A (ja) * 2005-10-31 2007-05-17 Mitsubishi Electric Corp 導電体構造、導電体構造の製造方法、素子基板および素子基板の製造方法
JP2008108975A (ja) 2006-10-26 2008-05-08 Mitsui Mining & Smelting Co Ltd 素子の接合構造
JP2008270034A (ja) * 2007-04-23 2008-11-06 Hitachi Ltd 画像表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040022664A1 (en) * 2001-09-18 2004-02-05 Takashi Kubota Aluminum alloy thin film and wiring circuit having the thin film and target material for forming the tin film
US20040126608A1 (en) * 2002-12-19 2004-07-01 Kabushiki Kaisha Kobe Seiko Sho(Kobe Steel, Ltd.) Electronic device, method of manufacture of the same, and sputtering target
US20070040172A1 (en) * 2005-08-17 2007-02-22 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices

Also Published As

Publication number Publication date
US20090065942A1 (en) 2009-03-12
KR20090027576A (ko) 2009-03-17
TW200931530A (en) 2009-07-16
US7825515B2 (en) 2010-11-02
JP5215620B2 (ja) 2013-06-19
KR101108941B1 (ko) 2012-02-06
CN101388371A (zh) 2009-03-18
JP2009070956A (ja) 2009-04-02
CN101388371B (zh) 2011-11-16

Similar Documents

Publication Publication Date Title
TWI385731B (zh) 半導體裝置、顯示裝置以及半導體裝置之製造方法
KR100698950B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
JP4705062B2 (ja) 配線構造およびその作製方法
US8455869B2 (en) Oxide thin film transistor and method of fabricating the same
TWI356498B (zh)
US8212256B2 (en) Pixel structure, display panel, eletro-optical apparatus, and method thererof
US9691794B1 (en) Conductive layer in a semiconductor apparatus, display substrate and display apparatus having the same, and fabricating method thereof
CN100420035C (zh) 薄膜晶体管阵列衬底及其制造方法
US6448578B1 (en) Thin-film transistor and liquid crystal display device
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JP4464715B2 (ja) 液晶表示装置およびこれらの製造方法
TW200914971A (en) Display device and sputtering target
JP5355117B2 (ja) 半導体装置及びその製造方法、並びに表示装置
JP5393071B2 (ja) 電子デバイス、及びその製造方法、並びに電子機器
JP4763568B2 (ja) トランジスタ基板
KR101200949B1 (ko) 알루미늄 합금막, 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판
JP5687133B2 (ja) 半導体装置及び表示装置
JP2006126255A (ja) 電気光学装置、液晶表示装置及びそれらの製造方法
JP4338481B2 (ja) 液晶表示装置用薄膜トランジスタの製法および液晶表示装置用薄膜トランジスタ
JP2012222261A (ja) トランジスタ、その製造方法および表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees