TWI382431B - 功率電感結構 - Google Patents

Description

功率電感結構

本發明關於一種電感結構，且特別是關於一種功率電感(power inductor)結構。

一般而言，功率電感器用於在電路中汲取能量，在磁場中儲存能量，並且回饋能量至電路。在電子產品中，功率電感器常被作為直流-直流轉換器(DC-to-DC converter)或是應用於電源管理電路(power management circuit)中然而，一般的表面接著型態(surface mount type,SMT)的功率電感器因尺寸較大且造價昂貴，並不適於作為封裝模組的部件。另一方面，無線射頻晶片(radio frequency chip，RF Chip)電感器雖然體積較小，但無法提供高電感也無法承受大電流。

因此，有必要發展同時具備小尺寸、低造價、可提供高電感以及高電流耐受力等條件的功率電感器。

承上所述，本發明提供一種功率電感結構，其具有高電感以及高電流耐受力。此功率電感結構同時具有較小之封裝尺寸以及低製作成本。

本發明提出一種功率電感結構，其包括一封裝結構、一磁性材料塊以及多條打線。封裝結構上具有一金屬層。此金屬層包括多個獨立的焊接手指，且每一焊接手指包括相互分離的兩個加寬部以及連接於該兩加寬部之間的一連接部。磁性材料塊位於封裝結構上，且位於連接部上方以及位於加寬部之間。所述多條打線位於封裝結構之上且跨越磁性材料塊，並電性連接所述多個焊接手指。

本發明提出一種功率電感結構，其包括一封裝結構、多個導電通孔、一磁性材料塊以及多條打線。封裝結構的兩相對表面分別具有一第一金屬層以及一第二金屬層。導電通孔位於封裝結構內。磁性材料塊位於封裝結構上。第一金屬層包括多個焊接手指對，而第二金屬層包括多個導電線段。每一焊接手指對包括相互分離的兩個加寬部，且該兩加寬部藉由相應的該些導電通孔以及該導電線段相互電性連接。打線位於封裝結構之上並跨越磁性材料塊，且打線電性連接焊接手指對。

依據本發明之一實施例，前述之封裝結構的一介電芯層包括一溝槽緊鄰磁性材料塊，且此溝槽位於加寬部與磁性材料塊之間。

依據本發明之一實施例，所述溝槽為環狀且環繞磁性材料塊。

依據本發明之一實施例，前述之封裝結構的一介電芯層包括一凹洞，且磁性材料塊配置於此凹洞內。磁性材料塊可突出凹洞並且高於封裝結構的一頂面。

依據本發明之一實施例，功率電感結構更包括兩黏著層分別配置於所述磁性材料塊的兩個相對表面上，以增強黏著效果。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本發明所提出的電感結構或其相關變化可被應用於一般或是高頻的封裝模組。如下述的內埋式電感結構係指至少有部份內埋或設置於線路板或印刷電路板的電感結構。當然，本發明其他實施例的功率電感結構亦可設置於線路板或是印刷電路板上，並未超出本發明之範圍。

本發明所提出的電感結構可結合打線接合技術，且所使用的材料可相容於現有的封裝材料。因此，相較於以往的功率電感器，本發明之功率電感結構的製作成本較低。

圖1A繪示依照本發明之一實施例的一種功率電感結構的上視圖。圖1B繪示圖1A之功率電感結構沿I-I’線的剖面圖。

依據本發明之實施例，封裝結構100可為線路板，如雙層或四層印刷電路板，或層壓板(laminated board)。在圖1A中，封裝結構100為雙層印刷電路板，其具有至少一頂部金屬層100b配置於介電層100a上。封裝結構100的頂面10a具有多個焊接手指102。該些焊接手指102平行設置並且相互分離。基於設計需求，焊接手指102的數量為N，其中N為大於3的正整數。每一焊接手指102包括相對設置的兩個加寬部102a以及位於所述兩個加寬部102a的一連接部102b，連接部102b連接兩加寬部102a。圖1C繪示焊接手指102的一種設置的範例。然而，本範例並非用以限定焊接手指102的形狀或設置方式。本發明可依據微型化或是電氣特性的需求來調整焊接手指102的形狀或設置方式。除此之外，最外圍的焊接手指102旁可設置連接線104，以電性連接焊接手指102至外部電路或元件。焊接手指102以及連接線104是藉由對封裝結構100的頂部金屬層100b進行圖案化所形成。頂部金屬層100b的材料例如是銅(copper)。

應用封裝製程的打線接合技術，多條打線106被形成於焊接手指102之間，以及焊接手指102與連接線104之間，如圖1A所示。打線106的材料例如是銅。每一打線106連接焊接手指102的一加寬部102a至下一個焊接手指102的另一側的加寬部102a。在此，每一焊接手指102與另一焊接手指102相互分離，每一焊接手指102電性連接至其最接近的焊接手指102或連接線104。藉由前述打線106以及焊接手指102的設置與連接方式，可得到連續線圈。

在焊接手指102的分布區域D中，磁性材料塊108配置於封裝結構100上，且位於焊接手指102上方以及打線106下方。磁性材料塊108位於加寬部102a之間，且位於連接部102b的正上方。較佳者，兩黏著層110分別設置於磁性材料塊108的相對的兩個表面，以增強磁性材料塊108與焊接手指102之間的黏著效果或是磁性材料塊108與打線106之間的黏著效果。磁性材料塊108的材料可為導電材料，例如鎳(nickel)或鐵氧體(ferrite)。黏著層110可為非導電環氧樹脂層(non-conductive epoxy layer)或非導電膠膜(non-conductive adhesive film)。

圖2A繪示依照本發明之另一實施例的一種功率電感結構的上視圖。圖2B繪示圖2A之功率電感結構沿I-I’線的剖面圖。圖2C繪示圖2A之功率電感結構由底面視之的局部立體圖。

本實施例不在重述與前述實施例相同或相似的特徵。在圖2A中，封裝結構200為雙層印刷電路板，其具有一頂部金屬層200b以及一底部金屬層200c分別設置於介電層200a的兩個相對的表面上。封裝結構200的頂部金屬層200b包括位於頂面20a的多個焊接手指對202，而底部金屬層200c包括位於底面20b的多個導電線段205。另外，若封裝結構200為四層或更多層的印刷電路板，則底部金屬層200c可為此多層印刷電路板的任一內層金屬層。

有別於前述實施例，每一焊接手指對202包括相互分離的兩個加寬部202a，該兩個加寬部202a位於磁性材料塊208的兩側。基於設計需求，焊接手指對202的數量為N，其中N為大於3的正整數。加寬部202a的形狀不限為橢圓，更可為圓、矩形或其他多邊形。如圖2C所示，每一焊接手指對202的兩個分離的加寬部202a藉由介電層200a內的導電通孔203以及封裝結構200的底面20b上的一個導電線段205相互連接。導電通孔203以及導電線段205可對比為前述實施例中用以連接兩個加寬部102a的連接部102b。在本實施例中，此種設置方式可以達到較佳的空間利用率，並提供設計上的彈性。本範例並非用以限定焊接手指對202的形狀或設置方式。本發明可依據微型化或是電氣特性的需求來調整焊接手指對202的形狀或設置方式。除此之外，最外圍的焊接手指對202旁可設置連接線204，以電性連接焊接手指對202至外部電路或元件。

如圖2A-2B所示，多條打線206被形成於焊接手指對202的加寬部202a之間，且所述打線206位於加寬部202a與連接線204之間。在圖2A中，打線206跨越磁性材料塊208並且連接焊接手指對202(位於磁性材料塊208的一側)的加寬部202a以及下一個焊接手指對202的另一加寬部202a(即，位於磁性材料塊208另一側的加寬部202a)。換言之，如圖2C所示，同一焊接手指對202的相互分離的兩個加寬部202a經由導電通孔203以及導電線段205相互電性連接，而每一焊接手指對202藉由打線206電性連接至最接近的另一焊接手指對202或連接線204。藉由打線206、內埋的導電通孔203、導電線段205以及焊接手指對202的設置，可得到一連續線圈。在此連續線圈中，焊接手指對202的數量N即為線圈的匝數。

磁性材料塊208配置於封裝結構200的頂面20a，且位於焊接手指對202的兩個加寬部202a之間以及位於打線206下方。較佳者，黏著層210分別被設置於磁性材料塊208的兩個相對表面上，以增強磁性材料塊208與封裝結構200之間或磁性材料塊208與打線206之間的黏著效果。

另一方面，磁性材料塊的附近或是周圍可設置溝槽。如圖3A-3B所示，環狀溝槽312位於封裝結構300的介電層300a內並且環繞磁性材料塊308。溝槽312架構於介電層300a中且位於焊接手指對302與磁性材料塊308之間，但與圖2A相比，溝槽312並不會使磁性材料塊308的位置降低。溝槽312可沿著磁性材料塊308的四個邊設置，或沿著磁性材料塊308的任兩個相對邊設置。溝槽312的深度或形狀可依據電氣特性或佈局需求來調整。電感器的品質因數(quality factor,Q)為一給定頻率下其有感電抗(inductive reactance)與阻抗(resistance)的比值，用以評估電感器的效率。本實施例之功率電感結構的溝槽設計可提高品質因數。如此，搭配溝槽設計的功率電感結構因部分介電材料被空氣取代(形成溝槽)，達到低正切損耗(tangent loss)，而可具有高虛部組抗(imaginary impedance)。

另外，在下列實施例中，封裝結構內可形成凹洞，而磁性材料塊深埋於此凹洞內，以降低封裝模組的高度，並對電感結構提供較大的磁芯。

圖4A繪示依照本發明之另一實施例的一種功率電感結構的上視圖。圖4B繪示圖4A之功率電感結構沿I-I’線的剖面圖。

在圖4A中，封裝結構400為四層印刷電路板，其具有至少一頂部金屬層400b以及一底部金屬層400c分別設置於介電芯層400a的兩個相對的表面上。介電芯層400a可能包括更多金屬層或內連線結構。封裝結構400的頂部金屬層400b包括位於頂面40a上的多個焊接手指對402，而底部金屬層400c包括位於底面40b上的多個導電線段405。介電芯層400a包括連接焊接手指對402與導電線段405的多個導電通孔403。每一焊接手指對402包括相互分離的兩個加寬部402a分別位於磁性材料塊408的兩側，且每一焊接手指對402的相互分離的兩個加寬部402a藉由介電芯層400a內的導電通孔403以及位於封裝結構400之底面40b的導電線段405相互連接。此外，連接線404可以被設置於最外圍的焊接手指對402旁，以電性連接焊接手指對402至外部電路或元件。

如圖4A-4B所示，多條打線406被形成於磁性材料塊408之上，該些打線406位於焊接手指對402的加寬部402a之間，且位於加寬部402a與連接線404之間。

有別於前述實施例，封裝結構400的介電芯層400a內形成有凹洞412。磁性材料塊408配置於凹洞412內，且位於打線406下方。較佳者，磁性材料塊408部份突出於凹洞412且高於封裝結構400的頂面40a。磁性材料塊408的尺寸可隨需求的模組高度或電感而改變。因此，凹洞412的深度可隨封裝結構的厚度或是需求的模組高度來調整。例如，採用大尺寸的磁性材料塊時，可形成較深的凹洞，以得到較薄的封裝模組。在上視圖中，磁性材料塊408配置於焊接手指對402的加寬部402a之間。黏著層410分別形成於磁性材料塊408的兩個相對的表面，以強化磁性材料塊408與基板400之間或是磁性材料塊408與打線406之間的黏著效果。

應用於線路板或是印刷電路板，功率電感結構的高度可被縮減，且功率電感結構可提供高電感值並可忍受大電流。

如圖1A-1B所示的功率電感結構，藉由打線以及焊接手指對的電性連接來得到連續線圈。另外，如圖2A-4B所示的功率電感結構，藉由打線、導電通孔、導電線段以及焊接手指對之間的電性連接來得到連續線圈。所述實施例的電感結構的電感值可由以下公式求得：

其中L代表單位為亨利(Henry)的電感值，N代表線圈的打線匝數，μ代表磁芯的導磁率(permeability)，l代表線圈的長度，而A代表電感結構的截面積(即如圖1B、2B、3B或4B所示的磁芯的區域A)。

顯然，電感結構的電感值正比於N(線圈的打線匝數)、μ(磁芯的導磁率)以及A(線圈的截面積)。相對而言，圖2B、3B或4B所示的電感結構因為其線圈截面積包括部分的封裝結構，因此圖2B、3B或4B的線圈截面積大於圖1B所示者。在此情況下，線圈截面積A增加，而電感值也相應增加。在本發明的電感結構的佈局設計中，線圈的打線匝數N或是線圈的長度l可以被改變，以符合適當的電氣特性。另一方面，可藉由溝槽的設計來調整磁芯的導磁率μ。

以圖1A-1B所示的電感結構為例，其電感值約為2μH，若是磁鐵材料為鐵氧體，則其磁芯的導磁率μ為100 H‧m-1，N為25，1為3.6 mm。事實上，相較於習知的表面接著型態功率電感器，不論是圖2A-4B所示的電感結構或是圖1A-1B所示的電感結構皆可在應用頻率10 MHz或更低的頻率下，提供令人滿意的電感值(如0.4-5μH)，大電流(如5-15安培)，並符合小尺寸的需求。

綜上所述，本發明的功率電感結構可以提供令滿意的電感值並且有助於縮小封裝尺寸。此外，本發明的功率電感結構不需更換封裝材料，且可相容於現有的封裝製程，因此製作成本低廉。

據此，本發明提出的設計可應用於功率電感結構，作為封裝結構中的直流-直流轉換器。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．封裝結構

100a．．．介電層

100b．．．頂部金屬層

10a．．．封裝結構的頂面

10b．．．封裝結構的底面

102．．．焊接手指

102a．．．加寬部

102b．．．連接部

104．．．連接線

106．．．打線

108．．．磁性材料塊

110．．．黏著層

D．．．焊接手指的分布區域

200．．．封裝結構

200a．．．介電層

200b．．．頂部金屬層

200c．．．底部金屬層

20a．．．封裝結構的頂面

20b．．．封裝結構的底面

202．．．焊接手指對

202a．．．加寬部

203．．．導電通孔

204．．．連接線

205．．．導電線段

206．．．打線

208．．．磁性材料塊

300．．．封裝結構

300a．．．介電層

302．．．焊接手指對

308．．．磁性材料塊

312．．．溝槽

400．．．封裝結構

400a．．．介電芯層

400b．．．頂部金屬層

400c．．．底部金屬層

40a．．．封裝結構的頂面

40b．．．封裝結構的底面

402．．．焊接手指對

402a．．．加寬部

403．．．導電通孔

404．．．連接線

405．．．導電線段

406．．．打線

408．．．磁性材料塊

410．．．黏著層

412．．．凹洞

A．．．磁芯區域

N．．．線圈的打線匝數

l．．．線圈的長度

圖1A繪示依照本發明之一實施例的一種功率電感結構的上視圖。

圖1B繪示圖1A之功率電感結構沿I-I’線的剖面圖。

圖1C繪示圖1A之焊接手指的一種設置的範例。

圖2A繪示依照本發明之另一實施例的一種功率電感結構的上視圖。

圖2B繪示圖2A之功率電感結構沿I-I’線的剖面圖。

圖2C繪示圖2A之功率電感結構由底面視之的局部立體圖。

圖3A繪示依照本發明之第三實施例的一種功率電感結構的上視圖。

圖3B繪示圖3A之功率電感結構沿I-I’線的剖面圖。

圖4A繪示依照本發明之另一實施例的一種功率電感結構的上視圖。

圖4B繪示圖4A之功率電感結構沿I-I’線的剖面圖。

100．．．封裝結構

100a．．．介電層

10a．．．封裝結構的頂面

102．．．焊接手指

102a．．．加寬部

102b．．．連接部

104．．．連接線

106．．．打線

108．．．磁性材料塊

110．．．黏著層

D．．．焊接手指的分布區域

l．．．線圈的長度

Claims (14)

1. 一種功率電感結構，包括：一封裝結構，具有一第一金屬層以及一第二金屬層分別位於該封裝結構的兩相對表面，其中該第一金屬層包括多個焊接手指對，而該第二金屬層包括多條導電線段，每一焊接手指對包括相互分離的兩個加寬部；多個導電通孔，位於該封裝結構內並且連接該些焊接手指對的該些加寬部與該些導電線段，其中每一焊接手指對的兩加寬部藉由相應的該些導電通孔以及該導電線段相互電性連接；一磁性材料塊，位於該封裝結構上並且位於該些加寬部之間；以及多條打線，位於封裝結構之上並跨越該磁性材料塊，且該些打線電性連接該些焊接手指對。
2. 如申請專利範圍第1項所述之功率電感結構，更包括一第一黏著層以及一第二黏著層，其中該第一黏著層配置於該磁性材料塊與該些打線之間，而該第二黏著層配置於該磁性材料塊與該封裝結構之間。
3. 如申請專利範圍第1項所述之功率電感結構，其中該封裝結構包括一介電芯層配置於該第一金屬層與該第二金屬層之間，且該介電芯層包括一溝槽緊鄰該磁性材料塊，且該溝槽位於該些加寬部與該磁性材料塊之間。
4. 如申請專利範圍第3項所述之功率電感結構，其中該溝槽為環狀且環繞該磁性材料塊。
5. 如申請專利範圍第1項所述之功率電感結構，其中該封裝結構包括一介電芯層配置於該第一金屬層與該第二金屬層之間，且該磁性材料塊配置於該介電芯層的一凹洞內。
6. 如申請專利範圍第5項所述之功率電感結構，其中該磁性材料塊突出該凹洞並且高於該封裝結構的一頂面。
7. 如申請專利範圍第1項所述之功率電感結構，其中該磁性材料塊的材料包括鎳或鐵氧體。
8. 如申請專利範圍第2項所述之功率電感結構，其中該第一黏著層或該第二黏著層的材料包括非導電環氧樹脂。
9. 如申請專利範圍第1項所述之功率電感結構，其中該第一金屬層更包括至少兩連接線，分別電性連接至最外圍的兩個焊接手指對。
10. 一種功率電感結構，包括：一封裝結構，其上具有一金屬層，其中該金屬層包括多個獨立的焊接手指，且每一焊接手指包括相互分離的兩個加寬部以及位於該兩個加寬部之間的一連接部；一磁性材料塊，位於該封裝結構上，該磁性材料塊位於該些連接部上方且位於該些加寬部之間；以及多條打線，位於該封裝結構上並且跨越該磁性材料塊，該些打線電性連接該些焊接手指。
11. 如申請專利範圍第10項所述之功率電感結構，更包括一第一黏著層以及一第二黏著層，其中該第一黏著層配置於該磁性材料塊與該些打線之間，而該第二黏著層配置於該磁性材料塊與該封裝結構之間。
12. 如申請專利範圍第10項所述之功率電感結構，其中該磁性材料塊的材料包括鎳或鐵氧體。
13. 如申請專利範圍第11項所述之功率電感結構，其中該第一黏著層或該第二黏著層的材料包括非導電環氧樹脂。
14. 如申請專利範圍第10項所述之功率電感結構，其中該金屬層更包括至少兩連接線，分別電性連接至最外圍的兩個焊接手指對。