[go: up one dir, main page]

TWI381466B - 非陣列凸塊之覆晶接合方法 - Google Patents

非陣列凸塊之覆晶接合方法 Download PDF

Info

Publication number
TWI381466B
TWI381466B TW098122667A TW98122667A TWI381466B TW I381466 B TWI381466 B TW I381466B TW 098122667 A TW098122667 A TW 098122667A TW 98122667 A TW98122667 A TW 98122667A TW I381466 B TWI381466 B TW I381466B
Authority
TW
Taiwan
Prior art keywords
bumps
flip chip
sacrificial
chip bonding
substrate
Prior art date
Application number
TW098122667A
Other languages
English (en)
Other versions
TW201103092A (en
Inventor
陳酩堯
林基正
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW098122667A priority Critical patent/TWI381466B/zh
Publication of TW201103092A publication Critical patent/TW201103092A/zh
Application granted granted Critical
Publication of TWI381466B publication Critical patent/TWI381466B/zh

Links

Classifications

    • H10W72/072
    • H10W72/073
    • H10W74/15
    • H10W90/724
    • H10W90/734

Landscapes

  • Wire Bonding (AREA)

Description

非陣列凸塊之覆晶接合方法
本發明係有關於半導體裝置之製造技術,特別係有關於一種非陣列凸塊之覆晶接合方法。
覆晶封裝技術(Flip Chip Package Technology)因具有縮小封裝面積與縮短訊號傳輸路徑等諸多優點,而被廣泛地應用在晶片封裝領域。為了將晶片全面與基板連接,通常會將一底部填充膠(underfill)填入晶片與基板之間以平衡晶片與基板間的熱膨脹係數差以及完整結合晶片與基板,並保護晶片與基板間的介面使其免於受到環境(例如濕氣)的影響。
然而,在傳統的覆晶接合過程中,凸塊必須呈陣列配置,否則晶片在接合時無法獲得均勻而良好的支撐,而導致晶片傾斜問題,又一般晶片的銲墊是非陣列配置,故在晶圓製造過程中需要額外的重配置線路層(RDL,redistribution layer),以得到陣列凸塊,但會導致晶片成本的增加。如以非陣列凸塊之晶片,特別是晶片之凸塊為中央配置,進行覆晶接合時,則晶片會缺乏平衡的支撐點,而引發如同蹺蹺板般上下擺動與傾斜的情況,故有人提出在基板與晶片之間設置複數個樹脂止動件,以支撐晶片之主動面之周邊。相關專利前案可見於美國專利US 6,577,014 B2「LOW-PROFILE SEMICONDUCTIVE DEVICE」以及我國新型專利公告編號第M345344號「具非陣列凸塊之覆晶封裝構造」。然而,以這種技術在填入底部填充膠時,該些止動件會阻礙其流動,且因為該些止動件與該底部填充膠之材質不同,容易產生相容性問題,而導致結合力不佳或崩裂之情形。
為了解決上述之問題,本發明之主要目的係在於提供一種非陣列凸塊之覆晶接合方法,能適當維持晶片與基板之間的平行度,使晶片能穩固地設置在基板上,以提昇覆晶接合之品質,同時能使底部填充膠可輕易地填滿晶片與基板之間的縫隙,並且不會有習知樹脂止動件與底部填充膠相容性之問題。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種非陣列凸塊之覆晶接合方法,包含以下步驟:首先,提供一凸塊化晶片,係具有一主動面,在該主動面上係設有複數個凸塊。接著,提供一基板,係具有一上表面,在該上表面上係形成有複數個連接墊。之後,設置複數個可犧牲止動件在該基板之該上表面上,該些可犧牲止動件係不覆蓋至該些連接墊。之後,翻覆該凸塊化晶片以使該主動面朝向該基板之方式而設置於該基板之該上表面,其中該些凸塊係接合至該些連接墊,該些可犧牲止動件係接觸抵靠該主動面。之後,移除該些可犧牲止動件。最後,填入一底部填充膠於該凸塊化晶片與該基板之間。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述的覆晶接合方法中,該些可犧牲止動件係可為區塊狀對稱配置。
在前述的覆晶接合方法中,該些可犧牲止動件係可為助熔劑,而上述移除該些可犧牲止動件的方法係為加熱。
在前述的覆晶接合方法中,該凸塊化晶片之設置步驟與該些可犧牲止動件之移除步驟係可連續執行。
在前述的覆晶接合方法中,該些可犧牲止動件之形成方法係可選自於噴印、網印、模板印刷與轉印之其中之一。
在前述的覆晶接合方法中,該些可犧牲止動件係可為光阻劑,而上述移除該些可犧牲止動件的方法係為去光阻。
在前述的覆晶接合方法中,該些凸塊係可為非陣列型態,以省略一重配置線路層。
在前述的覆晶接合方法中,該些凸塊係可排列於該主動面之中心。
在前述的覆晶接合方法中,該些凸塊係可排列於該主動面之周邊。
在前述的覆晶接合方法中,該凸塊化晶片係可具有複數個銲墊,而該些凸塊係緊鄰或對準在該些銲墊上。
在前述的覆晶接合方法中,該些凸塊係可為柱狀導體。
在前述的覆晶接合方法中,在該凸塊化晶片之提供步驟中,每一凸塊之頂面係可設有銲料。
在前述的覆晶接合方法中,可另包含之步驟為:設置複數個外接端子於該基板之一下表面。
由以上技術方案可以看出,本發明之非陣列凸塊之覆晶接合方法,具有以下優點與功效:
一、利用可犧牲止動件形成在基板之上表面作為其中之一技術手段,能控制凸塊化晶片與基板之間的平行度,使晶片能穩固地設置在基板上,以提昇覆晶接合之品質。
二、藉由在凸塊化晶片與基板接合後移除可犧牲止動件作為其中之一技術手段,使底部填充膠可輕易地填滿凸塊化晶片與基板之間的縫隙,並且不會有習知樹脂止動件與底部填充膠相容性之問題。
以下將配合所附圖示詳細說明本發明之實施例,然應注意的是,該些圖示均為簡化之示意圖,僅以示意方法來說明本發明之基本架構或實施方法,故僅顯示與本案有關之元件與組合關係,圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製,某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理,以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計,詳細之元件佈局可能更為複雜。
依據本發明之一具體實施例,一種非陣列凸塊之覆晶接合方法舉例說明於第1圖之製造流程方塊圖與第2A至2I圖之製程中元件之截面示意圖。
請參閱第1圖所示,本發明之非陣列凸塊之覆晶接合方法主要包含以下步驟:「提供凸塊化晶片」之步驟1、「提供基板」之步驟2、「形成可犧牲止動件在基板之上表面」之步驟3、「翻覆凸塊化晶片使主動面朝向基板而設置於基板之上表面」之步驟4、「移除可犧牲止動件」之步驟5以及「填入底部填充膠於凸塊化晶片與基板之間」之步驟6,並配合第2A至21圖、第3與4圖之第一具體實施例詳細說明如後。
首先,執行步驟1。請參閱第2A及3圖所示,提供一凸塊化晶片110。該凸塊化晶片110係可為高頻之記憶體晶片,更具體地,該凸塊化晶片110係可為DDR2或DDR3記憶體晶片。該凸塊化晶片110係具有一主動面111,在該主動面111上係設有複數個凸塊112。該些凸塊112係可排列於該主動面111之中心。具體而言,該凸塊化晶片110係可具有複數個銲墊113,而該些凸塊112係緊鄰或對準在該些銲墊113上。該些凸塊112係可以電鍍(plating)、蒸鍍(evaporation)或印刷(printing)方式而形成在該些銲墊113上。較佳地,該些凸塊112係可為非陣列型態,以省略一重配置線路(RDL)層。換言之,該些凸塊112是不藉由重配置線路製程的分散調整,而集中在該凸塊化晶片110之該主動面111之某一區域,可為中央凸塊或周邊凸塊。在本實施例中,該些凸塊112係可位於該主動面111之中央區域並可為線性排列(如第3圖所示)。詳細而言,該些凸塊112係為非可迴焊性凸塊(non-reflow bump),如金凸塊、銅凸塊、鋁凸塊或高分子導電凸塊,該些凸塊112之形狀係可為方塊狀、圓柱狀、細柱狀、半球狀或球狀。較佳地,該些凸塊112係可為柱狀導體,例如銅柱(copper pillar),其係具有耐高溫與不變形的特性,能使該些凸塊112發揮良好的間隔維持作用,不會在覆晶接合之過程造成凸塊的過度潰陷,並且銅柱可由電鍍方式低成本的形成。上述的銅柱係包含純銅柱、銅合金柱或是硬度不小於金(Au)之高剛性金屬柱。尤佳地,如第3圖所示,每一凸塊112之頂面係設有銲料114,如錫鉛或無鉛銲劑(如錫96.5%-銀3%-銅0.5%之焊接材料),因此,覆晶接合是利用凸塊的焊接,但不會有回焊(reflowing)造成凸塊呈球狀的現象,適用於非陣列凸塊之微間距配置。而銲料114係可藉由印刷法、電鍍法或沾印法將銲料114形成在該些凸塊112上,以利後續經由回焊以使銲料114熔化接合至該基板120之該些連接墊123並形成電性藕接與機械結合關係(如第2F圖所示)。在具體操作中,當在到達回焊溫度約攝氏217度以上,最高溫約為攝氏245度時能產生焊接之濕潤性,而且該些凸塊112則必須具有高於上述回焊溫度之熔點,以避免變形。
接著,執行步驟2。請參閱第2B圖所示,提供一基板120。該基板120係具有一上表面121以及一相對之下表面122,在該上表面121上係形成有複數個連接墊123。該些連接墊123之形成位置係可與該凸塊化晶片110之該些凸塊112相對應,而同為沿著一中心線的中央配置。該基板120係可為一基板條內陣列排列之一單元,大致上為一無孔洞或是具有少量孔洞之實體板片。經過裁切之後而形成如本實施例之該基板120。該基板120係可為印刷電路板(printed circuit board,PCB)、陶瓷電路板(ceramic wiring substrate)、軟性膠膜(flexiblefilm)或晶片(chip),在本實施例中,該基板120係為具有多層線路與鍍通孔以達到雙面導通之印刷電路板。
之後,執行步驟3。請參閱第2C圖所示,設置複數個可犧牲止動件130在該基板120之該上表面121上,該些可犧牲止動件130係不覆蓋至該些連接墊123,以避免污染該些連接墊123。同時可參閱第4圖,該些可犧牲止動件130係可為區塊狀對稱配置,分別設置在該些連接墊123之左右兩邊或該基板120上表面121之四個角落,以均勻支撐該凸塊化晶片110。該些可犧牲止動件130之形成方法係可選自於噴印、網印、模板印刷與轉印之其中之一。具體而言,該些可犧牲止動件130係可為助熔劑或為光阻劑,具有能以加熱或光阻顯影而能極容易移除之特性。較佳地,該些可犧牲止動件130係為助熔劑,而在覆晶接合之後使移除的方法是加熱,具有製程簡化之功效(容後詳述)。
之後,執行步驟4。請參閱第2D與4圖所示,翻覆該凸塊化晶片110以使該主動面111朝向該基板120之方式而設置於該基板120之該上表面121,即為覆晶接合步驟。如第2E圖所示,在覆晶接合步驟中,該些凸塊112係接合至該些連接墊123,該些可犧牲止動件130係接觸抵靠該主動面111,以避免該凸塊化晶片110之傾斜。當該凸塊化晶片110放置於該基板120上時,該凸塊化晶片110係間接地經由該些可犧牲止動件130而接觸到該基板120上表面121,而該些可犧牲止動件130係用以提供該凸塊化晶片110配置於該基板120所需之支撐力(standoff),並且該些可犧牲止動件130的厚度係可調整為在該凸塊化晶片110與該基板120之間的間隙距離。故該些可犧牲止動件130能控制該凸塊化晶片110與該基板120之間的平行度,使該凸塊化晶片110不會產生傾斜,並可藉由該些可犧牲止動件130的支撐而穩固地設置在該基板120之該上表面121,以提昇覆晶接合之品質。
之後,執行步驟5。請參閱第2E與2F圖所示,移除該些可犧牲止動件130。在一具體實施例中,該些可犧牲止動件130係可為助熔劑(flux),而上述移除該些可犧牲止動件130的方法係為加熱。在一變化實施例中,該些可犧牲止動件130係可為光阻劑時,而上述移除該些可犧牲止動件130的方法係為去光阻。較佳地,該些可犧牲止動件130係為助熔劑,當以加熱方式移除該些可犧牲止動件130時,上述覆晶接合步驟4亦需要加熱以接合該凸塊化晶片110與該基板120,利用元件溫度差或是加熱溫度曲線的調整,能使該凸塊化晶片110之設置步驟4與該些可犧牲止動件130之移除步驟5係可連續執行,以簡化製程與操作成本。例如:在該凸塊化晶片110之設置步驟4中,可先加熱該凸塊化晶片110使銲料114達到熔化或微軟化的可焊接狀態,相對使得該些可犧牲止動件130與該基板120保持在較低之溫度,以進行該凸塊化晶片110之設置步驟4,在上述過程中,該凸塊化晶片110可輔以超音波震盪的摩擦,能再降低該凸塊化晶片110的加熱溫度;緊接著,再緩緩加熱該基板120,直到該些可犧牲止動件130(助熔劑)揮發,以完成該些可犧牲止動件130之移除步驟5,能為在同一步驟中連續執行。
此外,當該些可犧牲止動件130係為光阻劑時,可利用曝光顯影使其為圖案化之區塊狀,再利用去光阻方法移除該些可犧牲止動件130,故該凸塊化晶片110之設置步驟4(施壓加熱)與該些可犧牲止動件130之移除步驟5(去光阻之清洗)係為不同步驟之執行。較佳地,可選用乾膜光阻作為該些可犧牲止動件130,以發揮較優的止動效果。當該些可犧牲止動件130被移除之後,該凸塊化晶片110與該基板120之間除了該些凸塊112之外會留下較為寬廣的填膠間隙。
最後,執行步驟6。請參閱第2G圖所示,填入一底部填充膠140於該凸塊化晶片110與該基板120之間。如第2G與2H圖所示,在該凸塊化晶片110與該基板120熱壓合之後,可由一塗膠針頭10提供電絕緣性之該底部填充膠140,利用毛細作用使該底部填充膠140係填入該凸塊化晶片110與該基板120之間。並加熱使該底部填充膠140為熱固化,達到更穩固之機械結合。由於該些可犧牲止動件130已去除,故該底部填充膠140可輕易地填滿該凸塊化晶片110與該基板120之間的縫隙,並且不會有習知樹脂止動件與該底部填充膠140相容性之問題。
如第2I圖所示,填充好該底部填充膠140之後,可設置複數個外接端子150於該基板120之該下表面122,以供對外接合。該些外接端子150係可包含銲球、錫膏、接觸墊或接觸針。在本實施例中,該些外接端子150係為銲球。並可將該基板120切割成個別之非陣列凸塊之覆晶接合構造100。在本實施例中,該非陣列凸塊之覆晶接合構造100係為球格陣列封裝。
因此,本發明之非陣列凸塊之覆晶接合方法,能控制該凸塊化晶片110與該基板120之間的平行度,使該凸塊化晶片110能穩固地設置在該基板120上,以提昇覆晶接合之品質。此外,移除該可犧牲止動件130後,使該底部填充膠140可輕易地填滿該凸塊化晶片110與該基板120之間的縫隙,並且不會有習知樹脂止動件與該底部填充膠140相容性之問題。
此外,本發明之非陣列凸塊之覆晶接合方法可不局限在中央配置之凸塊,亦可應用到單側、兩側或四側等周邊配置之凸塊。在第二具體實施例中所包含之步驟可相同於第1圖之流程方塊圖,並配合第5A至5D圖說明如后,其中相同之元件係沿用第一具體實施例之圖號。
執行步驟1、步驟2與步驟3。可參閱第5A圖所示,提供一凸塊化晶片110,在其主動面111上係設有複數個凸塊112,其中在本實施例中,該些凸塊112係排列於該主動面111之周邊,如第5A圖所示,該些凸塊112係排列於該主動面111之兩側周邊;在一變化例中,該些凸塊112亦可排列於該主動面111之單側周邊。並且,提供一基板120,在其上表面121上係形成有複數個連接墊123。之後,設置複數個可犧牲止動件130在該基板120之該上表面121上,可為中央團塊狀,但該些可犧牲止動件130係不覆蓋至該些連接墊123。之後,執行步驟4,如第5A與5B圖所示,翻覆該凸塊化晶片110以使該主動面111朝向該基板120之方式而設置於該基板120之該上表面121,其中該些凸塊112係接合至該些連接墊123,並且該些可犧牲止動件130係接觸抵靠該主動面111。之後,執行步驟5,如第5B與5C圖所示,移除該些可犧牲止動件130。最後,如第5D圖所示,執行步驟6,藉由一塗膠針頭10的膠提供,以填入一底部填充膠140於該凸塊化晶片110該凸塊化晶片110與該基板120之間。藉由上述方法,能避免具有非陣列凸塊112之該凸塊化晶片110產生過於傾斜,並有助於該底部填充膠140填滿覆晶接合之縫隙,並且不會有習知樹脂止動件與底部填充膠相容性之問題。
以上所述,僅是本發明的較佳實施例而已,並非對本發明作任何形式上的限制,雖然本發明已以較佳實施例揭露如上,然而並非用以限定本發明,任何熟悉本項技術者,在不脫離本發明之技術範圍內,所作的任何簡單修改、等效性變化與修飾,均仍屬於本發明的技術範圍內。
1...提供凸塊化晶片
2...提供基板
3...形成可犧牲止動件在基板之上表面
4...翻覆凸塊化晶片使主動面朝向基板而設置於基板之上表面
5...移除可犧牲止動件
6...填入底部填充膠於凸塊化晶片與基板之間
10...塗膠針頭
100...非陣列凸塊之覆晶接合構造
110...凸塊化晶片
111...主動面
112...凸塊
113...銲墊
114...銲料
120...基板
121...上表面
122...下表面
123...連接墊
130...可犧牲止動件
140...底部填充膠
150...外接端子
第1圖:為依據本發明的一種非陣列凸塊之覆晶接合方法之主要流程方塊圖。
第2A至2I圖:為依據本發明之第一具體實施例的非陣列凸塊之覆晶接合方法中元件之截面示意圖。
第3圖:為依據本發明之第一具體實施例的非陣列凸塊之覆晶接合方法中使用之凸塊化晶片的立體示意圖。
第4圖:為依據本發明之第一具體實施例的非陣列凸塊之覆晶接合方法中翻覆凸塊化晶片使主動面朝向基板之上表面之立體示意圖。
第5A至5D圖:為依據本發明之第二具體實施例的非陣列凸塊之覆晶接合方法中元件之截面示意圖。
110...凸塊化晶片
111...主動面
112...凸塊
113...銲墊
114...銲料
120...基板
121...上表面
122...下表面
123...連接墊
130...可犧牲止動件

Claims (11)

  1. 一種非陣列凸塊之覆晶接合方法,包含以下步驟:提供一凸塊化晶片,係具有一主動面,在該主動面上係設有複數個凸塊;提供一基板,係具有一上表面,在該上表面上係形成有複數個連接墊;設置複數個可犧牲止動件在該基板之該上表面上,該些可犧牲止動件係不覆蓋至該些連接墊;翻覆該凸塊化晶片以使該主動面朝向該基板之方式而設置於該基板之該上表面,其中該些凸塊係接合至該些連接墊,該些可犧牲止動件係接觸抵靠該主動面;移除該些可犧牲止動件,其中該些可犧牲止動件係為助熔劑,而上述移除該些可犧牲止動件的方法係為加熱;以及填入一底部填充膠於該凸塊化晶片與該基板之間。
  2. 根據申請專利範圍第1項之非陣列凸塊之覆晶接合方法,其中該些可犧牲止動件係為區塊狀對稱配置。
  3. 根據申請專利範圍第1項之非陣列凸塊之覆晶接合方法,其中該凸塊化晶片之設置步驟與該些可犧牲止動件之移除步驟係連續執行。
  4. 根據申請專利範圍第1項之非陣列凸塊之覆晶接合方法,其中該些可犧牲止動件之形成方法係選自於噴印、網印、模板印刷與轉印之其中之一。
  5. 根據申請專利範圍第1項之非陣列凸塊之覆晶接合方法,其中該些凸塊係為非陣列型態,以省略一重配置線路層。
  6. 根據申請專利範圍第1項之非陣列凸塊之覆晶接合方法,其中該些凸塊係排列於該主動面之中心。
  7. 根據申請專利範圍第1項之非陣列凸塊之覆晶接合方法,其中該些凸塊係排列於該主動面之周邊。
  8. 根據申請專利範圍第1項之非陣列凸塊之覆晶接合方法,其中該凸塊化晶片係具有複數個銲墊,而該些凸塊係緊鄰或對準在該些銲墊上。
  9. 根據申請專利範圍第1項之非陣列凸塊之覆晶接合方法,其中該些凸塊係為柱狀導體。
  10. 根據申請專利範圍第9項之非陣列凸塊之覆晶接合方法,其中在該凸塊化晶片之提供步驟中,每一凸塊之頂面係設有銲料。
  11. 根據申請專利範圍第1項之非陣列凸塊之覆晶接合方法,另包含之步驟為:設置複數個外接端子於該基板之一下表面。
TW098122667A 2009-07-03 2009-07-03 非陣列凸塊之覆晶接合方法 TWI381466B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098122667A TWI381466B (zh) 2009-07-03 2009-07-03 非陣列凸塊之覆晶接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098122667A TWI381466B (zh) 2009-07-03 2009-07-03 非陣列凸塊之覆晶接合方法

Publications (2)

Publication Number Publication Date
TW201103092A TW201103092A (en) 2011-01-16
TWI381466B true TWI381466B (zh) 2013-01-01

Family

ID=44837739

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098122667A TWI381466B (zh) 2009-07-03 2009-07-03 非陣列凸塊之覆晶接合方法

Country Status (1)

Country Link
TW (1) TWI381466B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI567902B (zh) * 2013-06-14 2017-01-21 日月光半導體製造股份有限公司 具定位組之基板組

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577014B2 (en) * 2001-01-19 2003-06-10 Yu-Nung Shen Low-profile semiconductor device
TW557557B (en) * 2002-06-27 2003-10-11 Chipmos Technologies Bermuda Wafer level burn-in board and method for forming the same
US6773958B1 (en) * 2002-10-17 2004-08-10 Altera Corporation Integrated assembly-underfill flip chip process
US20050101053A1 (en) * 2003-10-16 2005-05-12 Hsueh-Te Wang Quad flat flip chip packaging process and leadframe therefor
TW200516678A (en) * 2003-11-06 2005-05-16 Ind Tech Res Inst Bonding structure with compliant bumps

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577014B2 (en) * 2001-01-19 2003-06-10 Yu-Nung Shen Low-profile semiconductor device
TW557557B (en) * 2002-06-27 2003-10-11 Chipmos Technologies Bermuda Wafer level burn-in board and method for forming the same
US6773958B1 (en) * 2002-10-17 2004-08-10 Altera Corporation Integrated assembly-underfill flip chip process
US20050101053A1 (en) * 2003-10-16 2005-05-12 Hsueh-Te Wang Quad flat flip chip packaging process and leadframe therefor
TW200516678A (en) * 2003-11-06 2005-05-16 Ind Tech Res Inst Bonding structure with compliant bumps

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI567902B (zh) * 2013-06-14 2017-01-21 日月光半導體製造股份有限公司 具定位組之基板組

Also Published As

Publication number Publication date
TW201103092A (en) 2011-01-16

Similar Documents

Publication Publication Date Title
JP4618260B2 (ja) 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
US9159665B2 (en) Flip chip interconnection having narrow interconnection sites on the substrate
US6596634B2 (en) Wiring board and fabricating method thereof, semiconductor device and fabricating method thereof, circuit board and electronic instrument
TWI497669B (zh) 形成於半導體基板上之導電凸塊及其製法
JP5645592B2 (ja) 半導体装置の製造方法
JP4105409B2 (ja) マルチチップモジュールの製造方法
US20090184419A1 (en) Flip Chip Interconnect Solder Mask
JP5897584B2 (ja) 半導体装置における鉛フリー構造
TW200525666A (en) Bump-on-lead flip chip interconnection
KR20160004065A (ko) 반도체 패키지 및 이의 제조방법
JP6544354B2 (ja) 半導体装置の製造方法
JP2004265888A (ja) 半導体装置及びその製造方法
TW201306202A (zh) 半導體封裝件及其製法
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP2013021058A (ja) 半導体装置の製造方法
JP2018037520A (ja) 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
CN106463427A (zh) 半导体装置及其制造方法
JP2009218233A (ja) 半導体装置及びその製造方法
TWI814524B (zh) 電子封裝件及其製法與電子結構及其製法
JP2006128662A (ja) 半導体装置およびその実装体
TWI453881B (zh) 封裝結構及其製法
TWI381466B (zh) 非陣列凸塊之覆晶接合方法
JP2009188260A (ja) 半導体装置および実装基板
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JP5699610B2 (ja) 実装構造体及びその製造方法、並びに、電子装置