TWI380315B - Sense amplifier and data sensing method thereof - Google Patents

Description

1380315

TW4334PA 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種感測放大器電路，且 於一種透過拴鎖器⑽⑻電路對感測電壓與參考電疋關 行放大操作之感測放大器電路。 進 【先前技術】 隨著科技發展日新月異的現今時代中，非揮發性 (N〇n-volatile)記憶體，例如是快閃記憶體（如8 地應用在各種電子產品中。傳統上，當欲讀取快閃二泛體 中一記憶胞(Memory Cell)中記錄之儲存資料時，係透尚 解碼器（Column Decoder)及列解碼器（Row Dec〇d^過攔 記憶胞偏壓，使此記憶胞產生感測電流。之後、H對此 大器電路（Sense Amplifier)來對此感測電流與參考^感J則放 行比較，並據以判斷儲存資料之數值。 “ ％進 隨著科技的發展日新月異，在更先進的製程 _ 快閃記憶體之感測電流之大小係隨之降低，使快閃^ = ’ 能具有更低之耗電量與更高之存取速度。然而，較°己隐體 測電流將導致感測放大器電路具有較小之感測邊^民之感 (Sensing Margin)，使得感測放大器電路容易列斷, 之儲存資料數值。因此，如何發展出可有效地提:残:块 大器電路之資料感測正確性之技術為業界不斷致力^測放 向-一 〇

TW4334PA 【發明内容】 △本發明係有關於—種感測放大器電路（Sense 玫P ^er)及其貝料感測方法，相較於傳統感測放大器電 本發明提出之感測放大器電路係具有資料感測正確性 較向之優點。 根據本發明提出一種感測放大器電路用以感測記憶 垂。己fe'胞（Memory Cell)儲存之儲存資料。感測放大器 Μ包㈣測節點 '參考節點、第_、第二偏壓電路、第 一、第二傳輸電路及拴鎖器（Latd〇電路。第—及第二偏 壓電料別用以回應於第一控制訊號將感測節點偏壓為 第電壓’及將參考節點偏壓為第一電壓。第一及第二傳 輸電路分別用以透過記憶胞對感測節點進行放電，及透過 參考記憶胞對參考電壓進行放電。拴鎖器電路對感測電壓 及參考電壓間之電壓差值進行放大。 根據本發明提出-種資料感測方法，用以感測記憶體 中記憶胞儲存之儲存資料。資料感測方法包括下列之步 驟：首先回應於第-控制訊號之致能位準，將感測節點及 參^節點偏壓為第-電壓；接著回應於第二控制訊號將感 測節點及參考節點偏壓為第二電壓；然;後經由記憶胞對感 測節點進行放電，及經由參考記憶胞對參考節點進行放 電，之後，導通拴鎖器電路，以對感測電壓及參考電壓間 之電壓差值進行放大。 為讓本發明之上述内容能更明顯易懂，下文特舉一較 佳實施例，並配合所附圖式，作詳細說明如下： 1380315 I t

TW4334PA Λ 【實施方式】 第一實施例 請參照第1圖及第2圖，第"繪示依照本發 實施例之感測放大器電路的電路圖，第2圖綠示 之感測放大器電路的相關訊號時序圖。感測放大器圖 用以根據記憶體（未繪示）中記憶胞（Memory Ce丨3 (I给〇 提供之記憶胞電流（Cell C町ent)Icell，感測情曰不 鲁 中所記憶之儲存資料的數值。 ‘。胞 感測放大器電路10包括感測節點NDs、參考節點 NDr偏壓電路12a '咖、i8a、18b、傳輸電路⑷ 及拾鎖器（Latch)電路16。偏壓電路12a與傳輸電路 係電性連接至感測節點NDs，偏壓電路⑽與傳 a 係電二連接至參考節點·，拴鎖器電路16係電性連 感測節.點NDs與參考節點。感測節點NDs上之 感測電壓VS ’參考節點_上之電壓為參考電壓Vr。兴 • 例來說’記憶胞儲存之儲存資料例如為數值0，此時對牛庙 之感測電壓Vs之波形如第2圖所示。 ^"士應 偏壓電路12a及12b用以回應於控制訊號Vddpu 致能位準導通，以分別將感測電壓Vs及參考電壓 為接近電壓憧，其中電壓Vdd例如為感測放大器電路^ 之電路问電壓，控制訊號Vddpul例如在操作期間 於致能位準。 爽 舉例來說，偏壓電路12a與12b分別包括p型金氧半 (P-type Metal 〇xide Semiconductor，PM0S)電晶體 Tbi 1380315

> I

TW4334PA 及Tb2 PMOS電晶體Tbi之源極（s〇urce)接收電严 汲極（Drain)電性連接至感測節點NDs，閘極Vdd， 制訊號Vddpul。PM0S電晶體Tb2之源極接收電壤6麵收检 極電性連接至參考節點NDl•，閘極接收控制訊號如，凌 PM0S電晶體Tbl與Tb2用以回應於控制訊號Vdd dpul。 能位準導通，以分別將感測電壓Vs與參考電壓^PUl之致 接近電壓vdd。其中，控制訊號Vddpul之致:偏壓為 訊號低位準。 位準例如是 偏壓電路18a及18b用以回應於控制訊號 能位準導通，以分別將感測電壓Vs及參考 pu之致 接近電壓HV，其中電壓HV例如為感測放大器電路 之南電«’其之位準例如高於電壓腿之位準 r。舉例來說，控—=二=: 舉例來說，偏壓電路1〜與18b分別包括廳電晶 ΓτμΤτ^If Tb3 ^ P·電晶體Tbl及Tb2之操作，用以回應 之致能位準導通’以分別將感，電壓Vs與4=: 是訊號低位準。 以號《刪之致能位準例如 傳輸電路14a與14b用以分別接收 胞電流⑹11及參考記憶胞(未㈣)產生:=

1380315 • I

TW4334PA

Iref ’並分別將其提供至感測節點NDs與參考節點NDr。 如此’感測電壓Vs透過記憶胞電流I ce 11進行放電，參 考電壓Vr係透過參考電流Iref進行放電。 舉例來說，傳輸電路14a與14b例如分別包括N型金 氧半（N-type Metal Oxide Semiconductor，NMOS)電晶體

Ttl與Tt2。NMOS電晶體Ttl之源極接收記憶胞電流 Icell，汲極耦接至感測節點NDs ’閘極接收控制訊號 Vblr。NMOS電晶體Tt2之源極耦接至參考記憶胞（未緣示） 以接收其提供之參考電流Iref，汲極耦接至參考節點 NDr，閘極接收控制訊號Vblr。NM0S電晶體Ttl與Tt2用 以回應於控制訊號Vblr之致能位準導通，以分別提供記 憶胞電流Icell對感測電壓Vs進行放電，及提供參考電 流Iref對參考電壓Vr進行放電。 較佳地，在NM0S電晶體Ttl提供記憶胞電流icell 對感測電壓Vs進行放電及疆〇S電晶體Tt2提供參考電流 Iref對參考電壓進行放電之操作期間Tc中，NM0S電晶體 Ttl及Tt2係被持續地偏壓在電晶體之飽和操作區 (Saturation Region)。如此，丽0S電晶體Ttl係被偏壓 來提供穩定之記憶胞電流I ce 11 ’以對感測電壓ys進行放 電。NM0S電晶體T12係被偏壓來提供穩定之參考電流 Iref，以對參考電壓Vr進行放電。 更詳細的說’在一較佳作法中’係在操作期間Tc中 使NM0S電晶體Ttl與Tt2操作於飽和操作區。如此，電 壓HV係需根據上述條件來進行設計，使得感測電壓“與 1380315

* I

TW4334PA 參考^Vr分別實質上大於電心W及WU。 V 1 1每實施例巾在操作期間Tc中’電壓Vce11與 ιΓΙι 上接近2.1V’ _電壓Vs係透過記憶胞電流 e接近5V放電至接近3. 5v，參考電壓π係透“ 考電Iref自接近5V放電至接折" Pa τ , _ ν双电主接近3V。廷樣一來，在操作 / a c ，電晶體Ttl與Tt2係可被偏壓在飽和操作 拴鎖器電路16用以回應於控制訊號latch及latchb

之致能位料通，以對㈣記憶胞電流㈣丨放電後 測電壓Vs及經由參考電流Iref放電後之參考電壓^ 之電壓差值進打放大操作^本實施例之控制訊號丨的 latchb例如在操作期間Td中處於致能位準。 舉例來說’拾鎖器電路16包括電晶體Tp卜Tp2、 相器（Inverter)16a及16b。反相器16a具有輸入端NDil 輸出端NDol及兩個電源輸入端（未繪示）。反相器丨^ 輸入端NDil及輸出端NDol分別耦接至感測節點NDS及表 考節點NDr，其之兩個電源輸入端分別耦接至節點仙 >

P NDn。反相器16b具有輸入端NDi2、輸出端NDo2及兩個t 源輸入端（未繪示）。反相器16b之輸入端NDi2及輪出嶠 NDo2分別耦接至參考節點NDr及感測節點NDs ’其之兩個 電源輸入端分別耦接至節點NDP及肋η。 電晶體Tpl例如為PM0S電晶體，其之源極接收電髮 Vdd，汲極耦接至該節點NDP’閘極接收控制訊號Utehb 電晶體Tpl用以回應於控制訊號latchb之致能位準導 通，以提供電壓Vdd至節點NDp。電晶體Tp2例如為叫如 1380315

TW4334PA 電晶體’其之源極接收㈣Vss，㈣純至 控:訊號一。電晶體秘用以回應於控制訊 H 導通，以提供電壓vss至節點_。 在本P财’控龍號丨伽及latch_如互相 為反相§fl號，控制訊號〗t h 分別為1哺古你.隹 at h及1atchb之致能位準例如 :丨如ί= 訊號低位準。如此，電晶體加及邮 時處於致能位準之操 财導通’以分別回應於控制訊號u祕及⑽ =供電壓Vdd至節點NDp及提供電壓-至節點_。如 =’拾鎖器電路16中之反相器此及勘係在操作期間 =成電路迴路’使得拾鎖器電路16被致能以對感 /貝…及參考電壓Vr間之電壓差值進行放大操作。 本實化例之感測玫大器電路10更具有儲存電容Cs及 二：存電容Cs及Cr之一端分別耦接至感測節點斷及 參考郎點NDr’另一端係接收電壓VSS，其中電壓Vss例 =地電壓。儲存電容咖係用以暫存感測電壓； /電壓Vr。在本實施例中，感測放大器電路10亦可 '儲存，谷Cs及Cr之設置，而直接透過感測節點NDs —之等效寄生電容及參考節點上看到之等效寄生 電容來暫存感測電壓Vs及參考電壓Vr。 乃本實％例中雖僅以拴鎖器電路16包括電晶體Tpl 、VP用以分別回應於控制訊號latchb及latch導通， 提供電壓·及Vss至反相器⑽及⑽，以致能 &電路16的情形為例作說明’然’本實施例之检鎖 1380315 * l

TW4334PA Λ 器電路16並不侷限於同時包括電晶體Tpl及Tp2來致能 ' 拴鎖器電路16。舉例來說，本實施例之拴鎖器電路16亦 可省略電晶體Tpl及Τρ2其中之一，以僅透過控制訊號 latchb及latch其中之一來致能拴鎖器電路16。 在本實施例中雖僅以當此記憶胞儲存之資料為數值0 的情形為例作說明，然，此記憶胞儲存之資料亦可為數值 1。當此記憶胞儲存之資料為數值1時，感測電壓電壓Vs 之波形如第2圖中之曲線Vs’所示。 * 請參照第3圖，其繪示依照本發明第一實施例之資料 感測方法的流程圖。本實施例之資料感測方法用以感測一 記憶胞儲存之一儲存資料。資料感測方法包括下列之步 - 驟。首先，如步驟（a)，在操作期間Ta中，偏壓電路12a . 及12b回應於控制訊號Vddpul之致能位準，分別將感測 節點NDs上之感測電壓Vs偏壓為電壓Vdd，及將參考節點 NDr上之參考電壓Vr偏壓為電壓Vdd。接著，如步驟（b)， I 在操作期間Tb中，偏壓電路18a及18b回應於控制訊號 Hvpul之致能位準，分別將感測電壓Vs偏壓為電壓HV， 及將參考電壓Vr偏壓為電壓HV。 然後，如步驟（c)，在操作期間Tc中，傳輸電路14a 提供記憶胞電流Icell對感測電壓Vs進行放電，而傳輸 電路14b提供參考電流Iref對參考電壓Vr進行放電。之 後如步驟（d)，在操作期間Td中，拴鎖器電路16回應於 控制訊號latchb及latch之致能位準導通，以透過拴鎖 器電路16對感測電壓Vs及參考電壓Vr間之電壓差值進 12 丄 JOU：)丄：)

TW4334PA 行放大 右 以拾鎖器；= 提出之資料感測方法的步驟⑷中 位準導通^ 應於控制訊號1咖心㈣卜’雖僅 、的情形為例作說明，然，/ 士余 於 :拾鎖器電路16亦可透過對其之電路綠 其中之-來進行操作應於控制訊—及上:卜 本實施例之感測放大器電 感：電壓與參考電壓間之電壓差值進=器電略來對 使得本實施例之感測放大 二呆作。如此，

Kin)較大。這樣一來，即=之感測邊界（、lng 挪放大器具有相近之大卜1使實^電流之大小與傳統鐵 具有資料感測正確性㈣之f之感測放大器電路仍 另外，本實施例之感測放大器電路 路將感測電歷與參考電壓偏麗至位準質 f電 電壓之電Μ。如此’將使得分別用以提供感:電流^^ 電屢進行放電與用以提供參考電流對參考電塵進行放^則 =電晶體可有效地被偏屢在飽和操作區，使得感测電 2電流之電流大小實質上為穩定。這樣一來，本實施例 之感測放大器電路可避免參考電壓與感測電壓之位準因 ^測電流與參考電流之大小不穩定而發生偏差及根據位 準偏差之參考錢與感測電㈣咖錯誤之儲存 數值的問題。 、 13 1380315 • t

TW4334PA 第二實施例 ' 請參照第4圖及第5圖，第4圖繪示依照本發明第二 實施例之感測放大器電路的電路圖，第5圖繪示乃第4圖 之感測放大器電路的相關訊號時序圖。本實施例之感測放 大器電路20與第一實施例之感測放大器電路10不同之處 在於感測節點NDs與拴鎖器電路26之輸入端NDil之間及 參考節點NDr與拴鎖器電路26之輸入端NDi2之間係分別 透過開關電路SW1及SW2相連接。透過開關電路SW1及SW2 ® 之切換，可使感測節點NDs上之感測電壓Vs與參考節點 NDr上之參考電壓Vr與拴鎖器電路26進行放大處理之電 壓電性隔離。 - 開關電路SW1跨接於節點NDs與NDi 1之間，開關電 路SW2跨接於節點NDr與NDi2之間。開關電路SW1及SW2 用以回應於致能之控制訊號C1導通，以分別將感測電壓 Vs提供至節點NDil及將參考電壓Vr提供至節點NDi2。 $ 在本實施例中，開關電路SW1及SW2例如為PMOS電晶體， 控制訊號C1例如在操作期間Tc中之操作期間Tc’處於致 能位準（即是低訊號位準）。如此，操作期間Tc之後之操 作期間Td中，拴鎖器電路26可對感測電壓Vs及參考電 壓Vr間之電壓差值進行放大操作。 請參照第6圖，其繪示依照本發明第二實施例之資料 感測方法的流程圖。本實施例之感測方法與第一實施例之 感測方法不同之處在於其於步驟（c)與（d)之間更包括步 驟（e)，開關電路SW1及SW2回應於控制訊號C1之致能位 ί s] 14 1380315 « s

TW4334PA 準，提供感測節點NDs上之感測電壓Vs及參考節點NDr ' 上之參考電壓Vr至拴鎖器電路26。 第三實施例 請參照第7圖，其繪示依照本發明第三實施例之感測 放大器電路的電路圖。本實施例之感測放大器電路30與 第一實施例之感測放大器電路10不同之處在於其係省略 分別用以將感測電壓Vs及參考電壓Vr提升至電壓HV之 偏壓電路18a及18b，而僅透過分別用以將感測電壓Vs及 參考電壓Vr提升至電壓Vdd’之偏壓電路32a及32b來分 別對感測電壓Vs及參考電壓Vr進行電壓設定操作。 - 在本實施例中，電壓Vdd’之位準較佳地可在操作期間 - Tc中使電晶體Ttl’與Tt2’偏壓在飽和操作區。如此，即 便省略偏壓電路18a及18b之設置，本實施例之感測放大 器電路30仍可將電晶體Ttl’及Tt2’持續地偏壓在飽和操 I 作區’使得記憶胞電流I ce 11及參考電流I re f亦為實質 上穩定。 第四實施例 請參照第8圖，其繪示依照本發明第四實施例之感測 放大裔電路的電路圖。本貫施例之本貫施例之感測放大 電路40與第三實施例之感測放大器電路30不同之處在於 其感測節點NDs與拴鎖器電路46之節點NDil之間及參考 節點NDr與拴鎖器電路46之節點NDi2之間係分別透過開 15 1380315 • t

TW4334PA 關電路SW1及SW2相連接。透過開關電路SW1及SW2之切 換，可使感測節點NDs上之感測電壓Vs與參考節點NDr 上之參考電壓Vr與拴鎖器電路46進行放大處理之電壓電 性隔離^ 如此，與第一實施例相似的，前述之第二、第三及第 四實施例相似的亦具有使得本實施例之感測放大器電路 之感測邊界較大、資料感測正綠性較高、可使感測電流與 參考電流之電流大小實質上為穩定及可避免因感測電流 與參考電流之大小不穩定而發生儲存資料之數值偵測錯 誤之優點。 綜上所述，雖然本發明已以一較佳實施例揭露如上， 然其並非用以限定本發明。本發明所屬技術領域中具有通 常知識者，在不脫離本發明之精神和範圍内，當可作各種 之更動與潤飾。因此，本發明之保護範圍當視後附之申請 專利範圍所界定者為準。 [S] 16 1380315

TW4334PA 【圖式簡單說明】 第1圖繪示依照本發明第一實施例之感測放大器電路 的電路圖。 第2圖缯^不乃第1圖之感測放大器電路的相關訊號時 序圖。 第3圖繪示依照本發明第一實施例之資料感測方法的 流程圖。 第4圖緣示依照本發明第二實施例之感測放大器電路 的電路圖。 第5圖緣示乃第4圖之感測放大器電路的相關訊號時 序圖。 第6圖繪示依照本發明第二實施例之資料感測方法 流程圖。 第7圖緣示依照本發明第三實施例之感測放大器電路 的電路圖。 第8圖跨示依照本發明第四實施例之感測放大器 的電路圖。 【主要元件符號說明】 1Q ' 20 ' 30、40 :感測放大器電路 12a、12b、32a、32b、18a、18b :偏壓電路 14a、14b :傳輸電路 16、26 :拾鎖器電路 16a ' 16b :反相器 17 1380315

TW4334PA TM、Tb2、Tb3、Tb4、Tt卜 Tt2、Tpl、Tp2、Ttl Tt2’ ：電晶體 NDs :感測節點 NDr :參考節點 NDp、NDn :節點 NDil、NDi2 :輸入端 Cs、Cr :儲存電容 ND〇1、NDo2 :輸出端 SW1、SW2 :開關電路

18

Claims (1)

1380315 101年11月20日按正替換頁 • 2012/1 l/20_2nd 修正 十、申請專利範圍： 1. 一種感測放大器電路，用以感測一記憶體中之一 記憶胞（Memory Ce 11)儲存之一儲存資料，該感測放大器 電路包括： 一感測節點； 一參考節點； 一第一偏壓電路，用以回應於一第一控制訊號將該感 測節點偏壓為一第一電壓； 一第二偏壓電路，用以回應於該第一控制訊號將該參 考節點偏壓為該第一電壓； 一第三偏壓電路，用以回應於一第三控制訊號將該感 測節點偏壓為接近一第二電壓； 一第四偏壓電路，用以回應於該第三控制訊號將該參 考節點偏壓為接近該第二電壓； 一第一電晶體，第一源極/没極耦接至該感測節點， 第二源極/汲極用以接收一記憶胞電流，閘極用以接收一 致能訊號； 一第二電晶體，第一源極/汲極耦接至該參考節點， 第二源極/汲極用以接收一參考電流，閘極用以接收該致 能訊號；以及 一拴鎖器（Latch)電路，用以對該感測節點及該參考 節點間之電壓差值進行放大； 其中，該第二電壓係用以將該第一及該第二電晶體偏 壓在飽和操作區（Saturation Region)。 097129456 1013444294-0 19 101年11月20日接正替换頁. 2012/11/20-21^ 修正 2·如申請專利範圍第1項所述之感測放大器電路， 二中^拾鎖器電路回應於一第二控制訊號為致能，以針對 為感别即點及該參考節點間之電壓差值進行放大 ，以得到 存資料，該第一、該第二及該第三控制訊號係分別於 …第—期間、一第二期間及一第三期間處於致能位準，該 第二期間係介於該第一及該第二期間之間； 其中’該第一、該第二及該第三期間彼此係不重疊。 3. 如申凊專利範圍第2項所述之感測放大器電路， 更包括： φ 一第一開關電路’第一端耦接至該感測節點，第二端 耦^至°亥拾鎖器電路之一第一輸入端，該第一開關電路用 以回應於一第四控制訊號之致能位準導通，以將該感測節 點上之一感測電壓提供至該拴鎖器電路；及 一第二開關電路，第一端耦接至該參考節點，第二端 耦接至该拴鎖器電路之一第二輸入端，該第二開關電路用 、回應於該第四控制訊號之致能位準導通，以將該參考節 點上之一參考電壓提供至該拴鎮器電路。 翁 4. 如申請專利範圍第3項所述之感測放大器電路， ，中該第一、該第二、該第三及該第四控制訊號分別於一 =一期間、一第二期間、一第三期間及一第四期間處於致 能位準，該第四期間係發生於該第一期間之後； 其中，該第一、該第二、該第三及該第四期間彼此係 不重疊（Non-overlap)。 5. 如申請專利範圍第1項所述之感測放大器電路， 097129456 1013444294-0 20 1380315 101年11月20日修正替换頁 2012/11/2(12°11 修正 更包括： 一第一電容，一端福接至該感測節點，另一端接收一 第三電壓；及 一第二電容，一端耦接至該參考節點，另一端接收該 第三電壓。 6. 如申請專利範圍第1項所述之感測放大器電路， 其中該拴鎖器電路包括： 一第一反相器（Inverter)，具有一第一輸入端、一第 一輸出端及一第一電源輸入端，該第一輸入端及該第一輸 出端分別耦接至該感測節點及該參考節點； 一第二反相器，具有一第二輸入端、一第二輸出端及 一第二電源輸入端，該第二輸入端及該第二輸出端分別耦 接至該參考節點及該感測節點；及 一第一電晶體，第一輸入端接收一第四電壓，第二輸 入端耦接至該第一及該第二電源輸入端，該第一電晶體用 以回應於一第五控制訊號導通，以提供該第四電壓致能該 第一及該第二反相器。 7. 如申請專利範圍第6項所述之感測放大器電路， 其中該第一及該第二反相器更分別具有一第三電源輸入 端及一第四電源輸入端，該拴鎖器電路更包括： 一第二電晶體，第一輸入端接收一第五電壓，第二輸 入端耦接至該第三及該第四電源輸入端，該第二電晶體用 以回應於一第六控制訊號導通，以提供該第五電壓致能該 第一及該第二反相器。 097129456 1013444294-0 21 1380315 -[^01年11月20日俊正替换頁· 2012/1 l/2〇_2nd 修正 8. —種資料感測方法，應用於一感測放大器電路中， 以感測一記憶體中一記憶胞（Memory Cell)儲存之—健存 資料，該資料感測方法包括： 回應於一第一控制訊號將一感測節點及—參考節點 偏壓為一第一電壓； 回應於一致能訊號，導通該感測放大器電路之—第— 電晶體及一第二電晶體，以將一記憶胞電流提供至該感測 節點，並將—參考電流提供至該參考節點； ？

回應於-第二控制訊號之致能位準，將該感測節點^ 該參考節點偏壓為-第二電壓，該第二電壓係用以將該: -及該第二電晶體偏壓在飽和操作g(Saturati〇n Region)； 透過該記憶麟該❹彳節點進行放電，並透過一 記憶胞對該參考節點進行放電；以及 夕 導拴鎖器⑽⑻電路對該感測節點及該參考節 點間之電壓差值進行放大。 p 括：9.如中請專利範圍8項所.資料感測方法，更包 „則節點上之一感剩電壓及該參考節 一參考電壓至該拾鎖器電路。 之 097129456 1013444294-0 22