TWI376734B - A novel solution for polymer and capping layer removing with wet dipping in hk metal gate etching process - Google Patents
A novel solution for polymer and capping layer removing with wet dipping in hk metal gate etching process Download PDFInfo
- Publication number
- TWI376734B TWI376734B TW098129224A TW98129224A TWI376734B TW I376734 B TWI376734 B TW I376734B TW 098129224 A TW098129224 A TW 098129224A TW 98129224 A TW98129224 A TW 98129224A TW I376734 B TWI376734 B TW I376734B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal
- forming
- semiconductor device
- remove
- Prior art date
Links
Classifications
-
- H10D64/01326—
-
- H10P50/283—
-
- H10P70/23—
-
- H10P70/273—
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
U76734 六、發明說明: 【發明所屬之技術領域】 關於一種 本發明係有關於半導體技術,且 開極結構之形成方法。 、』疋有 【先前技術】 开的半導體技術為採用高介電常數材料及全屬來 开乂成%效電晶體(FET),例如 金屬求 ((MOSFETs) --如以虱+v體場效電晶體 , ars)的閘極堆豐。在形成金屬閉極堆 、使用各種不同的乾式及濕式钱刻 ^ 士 / ,電常數材料層及金屬間極層之間設有蓋層H有 :::呈本會/生大量難以移除的高分子殘餘物。而 此盍層本身也難以被移除。 【發明内容】 本發明提供一種半導體裝置的 方法,自括.H〜 扪金屬閘極堆疊之形成 材上的―夕θ L 第—㈣製㈣移除該基 的夕日日石夕層及一金屬層;對該美封佶田狂理 氫氟酸來移除高分子殘餘物;才使用-稀釋的 液,該清潔溶液包括鹽酸、、過氣介1:使用一清潔溶 杆—過乳化氫及水;對該基材進 :濕式㈣m程來移除-蓋層, 稀釋的鹽酸’·以及對該基材 包括 一高介電常數㈣層。 τ 4—軸製程來移除 成方=Γ也提供—種半導體裝置的金相極堆疊之形 匕括.在一基材上形成各種閘極材料層,包含 0;,〇J-A33〇96TWF/iefir -向介電常數材料層、 上、-金屬層位於在該”上、电常數材料層 層上;對該基材進行一第二=位於該金屬 :=開°來移除該多晶妙層及該金 釋=:r分子殘餘物及該蓋層:該: 行-第二蝕刻二及稀釋的鹽酸’·以及對該基材進 本發明㈣來移除該高介電常數材料層。 成方法:包括㈣r金屬閘極堆疊之形 來移除該第==,對該基材使用-稀釋的氣氣酸 用-濕式㈣容液來:'的:餘物;隨後對該基材使 行一第二斜々丨制移除一虱化鑭層,·以及對該基材進 為:太1、程來移除—高介電常數材料層。 明顯目的、特徵、和優點能更 作詳細說明如下:+ 貫施例,並配合所附圖式, 【實施方式】 在本說::=c置的閘極結構之形成方法。 便許二:“列中可能會出現重複的元件符號以 仃特6: “但艳不代表在各個實施例及/或圖示之間有 m連。然而,當提到第一元件形成在第二元件 _jL· 或“卜 " 、 / ’可代表兩元件之間為直接接觸或 凡牛之間更夹設有其他元件而無直接接觸。 第1圖顯示為依照本發明-實施例中形成含有金屬
OSO^-A^TOQf^TV^F/jefT 1376734 閉極堆叠的半導體裝置之流程圖。第2圖及第3圖顯示 為在一實施例中之含金屬閘極堆疊的半導體結構200於 各種製造階段的剖面圖。半導體裝置的形成方法ι〇〇為 配合第〗圖至第3圖來描述。 方法100之起始步驟】〇2為提供—半導體基材21〇。 此半導體基材2U)包切。或者,此基材包含鍺或錯化 矽。在其他實施例中,此基材21〇可選用其他半導體材 料,像是鑽石、碳化矽、砷化鎵、GaAsP、AUnAs、AiGaAs、 • GalnP或前述之組合。 接著進行步驟104,其為於半導體基材21〇上形成各 種金屬閘極堆疊材料層。在一實施例中,一高介電常數 材料層214形成在半導體基材21〇上。一蓋層216形成 在高介電常數材料層214上》—金屬閘極層(金屬層) 218形成在蓋層216上。一多晶矽層22〇額外形成在金 屬f 218上。一界面層(IL) 212失設在半導體基材21〇 及高介電常數材料層214之間。 _ 高介電常數材料層214為經由像是原子層沈積法 (ALD)的適當製程形成。而其他用來形成此高介電常 數材料層的方法包含金屬有機化學氣相沈積法 (MOVCD)、物理氣相沈積法(PVD)、紫外線臭氧氧 化法及分子束磊晶法(MBE)。在一實施例中,此高介 電常數材料包含氧化铪(Hf〇2)。或者,此高介電常數 材料層包含金屬氮化物、金屬石夕化物或其他金屬氧化物。 金屬閘極層218為經由物理氣相沈積法(PVD )或 其他合適製程形成。此金屬閘極層218包含氮化鈦。在 〇5〇3-A33096TWF/jeff L:施:中’此金屬閘極層可包含氮化组、氮化.、 n碳❹、氮碳倾錢化純。 極居為夹设在高介電#數材料層214及金屬閘 蚀層218之間。此蓋層216 ^ 此蓋層可包含其他合適材料乳化鋼(La0)。或者, 常數==之為:薄:氧切層’其為在高介電 i 2M形成之刖’先形成於石夕基材21〇上。此 缚的减㈣可用原子層沈積法或熱氧化法來形成。 =化罩奉222為絲作為形成金制極的 宰為^在多層金制極堆疊上。如第2圖所示,此圖 罩暴222形成在多晶石夕層220上。在一實施例中, 二匕罩„ 222包含一甴微影技術製程形成的圖案化光阻 y標準微影製程的製程步驟可包含光阻塗佈、軟供 料罩幕對準、曝光、曝光後供烤、顯影及硬烘烤。此 微影技術曝光製程也可同時使用或用其他合適的方法替 代’例如敍無罩幕微影技術、電子束寫人(eieet__b_ w—g)、離子束寫入(i〇n_beam她㈣及分子拓印 (molecular imprint)。 在另一實施例中,圖案化罩幕層222包含一圖案化 的硬罩幕層’例如氮化矽。在一個形成此圖案化的氮化 石夕硬罩幕層之實施例中,係經由_低壓化學氣相沈積法 (LPCVD)製程沈積一氮化矽層於多晶矽層上。以氣相 沈積法形成氮化矽層所使用之前驅物包含二氣矽烷 (SiHA ; DSC)、雙(第三丁基胺基)我(C8H22N2Si ; BTBAS)及一石夕乙院(Sl2H6 ; DS)。此氮化梦層上可進 050?-Aj3〇%TWF{ieff 1376734 乂心成圖案化的光阻声,;§伯田 化光阻層之開口 阻層幻吏用-蝕刻製程在圖案 介電材料4“耗圍蝕刻氮化矽。或者,可使用其他 作為此硬罩Γ案化的硬罩幕。例如,可用氮氧化石夕來 多晶發IT::: 106 ’其為進行第-银刻製程來圖案化 域及各開口暴·^化的罩幕層222定義各個間極區 _裎移二=7Λ4材料層。進行第— 層。在-實施例中:第罩—幕:刻= 製程。為X 一一 j衣耘為利用一乾式蝕刻 在另一貫施例中,此乾 ,移除多晶-例如詞氟::的 ::之:,的氣體包含氣氣'漠化氫、氧氣:是 接著進行步驟108,爾一错一 „ 化金屬閘極層218。可: T㈤製程來圖案 幕層或多晶#來移除在圖案化罩 曰之開口㈣内的金屬閘極層。在一實施 ’此第二蝕刻製程為使用乾式蝕刻製程 二杏 轭例中,此乾式蝕刻製程為使用一含氟 f另一貝 屬閘極屬。特別的是,此第二钱 :移除金 %。仓丨程使用氟石反化物電 7 1 ’银刻的氣體包含四氟化碳。 二!_製程來-併移除多晶石夕及金屬閘極層了1早 早的截刻製程利用一含氟電t的乾式製 除多晶石夕及全屬闡朽屉 + , V驟來移 用盡ΐ ί 早—的_製程特別是可使 用虱石反化物的電漿,像是四氟化碳。 …接著進行步驟11G,其為對基材使用―稀釋的氯氣 °^〇-'-A33996TWF/ieff _ *. / 會形成在包含屬的製程之後,高分子殘餘物 各個表面上。例如,㈣?的多晶矽和金屬層之側壁的 物,包含含氣二==產,分子殘餘 化氫高分子及/或含石夕高分:氟高分子、含漠 屬合產生久錄H 子。在另一貫施例中,姓刻金 屬曰屋生各種鬲分子殘餘物, 分子及/或含淳化奇古八工 3欽南分子、含氯高 行一豨釋的#\至门77 。在蝕刻多晶矽/金屬之後,進 地移酸浸泡製程可將這些高分子殘餘物有效 500.1 轭例中,稀釋的氫氟酸溶液的濃度為 .卜即代表為5〇0份水對i份的氫氟酸。在另一實 二 稀釋的氫氟酸溶液的濃度在51 !到100: ! 之間。 人趟:者進仃步驟112’其為對半導體結構使用一包 >軌化氫及水的溶液。此溶液為—標準化學清 泡製程合產二在之則的步郵110中的氫氟酸浸 包二j生像疋氟化鑭(LaF3)的其他副產物,而此 程可有效地清潔此半導體結構綱及浸泡氫 齓\生的相關副產物。而且’此SC2浸泡製程也可 移除蓋層的氧化部分。 接著進订步驟114,其為料導體結構使用一稀 的二U液來移除蓋層’稀釋的鹽§曼濃度約小於500 : 2或j者,可選用硫酸來移除此由氧化鑭形成的蓋層。 在另貝施例中,稀釋的氫氟酸及鹽酸可混合在一起形 成:混合溶液。然後對半導體結構使用此混合溶液來移 除南分子殘餘物及蓋層。 〇503-A339Q6TWF/jeff 高介=:Γ116,其為進行第三韻刻製程來圖案化 及心層214。此第三飯刻製程為依照刪 d »況做調控來有效地移除此高 暴露於圖案化罩蓋展笔吊數材科層。 214可被篦-為,杂曰幵乾圍内的高介電常數材料層 :被第二蝕刻製程實質移除。在— 敲刻製程包含乾式㈣。在―實施例t,此第 =Γ氣電裝來移除此高介電常數材料層::另二實 ⑪歹1中’此第二蝴製程使用包含像是氟、氯至,卜盆一 及惰的化學細勿來移除此高介電常數刪、。 的』形成在基材上及/或金屬間極堆疊侧壁上 子殘餘物及其他污染物。在-實施例中:清=: 似於使用於多晶秒及金屬 、 、 此清潔製程包含—騎=14的U料。例如, 驟110及/七丰稀釋的虱鼠馼浸泡製程,其近似於步
為使用驟112的们浸泡製程。在另一實施例中, 為使用一包含氫氧化錄f W 的SCI溶液來進行 程 過化氮(¾¾) 用包含硫酸及過氧化氫一貫施例中,可選 程。 2 2)的溶液來進行此清潔製 在本方法中,整合了氫氟酸 程及_製程來有效地移除蓋層5分二:物包製 對半導體結構使用一接雜严产 寻別的疋本方法 如為氧化鑭的蓋層:::=r2來有效地移除例 0503-A339%T'VF/ieft、 1376734 其他製程步驟雖然未顯示於圖中,也可形成例如為 源極/;及極區的各種摻雜區域及多層内連線結構等元件震 置:在-實施例中,輕摻雜汲極(LDD)區於形成問極 堆疊之後形成。閘極間隔物可形成在閘極金屬閘極堆疊 的侧壁上。源極/及極區為大致對齊間隔物的外部邊緣。 此閘極間隔物可擁有—多層結構及包含氧切、氮化 矽、氮氧化矽或其他介電材料。無論摻雜n型雜質或p 型雜質的摻雜源極/祕區及輕摻雜汲極(ldd)區皆由 傳統的摻雜方法像是離子佈植來形成。心摻雜雜質可包 含碟、坤及/或其他材料以用來形成相關的摻雜區域 型摻雜雜質可包含硼、銦及/或其他材料。 者可進-步形成多層内連線結構。此多層内連線 結構包含垂直内連線像是傳統的通〒L(vias)、接觸點 (__),及水平内連線像是金屬線。 士 構;件可❹各種導電材料例如為銅、鎢切化 -貝施例中’ 一鑲嵌製程用於形成關於銅的多層 =構。在另—實施例中,鎮用於在接觸孔Uom⑽holes) 中形成鎢拴塞。 ^ 此半導體基材可進-步包含額㈣関元件來對並 他兀件彼此之間做㈣。隔離元件可包含不同的《士構且 可用不同的製程來形成。例如,-隔離元件可包含淺溝 = CSW的元件。淺溝槽隔離的形成可包二: j中=槽並將此料填滿介電㈣,像是氧化石夕、 氧:…'填滿的溝槽可有-多層結構例如 成、'氧切層(thennal Qxide u叫_)並以氮化石夕 〇5G3-A33i>〇6TWP/jeff 1376734 填入溝槽。在一實施例中,可使用下列的製程順序創造 此淺溝槽隔離(STI)結構:成長一襯墊氧化層;形成一 低壓化學氣相沈積(LPCVD )之氮化物層;使用光阻及 罩幕來圖案化一淺溝槽隔離開口;在基材中蝕刻一溝 槽;選擇性地在溝槽襯層中成長熱氧化物來改善此溝槽 的界面;用化學氣相沈積(CVD)之氧化物填滿此溝槽; 使用化學機械研磨(CMP)回蝕刻及將氮化物剝離淺溝 槽隔離(STI)結構。 φ 此半導體結構200在此只作為方法100的應用之 一。此半導體結構200及方法100可樣用於形成其他含 有高介電常數及金屬閘極元件的半導體裝置,例如應變 半導體基材(strained semiconductor substrate)、異質半導 體裝置(hetero semiconductor devices)或無應力隔離結構 (stress-free isolation structure) ° 本發明不只限於應用在含有場效電晶體的半導體結 構,也可延伸用於其他含有金屬閘極堆疊的積體電路。 • 例如,此半導體結構200可包含動態隨機存取記憶體 (DRAM )單元、單電子電晶體(single electron transistor; SET)及/或其他微電子裝置(在此統稱為微 電子裝置)。在另一實施例中,此半導體200包含鰭式 場效電晶體 (FinFET)。當然,本發明也可應用於或輕 易適用於其他型態的電晶體,包含單閘極電晶體、雙閘 極電晶體及其他多閘極電晶體,及可在多種不同的應用 中做使用,包含感應單元(sensor cells )、記憶單元 (memory cells )、邏輯單元(logic cells )及其他應用。 0503-A2'39%TWF/:jeff 15 lb 入,=實施例中,蓋層可為氧化鋁。相同的處理步驟 I 3氫氟酸的浸泡及SC2的浸泡皆可用於移除高分子殘 餘物。然後鹽酸的蝕刻或硫酸的蝕刻可用於移除蓋層。 ί 一實施例中,此方法可用於形成η型金氧半“ 1 體(NM0SFET)。在另一實施例中,本發明也可用 月’J閘極製程形成一金屬間極堆疊,其為用方法⑽ 形成金屬閘極結構並留置至最終結構中。在另一實施例 I^ ^P-cess) 、田 且,、為用方法100形成第一型金屬閘極堆 ,(像疋NMOS金屬閘極堆疊)並留置至最終結構中。 弟二型金屬祕堆疊(像是助S金制極堆疊)則形 閘極結構’如此即可進行源/沒極離子佈植製程 .U然後,移除一部份的虛置閘極堆疊並將此 虛置閘極溝槽重新填滿適當的材料。例如,移除掉在 =〇s區域中的多晶⑦層及金屬層,然後將其填滿p型 金屬:疊步填充其他金屬(例如銅)來形成。m〇s 在另-實施例中,此半導體基材可 例如射擁有4晶層位於—塊狀半導體(㈣ 不二二It,此蠢晶層可包含與那些塊狀半導體 : ^入4,例如為一鍺化矽層位於一基體矽上 grol;SEG)3^#^ (SeieCtiVC 6Ρ^Χί31 衣私末形成位於塊狀鍺化矽層上的矽 曰 基材可包含絕緣層上覆石夕(S0I)結構,例 0503-A3?9〇6TWF{ieff 12 1376734 如深埋介電層。或者,此基材可包含一深埋介電層(buried dielectric layer)像是深埋氧化(BOX)層,其可用像是 佈植氧隔離(separation by implantation of oxygen ; SIMOX)技術、晶圓鍵合(wafer bonding)、選擇性蠢晶生 長(SEG)或是其他合適方法形成。 本發明更可在進行第二鞋刻製程之後對基枋進行一 濕式蝕刻製程來移除額外的高分子殘餘物。在一實施例 中,所使用的稀釋氫氟酸之濃度為約小於100 : 1 ( 100 份水:1份氫氟酸), 雖然本發明已以數個較佳實施例揭露如上,然其並 非用以限定本發明,任何所屬技術領域中具有通常知識 者,在不脫離本發明之精神和範圍内,當可作任意之更 動與潤飾,因此本發明之保護範圍當視後附之申請專利 範圍所界定者為準。
0503-A33996TWF.{ieff 【圖式簡單說明】 人第1圖顯示為依照本發明所提供在一實施例中形成 3有金屬閘極堆疊的半導體t置之流程圖。 第2及第3圖為在一實施例中形成含金屬閘極堆疊 的半導體裝置在各種製造階段的剖面圖。 【主要元件符號說明】 200〜半導體結構; 212〜界面層; 216〜蓋層; 220〜多晶矽層; 210〜基材; 214〜高介電常數材料層; 218〜金屬閘極層; 222〜圖案化罩幕層。 0503-A.l.'PQ6TWF/ieff
Claims (1)
101年9月4日修正替換頁 第98129224號申請專利範圍修正本 七、申請專利範圍: 種半導體裝置的金屬閉極堆 括: 疊之形成方法,包 多晶:層第-钱刻製程來移除該基材上的-物;對該基材使用一稀釋的氫氟酸來移除高分子殘餘 過氧=2使用—清潔溶液,該清潔溶液包括鹽酸、 式濕式餘刻製程來移除-蓋層,該濕 八蝕刻製%包括稀釋的鹽酸;以及 材料層。"基材進灯—第二㈣製程來移除一高介電常數 閘極項所述之半導體裝置的金屬 後,對兮其 / 更I含在進行該第二蝕刻製程之 子殘餘物二卩另—濕式_製程來移除額外的高分 問極=申請專利範圍第1項所述之半導體裝置的金屬 閘^$之形成方法’其中該蓋層係包含氧化鋼(La〇)。 閘極堆叠之形成方法,其中導體”的金屬 100:丨(⑽料份以魏之濃度小於 5·如申請專利範圍第1 閘極堆疊之护成方本甘員所述之半導體裝置的金屬 500: 2。 其中該稀釋的鹽酸之濃度約為 〇503-A33996TWF!/jeff 15 第98129224號申請專利範圍修正本 如申請專利範圍第1項所述之半導 閘極堆疊之形成方法,其中該金屬閘極層係包含氮化欽。 申吻專利範圍第1項所述之半導體裝置的全屬 =堆叠之形成方法’其中該金屬閉極層係 =擇自由下列所組叙料:氮㈣、碳倾 石反化鈕、氮化鉬、氮化鎢及鎢。 虱 括 8.一種半導體裝置的金相極堆疊之形成方法,包 數材t基各種閘極材料層,包含—高介電常 译妙θ於5亥向介電常數材料層上、一金屬 層上、一多晶石夕層位於該金屬層上; 罩幕‘;二第一蝕刻製程,透過-圖案化閘極 除該多晶石夕層及該金屬問極層; 層,噹溶:俜二—浴液來移除高分子殘餘物及該蓋 的氳氟醆及稀釋的鹽酸;以及 材料層:土 π帛一麵刻製矛呈來移除該高介電常數 9. 如申請專利範圍第8 間極堆疊之形成方法,其中該圖二的金屬 -圖案化的光阻層。 ΰ案化閘極罩幕層係包含 10. 如申請專利範圍第8 閘極堆疊之形成方法,其t該二的金屬 一圖案化的硬罩幕層。 園案化_罩幕層係包含 如申請專利範圍第1〇 屬閘極堆疊之形成方 員所述之半導體裝置的金 啊 其中該圖案化的硬單幕層係包 16 1376734
第撕29224號申請專利範圍修正本 含氮化石夕。 括:12.-種半導體裝置的金屬閘極堆疊之形成方法,包 金屬Ιί極^材進行—第—則製程來移除該基材上的一 程二 =一稀釋的氣氣酸來移除該第--刻製 層;對錄材使用—濕式蝕刻溶液來移除一氧化鑭 材料上基材進订—第二㈣製程來移除—高介電常數 屬二堆?/專利範圍第12項所述之半導體裝置的金 :間極堆疊之形成方法’其中該濕式姓刻溶液係包含鹽 屬閘==第:項所述之半導體裝置的金 酸。 形成方法,其中該濕式蝕刻溶液係包含硫 屬巾請專利範圍第12項所述之半導體裝置的金 之Iη且之形成方法’更包含在使用該濕式餘刻溶液 使用該稀釋的氫I酸之後對該基材使用-清潔 浴液。 16.如申凊專利犯圍第15項所述之半導體裝置的金 :問:堆疊之形成方法’其中該清潔溶液係包含氫氟 I、過氧化氫及水。 口·如申凊專利範圍第12項所述之半導體裝置的金 05D3-A33996TWFl/jeff 17 1376734 101年9月4日修正替換頁 -· β程更包含移除沈 第98129224號申請專利範圍修正本 屬閘極堆疊之形成方法,其中該第一 積在該金屬層上的一多晶矽層。 如申請專利範圍第12項所述之 屬閘極堆疊之报忐方決,爭七人+ 牛導體震置的金 义*且之形成方法,更包含在進行該第一 之刖圖案化一位於該金屬閘極層上 極區域。 a上㈣幕層來定義-閘 19.如申請專利範圍第12項所述之半導體裝置的金 屬閘極堆#之形成方法,更包含在進行該第二㈣製程 之後,對該基材使用一額外的氫氟酸濕式蝕刻製程。 2〇·如申請專利範圍第12項所述之半導體裝置的金 屬閘極堆疊之形成方法,其中該金屬閘極堆疊為一 N型 金氧半導體場效電晶體(NMOSFET)的一金屬閘極結構。 〇503-A33996TWFl/jeff
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US9475108P | 2008-09-05 | 2008-09-05 | |
| US12/338,615 US7776755B2 (en) | 2008-09-05 | 2008-12-18 | Solution for polymer and capping layer removing with wet dipping in HK metal gate etching process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201011817A TW201011817A (en) | 2010-03-16 |
| TWI376734B true TWI376734B (en) | 2012-11-11 |
Family
ID=41799652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098129224A TWI376734B (en) | 2008-09-05 | 2009-08-31 | A novel solution for polymer and capping layer removing with wet dipping in hk metal gate etching process |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7776755B2 (zh) |
| CN (1) | CN101667541B (zh) |
| TW (1) | TWI376734B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI495043B (zh) * | 2013-03-08 | 2015-08-01 | 台灣積體電路製造股份有限公司 | 形成無凹陷連線結構的方法 |
| US10195816B2 (en) | 2014-12-01 | 2019-02-05 | Industrial Technology Research Institute | Metal/polymer composite material and method for fabricating the same |
| US10463500B2 (en) | 2014-11-07 | 2019-11-05 | Industrial Technology Research Institute | Medical composite material, method for fabricating the same and applications thereof |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315117B (zh) * | 2010-06-30 | 2013-05-22 | 中国科学院微电子研究所 | 一种Mo基/TaN金属栅叠层结构的刻蚀方法 |
| DE102010042229B4 (de) * | 2010-10-08 | 2012-10-25 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zum Steigern der Integrität eines Gatestapels mit großem ε durch Erzeugen einer gesteuerten Unterhöhlung auf der Grundlage einer Nasschemie und mit den Verfahren hergestellter Transistor |
| US8314022B1 (en) * | 2011-05-20 | 2012-11-20 | Intermolecular, Inc. | Method for etching gate stack |
| CN103107074B (zh) * | 2011-11-11 | 2015-09-02 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极的形成方法 |
| US8912610B2 (en) * | 2011-11-11 | 2014-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for MOSFETS with high-K and metal gate structure |
| CN103855093B (zh) * | 2012-11-30 | 2016-07-06 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US10079283B2 (en) | 2014-07-17 | 2018-09-18 | E Ink Holdings Inc. | Manufacturing method of a transistor |
| US9793105B1 (en) * | 2016-08-02 | 2017-10-17 | United Microelectronics Corporation | Fabricating method of fin field effect transistor (FinFET) |
| CN107799531B (zh) * | 2017-11-16 | 2018-12-14 | 长江存储科技有限责任公司 | 一种3d nand存储器等级层堆栈制造方法 |
| DE102021109147A1 (de) | 2020-05-15 | 2021-11-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtungsstruktur mit ungleichmässigem gateprofil |
| US11631745B2 (en) * | 2020-05-15 | 2023-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure with uneven gate profile |
| US12027595B2 (en) * | 2021-03-24 | 2024-07-02 | Changxin Memory Technologies, Inc. | Semiconductor structure and fabrication method thereof, and peripheral circuit |
| CN113078209B (zh) * | 2021-03-24 | 2022-06-21 | 长鑫存储技术有限公司 | 半导体结构及其制作方法、外围电路 |
| US11545556B2 (en) * | 2021-04-19 | 2023-01-03 | Nanya Technology Corpoartion | Semiconductor device with air gap between gate-all-around transistors and method for forming the same |
| CN113862792A (zh) * | 2021-09-27 | 2021-12-31 | 哈尔滨科友半导体产业装备与技术研究院有限公司 | 一种碳化硅籽晶的清洗方法 |
| JP2024017655A (ja) * | 2022-07-28 | 2024-02-08 | 株式会社Screenホールディングス | 基板処理方法と基板処理装置と基板処理液 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656097A (en) * | 1993-10-20 | 1997-08-12 | Verteq, Inc. | Semiconductor wafer cleaning system |
| US6099662A (en) * | 1999-02-11 | 2000-08-08 | Taiwan Semiconductor Manufacturing Company | Process for cleaning a semiconductor substrate after chemical-mechanical polishing |
| US6562726B1 (en) * | 1999-06-29 | 2003-05-13 | Micron Technology, Inc. | Acid blend for removing etch residue |
| US7456113B2 (en) * | 2000-06-26 | 2008-11-25 | Applied Materials, Inc. | Cleaning method and solution for cleaning a wafer in a single wafer process |
| US7320942B2 (en) * | 2002-05-21 | 2008-01-22 | Applied Materials, Inc. | Method for removal of metallic residue after plasma etching of a metal layer |
| KR100493018B1 (ko) * | 2002-06-12 | 2005-06-07 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
| KR100519800B1 (ko) | 2004-01-13 | 2005-10-10 | 삼성전자주식회사 | 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법 |
| US7153784B2 (en) | 2004-04-20 | 2006-12-26 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode |
| KR100734274B1 (ko) * | 2005-09-05 | 2007-07-02 | 삼성전자주식회사 | 기판 세정용 조성물을 이용한 게이트 형성 방법 |
| US20070190795A1 (en) * | 2006-02-13 | 2007-08-16 | Haoren Zhuang | Method for fabricating a semiconductor device with a high-K dielectric |
| US7488687B2 (en) * | 2006-09-12 | 2009-02-10 | Samsung Electronics Co., Ltd. | Methods of forming electrical interconnect structures using polymer residues to increase etching selectivity through dielectric layers |
| US7820552B2 (en) * | 2007-03-13 | 2010-10-26 | International Business Machines Corporation | Advanced high-k gate stack patterning and structure containing a patterned high-k gate stack |
| JP2009021584A (ja) * | 2007-06-27 | 2009-01-29 | Applied Materials Inc | 高k材料ゲート構造の高温エッチング方法 |
| US7846834B2 (en) * | 2008-02-04 | 2010-12-07 | International Business Machines Corporation | Interconnect structure and method for Cu/ultra low k integration |
-
2008
- 2008-12-18 US US12/338,615 patent/US7776755B2/en not_active Expired - Fee Related
-
2009
- 2009-08-31 TW TW098129224A patent/TWI376734B/zh not_active IP Right Cessation
- 2009-09-03 CN CN2009101681856A patent/CN101667541B/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI495043B (zh) * | 2013-03-08 | 2015-08-01 | 台灣積體電路製造股份有限公司 | 形成無凹陷連線結構的方法 |
| US10463500B2 (en) | 2014-11-07 | 2019-11-05 | Industrial Technology Research Institute | Medical composite material, method for fabricating the same and applications thereof |
| US10195816B2 (en) | 2014-12-01 | 2019-02-05 | Industrial Technology Research Institute | Metal/polymer composite material and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201011817A (en) | 2010-03-16 |
| US7776755B2 (en) | 2010-08-17 |
| US20100062590A1 (en) | 2010-03-11 |
| CN101667541B (zh) | 2012-02-01 |
| CN101667541A (zh) | 2010-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI376734B (en) | A novel solution for polymer and capping layer removing with wet dipping in hk metal gate etching process | |
| CN107026195B (zh) | 半导体装置与其形成方法 | |
| US7812411B2 (en) | High-k/metal gate MOSFET with reduced parasitic capacitance | |
| TWI241689B (en) | Semiconductor device including insulated-gate field-effect transistor, and method for manufacturing the same | |
| JP5154222B2 (ja) | 置換金属ゲート形成のための半導体構造の平坦化 | |
| JP5401244B2 (ja) | 半導体装置の製造方法 | |
| TWI411109B (zh) | 半導體裝置及製造半導體裝置之方法 | |
| TWI827712B (zh) | 半導體裝置與其形成方法 | |
| US6800530B2 (en) | Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors | |
| TW201017733A (en) | Semiconductor device having metal gate stack and fabrication method thereof | |
| TW201017776A (en) | Method for making a semiconductor device | |
| TW201019419A (en) | Method for fabricating semiconductor device | |
| JP2008515190A (ja) | 金属ゲート電極半導体デバイス | |
| TW201010010A (en) | Semiconductor device and fabrication method thereof | |
| TW200939360A (en) | Method of producing semiconductor device | |
| TW201013773A (en) | Method for photoresist pattern removal | |
| TW200841424A (en) | Methods of etching into silicon oxide-containing material, methods of forming container capacitors, and methods of forming DRAM arrays | |
| TW201926548A (zh) | 半導體結構的製造方法 | |
| TW201013751A (en) | Methods of making semiconductor devices | |
| TW201015624A (en) | Method for fabricating a semiconductor device and semiconductor device therefrom | |
| US20170170308A1 (en) | Semiconductor device and method of manufacturing same | |
| TW201009905A (en) | Method for making metal gate stack of semiconductor device | |
| CN113053801B (zh) | 半导体器件及方法 | |
| CN110416083A (zh) | 形成半导体装置的方法 | |
| CN105336690B (zh) | 半导体器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |