[go: up one dir, main page]

CN107026195B - 半导体装置与其形成方法 - Google Patents

半导体装置与其形成方法 Download PDF

Info

Publication number
CN107026195B
CN107026195B CN201710061464.7A CN201710061464A CN107026195B CN 107026195 B CN107026195 B CN 107026195B CN 201710061464 A CN201710061464 A CN 201710061464A CN 107026195 B CN107026195 B CN 107026195B
Authority
CN
China
Prior art keywords
layer
silicide
forming
metal
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710061464.7A
Other languages
English (en)
Other versions
CN107026195A (zh
Inventor
许家铭
周沛瑜
曹志彬
许光源
陈志辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107026195A publication Critical patent/CN107026195A/zh
Application granted granted Critical
Publication of CN107026195B publication Critical patent/CN107026195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D64/01125—
    • H10D64/0131—
    • H10D64/01312—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P14/412—
    • H10P14/414—
    • H10W20/037—
    • H10W20/055—
    • H10W20/056—
    • H10W20/066—
    • H10W20/069—
    • H10W20/075—
    • H10W20/077—
    • H10W20/081—
    • H10W20/40—
    • H10W20/425—
    • H10W20/4403—
    • H10W20/4437—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H10D64/0112—
    • H10P14/6905—
    • H10P14/6927—
    • H10P14/69433—
    • H10W20/033—
    • H10W20/047—
    • H10W20/083—
    • H10W20/42—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种半导体装置与其形成方法。半导体装置的形成方法中，第一接点孔形成于源极/漏极区或栅极上的一或多个介电层中。粘着层形成于第一接点孔中。第一金属层形成于第一接点孔中的粘着层上。硅化物层形成于第一金属层的上表面上。硅化物层包含的金属元素与第一金属层相同。

Description

半导体装置与其形成方法
技术领域
本公开实施例涉及半导体装置及其形成方法，更特别涉及源极/漏极区上的导电层的结构与其形成方法。
背景技术
随着半导体装置的尺寸缩小，开始采用多种非铝或铜的金属。举例来说，钴已用于通孔或接点结构的导电材料。由于钴为活性金属且易与氧、湿气、或酸反应，通常难以采用稳定态的钴。
发明内容
本公开一实施例提供的半导体装置的形成方法，包括：形成第一接点孔于源极/漏极区或栅极上的一或多个介电层中；形成粘着层于第一接点孔中；形成第一金属层于第一接点孔中的粘着层上；以及形成硅化物层于第一金属层的上表面上，其中硅化物层包含的金属元素与第一金属层相同。
本公开一实施例提供的半导体装置的形成方法，包括：形成第一接点孔于源极/漏极区或栅极上的一或多个介电层中；形成第一金属层于第一接点孔中；以及形成较上硅化物层于第一金属层的上表面上，其中源极/漏极区与栅极中至少一者包含较下硅化物层，第一金属层接触较下硅化物层，较上硅化物层覆盖第一金属层的至少部分上表面，且较上硅化物层包含的金属元素与第一金属层相同。
本公开一实施例提供的半导体装置，包括场效晶体管，且包括：源极/漏极区；源极/漏极硅化物层，形成于源极/漏极区上；以及第一接点，连接至源极/漏极硅化物层，其中：第一接点包括第一金属层；第一金属层的上表面至少被硅化物层覆盖；以及硅化物层包含的金属元素与第一金属层相同。
附图说明
图1A是本公开一实施例中，半导体装置于工艺的多个阶段之一者的上视图。
图1B是沿着图1A中X1-X1剖线的剖视图。
图1C是栅极结构的放大图。
图1D是本公开一实施例中，半导体装置于工艺的多个阶段之一者的透视图。
图2至图9是本公开一实施例中，半导体装置于工艺的多个阶段沿着图1A中X1-X1剖线的剖视图。
图10A至图10C是本公开一些实施例的剖视图。
图11A至图11C是本公开一些实施例的剖视图。
图12是本公开另一实施例的剖视图。
图13是本公开另一实施例的剖视图。
图14至图17是本公开另一实施例中，半导体装置于工艺的多个阶段沿着图1A中X1-X1剖线的剖视图。
图18至图21是本公开另一实施例中，半导体装置于工艺的多个阶段沿着图1A中X1-X1剖线的剖视图。
附图标记说明：
H1 高度差异
X1-X1 剖线
1、300 基板
3、320 隔离绝缘层
5、310 鳍状结构
10 金属栅极结构
12 栅极介电层
14 功函数调整层
16 金属材料层
20、340 盖绝缘层
30、350 侧壁间隔物
33、90 接点蚀刻停止层
40 第一层间介电层
50、360 源极/漏极区
55、80 硅化物层
60 第二层间介电层
65 接点孔
70 粘着层
75 第一金属层
109 通孔开口
100 第三层间介电层
110、110A、110B 通孔插塞
315 沟道区
370 层间介电层
具体实施方式
应理解的是，下述内容提供的不同实施例或实例可实施本公开实施例的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本公开。举例来说，形成第一结构于第二结构上的叙述包含两者直接接触，或两者之间隔有其他额外结构而非直接接触。多种结构可依不同比例绘示，以简化并清楚说明。
此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。此外，用语「的组成为」可指「包含」或「由...组成」。
图1A与图1B是本公开一实施例中，半导体装置于多个工艺之一者的附图。图1A是上视图，而图1B是沿着图1A中剖线X1-X1的剖视图。
图1A与图1B为形成金属栅极结构后的半导体装置的结构。在图1A与图1B中，金属栅极结构10形成于沟道层(比如部分的鳍状结构5)上，而盖绝缘层20位于金属栅极结构10上。鳍状结构5位于基板1上，且自隔离绝缘层3凸起。在图2及其后附图中，将省略基板1与绝缘层3以简化附图。在一些实施例中，金属栅极结构10的厚度介于约15nm至约50nm之间。在一些实施例中，盖绝缘层20的厚度介于约10nm至约30nm之间。在其他实施例中，盖绝缘层20的厚度介于约15nm至约20nm之间。侧壁间隔物30位于金属栅极结构10与盖绝缘层20的侧壁上。在一些实施例中，侧壁间隔物30的底部的膜厚介于约3nm至约15nm之间。在其他实施例中，侧壁间隔物30的底部的膜厚介于约4nm至约10nm之间。金属栅极结构10、盖绝缘层20、与侧壁间隔物30的组合可称作栅极结构。此外，源极/漏极区50形成于与栅极结构相邻处，而接点蚀刻停止层33形成于栅极结构与源极/漏极区50上。在一些实施例中，接点蚀刻停止层33的膜厚介于约1nm至约20nm之间。栅极结构之间的空间可填有第一层间介电层40。硅化物层55更形成于源极/漏极区50上。在本公开实施例中，用语「源极」与「漏极」可交替使用，且两者无实质上的结构差异。用语「源极/漏极」可为源极与漏极中的任一者。
硅化物层55包含一或多种钴硅化物(如CoSi、CoSi2、Co2Si、Co3Si，统称钴硅化物)、钛硅化物(如Ti5Si3、TiSi、TiSi2、TiSi3、Ti6Si4，统称钛硅化物)、镍硅化物(如Ni3Si、Ni31Si12、Ni2Si、Ni3Si2、NiSi、NiSi2，统称镍硅化物)、铜硅化物(如Cu17Si3、Cu56Si11、Cu5Si、Cu33Si7、Cu4Si、Cu19Si6、Cu3Si、Cu87Si13，统称铜硅化物)、钨硅化物(W5Si3、WSi2，统称钨硅化物)、或钼硅化物(Mo3Si、Mo5Si3、MoSi2，统称钼硅化物)。
图1C是栅极结构的放大图。金属栅极结构10包含一或多个金属材料层16，比如铝、铜、钨、钛、钽、氮化钛、钛铝、碳化钛铝、氮化钛铝、氮化钽、镍硅、钴硅、或其他导电材料。栅极介电层12位于沟道层5与金属栅极之间，且包含一或多个金属氧化物层如高介电常数的金属氧化物。用于高介电常数的介电层的金属氧化物包含下述金属的氧化物：Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、及/或上述的组合。在一些实施例中，沟道层5与高介电常数的栅极介电层12之间隔有界面层，其可为厚度介于0.6nm至2nm的氧化硅。
在一些实施例中，一或多个功函数调整层14夹设于栅极介电层12与金属材料层16之间。功函数调整层14的组成可为导电材料，比如单层的TiN、TaN、TaAlC、TiC、TaC、Co、Al、TiAl、HfTi、TiSi、TaSi、或TiAlC；或者上述材料中两者以上的多层。对n型沟道的场效晶体管来说，TaN、TaAlC、TiN、TiC、Co、TiAl、HfTi、TiSi、与TaSi中的一或多者作为功函数调整层。对p型沟道的场效晶体管来说，TiAlC、Al、TiAl、TaN、TaAlC、TiN、TiC、与Co中的一或多者作为功函数调整层。
盖绝缘层20包含一或多层的绝缘材料如氮化硅为主的材料，比如SiN、SiCN、或SiOCN。侧壁间隔物30的组成材料与盖绝缘层20不同，且可包含一或多层的绝缘材料如氮化硅为主的材料，比如SiN、SiON、SiCN、或SiOCN。接点蚀刻停止层33的组成与盖绝缘层20及侧壁间隔物30不同，且可包含一或多层的绝缘材料如氮化硅为主的材料，比如SiN、SiON、SiCN、或SiOCN。层间介电层40包含一或多层的氧化硅、SiOC、SiOCN、SiCN、其他低介电常数的材料、或孔洞材料。第一层间介电层40的形成方法可为低压化学气相沉积、等离子体化学气相沉积、或其他合适的成膜方法。
接点蚀刻停止层33、侧壁间隔物30、盖绝缘层20、与第一层间介电层40的材料可彼此不同，因此可选择性地蚀刻这些层状物。在一实施例中，接点蚀刻停止层的组成为SiN，侧壁间隔物30的组成为SiOCN、SiCN、或SiON，盖绝缘层20的组成为SiN或SiON，且第一层间介电层40的组成为氧化硅。
在此实施例中，鳍状物场效晶体管的工艺为栅极置换工艺。
图1D是鳍状物场效晶体管结构的透视图。鳍状物场效晶体管结构可由下述步骤制作。
首先，鳍状结构310形成于基板300上。鳍状结构包含底部区与较上区(如沟道区315)。举例来说，基板可为p型硅基板，其杂质浓度介于约1×1015cm-3至约1×1018cm-3之间。在其他实施例中，基板为n型硅基板，其杂质浓度介于约1×1015cm-3至约1×1018cm-3之间。在其他实施例中，基板可包含另一半导体元素如锗、半导体化合物如IV-IV族半导体化合物(如SiC或SiGe)、III-V族半导体化合物(如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP)、或上述的组合。在一实施例中，基板可为绝缘层上硅基板的硅层。
在形成鳍状结构310后，形成隔离绝缘层320于鳍状结构310上。隔离绝缘层320包含一或多层的绝缘材料，比如氧化硅、氮氧化硅、或氮化硅，其形成方法可为低压化学气相沉积、等离子体化学气相沉积、可流动的化学气相沉积。隔离绝缘层320亦可为一或多层形成，比如旋转涂布玻璃、氧化硅、SiON、SiOCN、及/或掺杂氟的硅酸盐玻璃。
在形成隔离绝缘层320于鳍状结构上之后，进行平坦化步骤以移除部分的隔离绝缘层320。平坦化步骤可包含化学机械研磨及/或回蚀刻工艺。接着，可进一步移除(凹陷化)隔离绝缘层，以露出鳍状结构的较上区。
接着形成虚置栅极结构于露出的鳍状结构上。虚置栅极结构包含虚置栅极层(由多晶硅组成)与虚置栅极介电层。侧壁间隔物350包含一或多层的绝缘材料，其亦形成于虚置栅极层的侧壁上。在形成虚置栅极结构后，虚置栅极结构未覆盖的鳍状结构310将凹陷至低于隔离绝缘层320的上表面。接着以外延成长法形成源极/漏极区360于凹陷的鳍状结构上。源极/漏极区可包含应力材料，以施加应力至沟道区315。
接着形成层间介电层370于虚置栅极结构与源极/漏极区上。层间介电层370包含一或多层的氧化硅、SiOC、SiOCN、SiCN、其他低介电常数材料、或孔洞材料。在平坦化步骤后，移除虚置栅极结构以形成栅极空间。接着形成金属栅极结构330于栅极空间中，且金属栅极结构330包含金属栅极与栅极介电层(如高介电常数介电层)。此外，盖绝缘层340形成于金属栅极结构330上，以形成图1D所示的鳍状物场效晶体管。在图1D中，省略部分的金属栅极结构330、盖绝缘层340、侧壁间隔物350、与层间介电层370以显示下方的结构。
图1D中的金属栅极结构330、盖绝缘层340、侧壁间隔物350、源极/漏极区360、与层间介电层370，分别对应图1A与图1B中的金属栅极结构10、盖绝缘层20、侧壁间隔物30、源极/漏极区50、与第一层间介电层40。
图2至图9是本公开一实施例中，半导体装置于工艺中的多个阶段中沿着图1A的剖线X1-X1的剖视图。应理解的是，在图2至图9的工艺之前、之中、或之后可进行额外步骤，且此方法的额外实施例可省略一些步骤或将其置换为其他步骤。步骤/工艺的顺序可交换。与前述实施例相同或类似的结构、设置、材料、及/或工艺可用于下述实施例，且可省略相关的细节说明。
如图2所示，第二层间介电层60形成于图1B的结构上。第二层间介电层60的材料与形成工艺，可与第一层间介电层40的材料与形成工艺类似。在一些实施例中，形成于第一层间介电层40与第二层间介电层60之间的接点蚀刻停止层(未图示)其组成可为SiN、SiC、或SiCN。
接着如图3所示，接点孔65形成于第一层间介电层40与第二层间介电层60中，以露出源极/漏极区的硅化物层55与金属栅极结构10的金属栅极的部分上表面。在一些实施例中，栅极硅化物层亦形成于金属栅极结构上，且接点孔65亦露出栅极硅化物层。
在形成接点孔65后，毯覆性地形成粘着层70，接着形成第一金属层75以覆盖所有的上表面，如图4所示。
粘着层70包含一或多层的导电材料。在一些实施例中，粘着层70包含TiN层形成于Ti层上。在一些实施例中，TiN层与Ti层的厚度合计约1nm至约13nm之间。粘着层70的形成方法可为化学气相沉积、物理气相沉积如溅镀、原子层沉积、电镀、上述的组合、或其他合适的成膜方法。粘着层70用以避免第一金属层75剥离。在一些实施例中，并未采用粘着层70，且第一金属层75直接形成于接点孔中。在这些例子中，第一金属层75直接接触硅化物层55。
第一金属层75是钴、钨、钼、或铜。在一实施例中，钴作为第一金属层75。第一金属层75的形成方法可为化学气相沉积、物理气相沉积、原子层沉积、电镀、上述的组合、或其他合适的成膜方法。
在形成「厚」的第一金属层之后，进行平坦化步骤如化学机械研磨或回蚀刻工艺，以移第二层间介电层60的上表面上的粘着层与第一金属层，如图5所示。
接着形成较上的硅化物层80于第一金属层75的上表面上，如图6所示。在一些实施例中，硅化物层80包含的金属元素与第一金属层75相同。举例来说，若第一金属层75的组成为钴，则硅化物层80为钴硅化物。若第一金属层75的组成为钨，则硅化物层80为钨硅化物。若第一金属层75的组成为钼，则硅化物层80为钼硅化物。若第一金属层75的组成为铜，则硅化物层80为铜硅化物。
当第一金属层75由钴所组成，可将SiH4及/或Si2H6气体(硅烷气体源)与一或多种稀释气体(如He或H2)导入真空腔室中，且具有图5的结构的基板亦置入此真空腔室。在提供硅烷气体之前先提供H2气体，可还原第一金属层(如钴)的表面上的氧化物层(如氧化钴)，以得干净与纯粹的钴表面。提供硅烷气体时可搭配稀释气体如He及/或H2。以He及/或H2而非N2或其他氮源气体作为稀释气体，由于该气体热传导较佳，可成长较均匀的硅化物。
在一些实施例中，加热基板至约300℃至约800℃之间。在此条件下，第一金属层75的表面的钴原子与来自硅烷源气体的硅原子反应，形成钴的硅化物层80。在一些实施例中，在形成钴的硅化物层80后进行额外的回火步骤。额外的回火步骤其温度介于约300℃至约800℃之间，且回火气体为下述的一或多者：H2、NH3、He、与Ar。在一实施例中，回火气体采用NH3。在一些实施例中，通过上述步骤可得无突起的钴硅层，其表面粗糙度介于约0.1nm至约2nm之间。
举例来说，当温度高至约700℃至800℃之间时，主要形成CoSi2。举例来说，当温度低至300℃至400℃之间时，主要形成Co2Si。当温度介于约400℃至600℃时，主要形成CoSi。值得注意的是，CoSi2的电阻低于Co2Si或CoSi的电阻。此外，可进行额外热步骤。
同样地，当第一金属层75的组成为Cu或Ti时，硅化物层80的形成方法可采用硅烷源气体。
在其他实施例中，形成薄硅层(如多晶硅层或非晶硅层)于图5的结构上，接着进行回火步骤以形成硅化物层80于第一金属层75上。在这些例子中，形成硅化物层后，以湿蚀刻移除第二层间介电层60上的硅层。在一些实施例中，硅化物层80的厚度介于约3nm至约5nm之间。
接着形成接点蚀刻停止层90于硅化物层80与第二层间介电层60上，如图7所示。接点蚀刻停止层包含一或多层的SiN、SiC、SiCN、或SiON。在一些实施例中，接点蚀刻停止层90的厚度介于约10nm至约30nm之间。
接点蚀刻停止层90的形成方法可为等离子体增强化学气相沉积，其采用SiH4及/或S2H6气体、氮源气体(如N2或NH3)、碳源气体(如CH4)、及/或氧源气体(如O2)。由于采用相同的硅烷类气体，沉积接点蚀刻停止层90与形成硅化物层80(如钴硅化物)的工艺可进行于相同的真空腔室或相同的形成工具，只需简单改变源气体与其他参数(如温度或压力)。在一实施例中，在沉积接点蚀刻停止层前，先提供氮源气体如NH3。如此一来，形成接点蚀刻停止层的步骤，将使残留于第二层间介电层60的表面上的Si形成介电材料(如SiN)。
接着如图8所示，形成第三层间介电层100于接点蚀刻停止层90上。第三层间介电层100的材料与形成工艺，与第一层间介电层40及/或第二层间介电层60的材料与形成工艺类似。此外，接点开口109形成于第三层间介电层100与接点蚀刻停止层90中。在一些实施例中，形成接点开口109的蚀刻步骤停止于硅化物层80上。换言之，硅化物层80可作为蚀刻停止层。在其他实施例中的接点蚀刻工艺时，蚀刻并移除接点开口的底部的硅化物层80。
此外，通孔插塞110形成于接点开口109中，以电性连接至第一金属层75，如图9所示。通孔插塞110包含一或多层的导电材料如TiN、Ti、Cu、Al、W、上述的合金、或其他合适材料。
应理解的是可对图9的装置进行额外的互补金属氧化物半导体工艺，以形成多种结构如内连线金属层、介电层、保护层、与类似物。
图10A至图10C是本公开一些实施例的剖视图。图10A至图10C仅显示结构的相关部分。
在图10A中，硅化物层80完全覆盖第一金属层75的上表面。图10B与图10C不同于图10A，硅化物层80只覆盖第一金属层75其部分的上表面。在图10B中，硅化物层80只形成于通孔插塞110下。在图10C中，硅化物层80形成于第一金属层75的上表面上，除了通孔插塞110形成处。在一些实施例中，在形成接点开口109后，移除硅化物层80以形成图10C的结构。移除硅化物层80的方法可为等离子体处理或离子轰击处理。接着选择性的成长金属材料(如钴)，使移除硅化物后形成的凹陷填有金属材料。
图11A至图11C是本公开一些实施例的剖视图。图11A至图11C仅显示结构的相关部分。
依据形成接点开口109的接点蚀刻条件(比如过蚀刻条件)，通孔插塞的底部位置将有所不同。在图11A中，通孔插塞110的底部位于硅化物层80的上表面。在图11B中，通孔插塞110的底部位于硅化物层80其沿着Z方向的中间处。换言之，通孔插塞110部分地埋置于硅化物层80中。在图11C中，通孔插塞110接触第一金属层75的上表面。换言之，通孔插塞110穿过硅化物层80。
图12是本公开另一实施例的剖视图。图12仅显示结构的相关部分。
在图12中，形成相对厚的硅化物层80。在一些实施例中，硅化物层80的厚度介于约5nm至约10nm之间。如图12所示，硅化物层80自第二层间介电层的上表面凸起。综上所述，接点蚀刻停止层90具有隆起的阶状物。在一些实施例中，位于第二层间介电层上的接点蚀刻停止层90的上表面，与位于硅化物层80上的接点蚀刻停止层90的上表面之间的高度差异H1，介于约0.5nm至约4nm之间。
图13是本公开另一实施例的剖视图。在一些实施例中，第一金属层75具有实质上矩形的形状，且可沿着平面图的Y向延伸。在这些例子中，两个以上的通孔插塞110A与110B位于第一金属层75上，如图13所示。
图14至图17是本公开另一实施例中，半导体装置于工艺中的多个阶段中沿着图1A的剖线X1-X1的剖视图。应理解的是，在图14至图17的工艺之前、之中、或之后可进行额外步骤，且此方法的额外实施例可省略一些步骤或将其置换为其他步骤。步骤/工艺的顺序可交换。与前述实施例相同或类似的结构、设置、材料、及/或工艺可用于下述实施例，且可省略相关的细节说明。
与图6及图7的结构与工艺不同，接点蚀刻停止层90与第三层间介电层100形成于图5的结构上，而不形成硅化物层于第一金属层75上，如图14所示。此外，接点开口109形成于第三层间介电层100与接点蚀刻停止层90中，以露出第一金属层75的部分上表面，如图15所示。
接着形成硅化物层80于接点开口109的底部的第一金属层75的上表面上。硅化物层的形成方法可与前述类似。
接着形成通孔插塞110于通孔开口109中，如图17所示。图17与图10B类似，硅化物层80只形成于通孔插塞110下。在一些实施例中，接点蚀刻停止层90的厚度大于或等于通孔插塞110的一半高度。
图18至图21是本公开另一实施例中，半导体装置于工艺中的多个阶段中沿着图1A的剖线X1-X1的剖视图。应理解的是，在图18至图21的工艺之前、之中、或之后可进行额外步骤，且此方法的额外实施例可省略一些步骤或将其置换为其他步骤。步骤/工艺的顺序可交换。与前述实施例相同或类似的结构、设置、材料、及/或工艺可用于下述实施例，且可省略相关的细节说明。
在前述实施例中，在形成接点蚀刻停止层与接点孔65(如图2与图3所示)之前，先形成硅化物层55。如图18所示的下述实施例中，未形成硅化物层于源极/漏极区50上即形成接点蚀刻停止层33。接着如图19所示，形成接点孔65以露出部分源极/漏极区50。
接着形成硅化物层55于源极/漏极区50上，如图20所示。通过与图4至图5所述的步骤类似的方法，可形成粘着层70(视情况，非必要)与第一金属层75，如图21所示。在图21中，硅化物层55只形成于源极/漏极区50之间的界面，而接点蚀刻停止层33直接接触源极/漏极区50。
硅化物层55亦形成于金属栅极结构10上的接点孔的底部，如图20所示。
在形成图21所示的结构后，进行前述实施例解释的步骤以形成通孔插塞110。
与现有技术相较，上述多种实施例或实施例具有多种优点。举例来说，本公开实施例的硅化物层(如钴硅化物)形成于第一金属层(如钴)的表面上，硅化物层可作为保护层以保护下方的金属层(如钴)在空气与后续工艺步骤中免于氧化或损伤。此外，当形成用于通孔插塞的接点开口时，硅化物层可作为蚀刻停止层，比避免通孔穿透至下方层。此外，硅化物层可选择性地形成于第一金属层的表面上(换言之，只成长在金属表面而不成长在绝缘层)，且硅化物层与接点蚀刻停止层可形成于相同的真空腔室或相同的沉积膜工具中。上述特征可降低电阻，避免漏电流以及过度蚀刻。若硅化物层沉积于整片晶片上并转换成硅化物层，而不是选择性地生长在第一金属层表面，则其余的硅化物将成为第一金属层之间漏电路径，导致额外漏电流。
应理解的是，上述内容不需说明所有优点，并非所有的实施例或例子均需包含特定优点，且其他实施例或实例自可具有不同优点。
在本公开一实施例中，半导体装置的形成方法包括：形成第一接点孔于源极/漏极区或栅极上的一或多个介电层中。形成粘着层于第一接点孔中。形成第一金属层于第一接点孔中的粘着层上。形成硅化物层于第一金属层的上表面上。硅化物层包含的金属元素与第一金属层相同。
在一些实施例中，半导体装置的形成方法还包括形成一绝缘层于该硅化物层与该或所述多个介电层的最上层上，其中该绝缘层与该或所述多个介电层的最上层的材料不同。
在一些实施例中，该绝缘层的组成为SiN、SiC、SiCN、与SiON中的至少一者。
在一些实施例中，半导体装置的形成方法还包括：形成一额外介电层于该绝缘层上；形成一第二接点孔于该额外介电层与该绝缘层中；以及形成一第二金属层于该第一金属层上以电性连接至该第一金属层。
在一些实施例中，该第二金属层直接接触该硅化物层的上表面，或。
在一些实施例中，该第二金属层穿过该硅化物层以直接接触该第一金属层。
在一些实施例中，该源极/漏极区包含一源极/漏极硅化物层；以及该粘着层接触该源极/漏极硅化物层。
在一些实施例中，该硅化物层覆盖该第一金属层的所有上表面。
在一些实施例中，该硅化物层覆盖该第一金属层的部分上表面。
在一些实施例中，半导体装置的形成方法还包括：形成一额外介电层于该绝缘层上；形成一第二接点孔于该额外介电层与该绝缘层中；以及形成一第二金属层于该第一金属层上以电性连接至该第一金属层。
在一些实施例中，该第二金属层直接接触该第一金属层。
在一些实施例中，该第二金属层直接接触该硅化物层。
在本公开另一实施例中，半导体装置的形成方法包括：形成第一接点孔于源极/漏极区或栅极上的一或多个介电层中。形成第一金属层于第一接点孔中。形成较上硅化物层于第一金属层的上表面上。源极/漏极区与栅极中至少一者包含较下硅化物层。第一金属层接触较下硅化物层。较上硅化物层覆盖第一金属层的至少部分上表面。较上硅化物层包含的金属元素与第一金属层相同。
在一些实施例中，半导体装置的形成方法还包括形成一绝缘层于较上硅化物层与该或所述多个介电层的最上层上，其中该绝缘层与该或所述多个介电层的最上层的材料不同。
在一些实施例中，半导体装置的形成方法还包括：形成一额外介电层于该绝缘层上；形成一第二接点孔于该额外介电层与该绝缘层中；以及形成一第二金属层于该第一金属层上以电性连接至该第一金属层。
在一些实施例中，该较上硅化物层自该或所述多个介电层的最上层的上表面凸起。
在本公开另一实施例中，半导体装置包括场效晶体管，且包括源极/漏极区；源极/漏极硅化物层，形成于源极/漏极区上；以及第一接点，连接至源极/漏极硅化物层。第一接点包括第一金属层。第一金属层的上表面至少被硅化物层覆盖。硅化物层包含的金属元素与第一金属层相同。
在一些实施例中，该第一接点还包括一粘着层，且该粘着层位于该第一金属层与该源极/漏极硅化物层之间。
在一些实施例中，半导体装置还包括一介电层，其中该第一接点埋置于该介电层中，且该硅化物层自该介电层的上表面凸起。
在一些实施例中，该硅化物层的组成为钴硅化物，且该第一金属层的组成为钴。
上述实施例的特征有利于本领域技术人员理解本公开实施例。本领域技术人员应理解可采用本公开实施例作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本领域技术人员亦应理解，这些等效置换并未脱离本公开实施例的精神与范畴，并可在未脱离本公开实施例的精神与范畴的前提下进行改变、替换、或更动。

Claims (20)

1.一种半导体装置的形成方法，包括：
形成一第一接点孔于一源极/漏极区或一栅极上的一或多个介电层中；
形成一粘着层于该第一接点孔中；
形成一第一金属层于该第一接点孔中的该粘着层上；以及
形成一硅化物层于该第一金属层的上表面上，该粘着层或该第一金属层围绕该硅化物层的侧面；
其中该硅化物层包含的金属元素与该第一金属层相同。
2.如权利要求1所述的半导体装置的形成方法，还包括形成一绝缘层于该硅化物层与所述一或多个介电层的最上层上，其中该绝缘层与所述一或多个介电层的最上层的材料不同。
3.如权利要求2所述的半导体装置的形成方法，其中该绝缘层的组成为SiN、SiC、SiCN、与SiON中的至少一者。
4.如权利要求2所述的半导体装置的形成方法，还包括：
形成一额外介电层于该绝缘层上；
形成一第二接点孔于该额外介电层与该绝缘层中；以及
形成一第二金属层于该第一金属层上以电性连接至该第一金属层。
5.如权利要求4所述的半导体装置的形成方法，其中该第二金属层直接接触该硅化物层的上表面。
6.如权利要求4所述的半导体装置的形成方法，其中该第二金属层穿过该硅化物层以直接接触该第一金属层。
7.如权利要求1所述的半导体装置的形成方法，其中该源极/漏极区包含一源极/漏极硅化物层；以及该粘着层接触该源极/漏极硅化物层。
8.如权利要求1所述的半导体装置的形成方法，其中该硅化物层覆盖该第一金属层的所有上表面。
9.如权利要求2所述的半导体装置的形成方法，其中该硅化物层覆盖该第一金属层的部分上表面。
10.如权利要求9所述的半导体装置的形成方法，还包括：
形成一额外介电层于该绝缘层上；
形成一第二接点孔于该额外介电层与该绝缘层中；以及
形成一第二金属层于该第一金属层上以电性连接至该第一金属层。
11.如权利要求10所述的半导体装置的形成方法，其中该第二金属层直接接触该第一金属层。
12.如权利要求10所述的半导体装置的形成方法，其中该第二金属层直接接触该硅化物层。
13.一种半导体装置的形成方法，包括：
形成一第一接点孔于一源极/漏极区或一栅极上的一或多个介电层中；
形成一粘着层于该第一接点孔中；
形成一第一金属层于该第一接点孔中的该粘着层上；以及
形成一较上硅化物层于该第一金属层的上表面上，
其中该源极/漏极区与该栅极中至少一者包含一较下硅化物层，该粘着层接触该较下硅化物层，该较上硅化物层覆盖该第一金属层的至少部分上表面，该粘着层或该第一金属层围绕该较上硅化物层的侧面，且该较上硅化物层包含的金属元素与该第一金属层相同。
14.如权利要求13所述的半导体装置的形成方法，还包括形成一绝缘层于较上硅化物层与所述一或多个介电层的最上层上，其中该绝缘层与所述一或多个介电层的最上层的材料不同。
15.如权利要求14所述的半导体装置的形成方法，还包括：
形成一额外介电层于该绝缘层上；
形成一第二接点孔于该额外介电层与该绝缘层中；以及
形成一第二金属层于该第一金属层上以电性连接至该第一金属层。
16.如权利要求13所述的半导体装置的形成方法，其中该较上硅化物层自所述一或多个介电层的最上层的上表面凸起。
17.一种半导体装置，包括一场效晶体管，且包括：
一源极/漏极区；
一源极/漏极硅化物层，形成于该源极/漏极区上；以及
一第一接点，连接至该源极/漏极硅化物层，其中：
该第一接点包括一粘着层和一第一金属层于该粘着层上；
该第一金属层的上表面至少被一硅化物层覆盖，且该粘着层或该第一金属层围绕该硅化物层的侧面；以及
该硅化物层包含的金属元素与该第一金属层相同。
18.如权利要求17所述的半导体装置，其中该粘着层位于该第一金属层与该源极/漏极硅化物层之间。
19.如权利要求17所述的半导体装置，还包括一介电层，其中该第一接点埋置于该介电层中，且该硅化物层自该介电层的上表面凸起。
20.如权利要求17所述的半导体装置，其中该硅化物层的组成为钴硅化物，且该第一金属层的组成为钴。
CN201710061464.7A 2016-01-29 2017-01-26 半导体装置与其形成方法 Active CN107026195B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662289148P 2016-01-29 2016-01-29
US62/289,148 2016-01-29
US15/378,574 US10153351B2 (en) 2016-01-29 2016-12-14 Semiconductor device and a method for fabricating the same
US15/378,574 2016-12-14

Publications (2)

Publication Number Publication Date
CN107026195A CN107026195A (zh) 2017-08-08
CN107026195B true CN107026195B (zh) 2020-10-16

Family

ID=59387652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710061464.7A Active CN107026195B (zh) 2016-01-29 2017-01-26 半导体装置与其形成方法

Country Status (4)

Country Link
US (3) US10153351B2 (zh)
KR (2) KR20170091007A (zh)
CN (1) CN107026195B (zh)
TW (1) TWI666704B (zh)

Families Citing this family (298)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10153351B2 (en) * 2016-01-29 2018-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
DE102016125299B4 (de) 2016-01-29 2024-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US9711402B1 (en) 2016-03-08 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contact metal
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102593707B1 (ko) * 2016-10-05 2023-10-25 삼성전자주식회사 반도체 장치
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR102762543B1 (ko) 2016-12-14 2025-02-05 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10079290B2 (en) * 2016-12-30 2018-09-18 United Microelectronics Corp. Semiconductor device having asymmetric spacer structures
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10600687B2 (en) * 2017-04-19 2020-03-24 Tokyo Electron Limited Process integration techniques using a carbon layer to form self-aligned structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10468529B2 (en) 2017-07-11 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure with etch stop layer
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
TWI815813B (zh) 2017-08-04 2023-09-21 荷蘭商Ａｓｍ智慧財產控股公司 用於分配反應腔內氣體的噴頭總成
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10483372B2 (en) 2017-09-29 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Spacer structure with high plasma resistance for semiconductor devices
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10629693B2 (en) * 2017-11-17 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with barrier layer and method for forming the same
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
TWI779134B (zh) 2017-11-27 2022-10-01 荷蘭商Ａｓｍ智慧財產控股私人有限公司 用於儲存晶圓匣的儲存裝置及批爐總成
US10177038B1 (en) * 2017-11-30 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Prevention of contact bottom void in semiconductor fabrication
US10790362B2 (en) * 2017-11-30 2020-09-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
KR102695659B1 (ko) 2018-01-19 2024-08-14 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
TWI852426B (zh) 2018-01-19 2024-08-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102657269B1 (ko) 2018-02-14 2024-04-16 에이에스엠 아이피 홀딩 비.브이. 주기적 증착 공정에 의해 기판 상에 루테늄-함유 막을 증착하는 방법
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
JP7242999B2 (ja) * 2018-03-16 2023-03-22 三菱マテリアル株式会社 熱電変換素子
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102600229B1 (ko) 2018-04-09 2023-11-10 에이에스엠 아이피 홀딩 비.브이. 기판 지지 장치, 이를 포함하는 기판 처리 장치 및 기판 처리 방법
US10497571B2 (en) 2018-04-27 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Device having work function metal stack and method of forming the same
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
KR102709511B1 (ko) 2018-05-08 2024-09-24 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
US12272527B2 (en) 2018-05-09 2025-04-08 Asm Ip Holding B.V. Apparatus for use with hydrogen radicals and method of using same
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US10685872B2 (en) * 2018-05-30 2020-06-16 International Business Machines Corporation Electrically isolated contacts in an active region of a semiconductor device
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 水氣降低的晶圓處置腔室
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
CN112292477A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
KR102854019B1 (ko) 2018-06-27 2025-09-02 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 필름 및 구조체
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10818543B2 (en) * 2018-07-30 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain contact spacers and methods of forming same
US11600530B2 (en) 2018-07-31 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
DE102019116860B4 (de) * 2018-07-31 2024-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur herstellung eines halbleiter-bauelements
US10693004B2 (en) * 2018-08-14 2020-06-23 Taiwan Semiconductor Manufactruing Co., Ltd. Via structure with low resistivity and method for forming the same
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
CN110970344B (zh) 2018-10-01 2024-10-25 Asmip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US12378665B2 (en) 2018-10-26 2025-08-05 Asm Ip Holding B.V. High temperature coatings for a preclean and etch apparatus and related methods
US10943983B2 (en) * 2018-10-29 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits having protruding interconnect conductors
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR102748291B1 (ko) 2018-11-02 2024-12-31 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TWI874340B (zh) 2018-12-14 2025-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR102727227B1 (ko) 2019-01-22 2024-11-07 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TWI838458B (zh) 2019-02-20 2024-04-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於3d nand應用中之插塞填充沉積之設備及方法
JP7509548B2 (ja) 2019-02-20 2024-07-02 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
TWI873122B (zh) 2019-02-20 2025-02-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR102858005B1 (ko) 2019-03-08 2025-09-09 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR102809999B1 (ko) 2019-04-01 2025-05-19 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR102869364B1 (ko) 2019-05-07 2025-10-10 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP7612342B2 (ja) 2019-05-16 2025-01-14 エーエスエム・アイピー・ホールディング・ベー・フェー ウェハボートハンドリング装置、縦型バッチ炉および方法
JP7598201B2 (ja) 2019-05-16 2024-12-11 エーエスエム・アイピー・ホールディング・ベー・フェー ウェハボートハンドリング装置、縦型バッチ炉および方法
US11069784B2 (en) * 2019-05-17 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR102918757B1 (ko) 2019-06-10 2026-01-28 에이에스엠 아이피 홀딩 비.브이. 석영 에피택셜 챔버를 세정하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
JP6946374B2 (ja) 2019-06-20 2021-10-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
KR102911421B1 (ko) 2019-07-03 2026-01-12 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646B (zh) 2019-07-10 2026-02-10 Asmip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR102895115B1 (ko) 2019-07-16 2025-12-03 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR102860110B1 (ko) 2019-07-17 2025-09-16 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
KR102903090B1 (ko) 2019-07-19 2025-12-19 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
CN112309843B (zh) 2019-07-29 2026-01-23 Asmip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899B (zh) 2019-07-30 2025-11-14 Asmip私人控股有限公司 基板处理设备
CN112309900B (zh) 2019-07-30 2025-11-04 Asmip私人控股有限公司 基板处理设备
KR20210015655A (ko) 2019-07-30 2021-02-10 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 방법
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
KR20210018761A (ko) 2019-08-09 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 냉각 장치를 포함한 히터 어셈블리 및 이를 사용하는 방법
KR20210021266A (ko) 2019-08-14 2021-02-25 에이에스엠 아이피 홀딩 비.브이. 웨이퍼를 처리하는 장치 및 방법
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP7810514B2 (ja) 2019-08-21 2026-02-03 エーエスエム・アイピー・ホールディング・ベー・フェー 成膜原料混合ガス生成装置及び成膜装置
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
TWI838570B (zh) 2019-08-23 2024-04-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 使用雙(二乙基胺基)矽烷藉由peald沉積具有經改良品質之氧化矽膜的方法
KR102868968B1 (ko) 2019-09-03 2025-10-10 에이에스엠 아이피 홀딩 비.브이. 칼코지나이드 막 및 상기 막을 포함한 구조체를 증착하기 위한 방법 및 장치
KR102806450B1 (ko) 2019-09-04 2025-05-12 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR102733104B1 (ko) 2019-09-05 2024-11-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US12469693B2 (en) 2019-09-17 2025-11-11 Asm Ip Holding B.V. Method of forming a carbon-containing layer and structure including the layer
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR102755433B1 (ko) * 2019-10-08 2025-01-20 삼성전자주식회사 반도체 소자
TW202128273A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體注入系統、及將材料沉積於反應室內之基板表面上的方法
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
KR102879443B1 (ko) 2019-10-10 2025-11-03 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR102845724B1 (ko) 2019-10-21 2025-08-13 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11251305B2 (en) * 2019-10-25 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor device structure and method for forming the same
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR102890638B1 (ko) 2019-11-05 2025-11-25 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR102861314B1 (ko) 2019-11-20 2025-09-17 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112951697B (zh) 2019-11-26 2025-07-29 Asmip私人控股有限公司 基板处理设备
CN112885692B (zh) 2019-11-29 2025-08-15 Asmip私人控股有限公司 基板处理设备
CN112885693B (zh) 2019-11-29 2025-06-10 Asmip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11380781B2 (en) 2019-12-17 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Contact and via structures for semiconductor devices
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11227794B2 (en) * 2019-12-19 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for making self-aligned barrier for metal vias In-Situ during a metal halide pre-clean and associated interconnect structure
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
KR20210089077A (ko) 2020-01-06 2021-07-15 에이에스엠 아이피 홀딩 비.브이. 가스 공급 어셈블리, 이의 구성 요소, 및 이를 포함하는 반응기 시스템
JP7636892B2 (ja) 2020-01-06 2025-02-27 エーエスエム・アイピー・ホールディング・ベー・フェー チャネル付きリフトピン
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102882467B1 (ko) 2020-01-16 2025-11-05 에이에스엠 아이피 홀딩 비.브이. 고 종횡비 피처를 형성하는 방법
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TWI889744B (zh) 2020-01-29 2025-07-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 污染物捕集系統、及擋板堆疊
TWI871421B (zh) 2020-02-03 2025-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 包括釩或銦層的裝置、結構及其形成方法、系統
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11532517B2 (en) * 2020-02-04 2022-12-20 Tokyo Electron Limited Localized etch stop layer
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146691A (zh) 2020-02-13 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體分配總成、噴淋板總成、及調整至反應室之氣體的傳導率之方法
KR102916725B1 (ko) 2020-02-13 2026-01-23 에이에스엠 아이피 홀딩 비.브이. 수광 장치를 포함하는 기판 처리 장치 및 수광 장치의 교정 방법
TWI855223B (zh) 2020-02-17 2024-09-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法
TWI895326B (zh) 2020-02-28 2025-09-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 專用於零件清潔的系統
KR20210113043A (ko) 2020-03-04 2021-09-15 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 정렬 고정구
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR102775390B1 (ko) 2020-03-12 2025-02-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
US12173404B2 (en) 2020-03-17 2024-12-24 Asm Ip Holding B.V. Method of depositing epitaxial material, structure formed using the method, and system for performing the method
KR102755229B1 (ko) 2020-04-02 2025-01-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TWI887376B (zh) 2020-04-03 2025-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體裝置的製造方法
TWI888525B (zh) 2020-04-08 2025-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
KR20210127620A (ko) 2020-04-13 2021-10-22 에이에스엠 아이피 홀딩 비.브이. 질소 함유 탄소 막을 형성하는 방법 및 이를 수행하기 위한 시스템
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
TW202143328A (zh) 2020-04-21 2021-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於調整膜應力之方法
KR102866804B1 (ko) 2020-04-24 2025-09-30 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
TWI884193B (zh) 2020-04-24 2025-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含氮化釩層及包含該層的結構之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202208671A (zh) 2020-04-24 2022-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括硼化釩及磷化釩層的結構之方法
TWI887400B (zh) 2020-04-24 2025-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於穩定釩化合物之方法及設備
KR102783898B1 (ko) 2020-04-29 2025-03-18 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
JP7726664B2 (ja) 2020-05-04 2025-08-20 エーエスエム・アイピー・ホールディング・ベー・フェー 基板を処理するための基板処理システム
KR20210137395A (ko) 2020-05-07 2021-11-17 에이에스엠 아이피 홀딩 비.브이. 불소계 라디칼을 이용하여 반응 챔버의 인시츄 식각을 수행하기 위한 장치 및 방법
JP7736446B2 (ja) 2020-05-07 2025-09-09 エーエスエム・アイピー・ホールディング・ベー・フェー 同調回路を備える反応器システム
KR102788543B1 (ko) 2020-05-13 2025-03-27 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
KR102905441B1 (ko) 2020-05-19 2025-12-30 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102795476B1 (ko) 2020-05-21 2025-04-11 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145079A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 기판을 처리하기 위한 플랜지 및 장치
KR102702526B1 (ko) 2020-05-22 2024-09-03 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
KR20210146802A (ko) 2020-05-26 2021-12-06 에이에스엠 아이피 홀딩 비.브이. 붕소 및 갈륨을 함유한 실리콘 게르마늄 층을 증착하는 방법
DE102021107477A1 (de) * 2020-05-26 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und verfahren zu deren herstellung
TWI876048B (zh) 2020-05-29 2025-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
US11888064B2 (en) 2020-06-01 2024-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
KR20210156219A (ko) 2020-06-16 2021-12-24 에이에스엠 아이피 홀딩 비.브이. 붕소를 함유한 실리콘 게르마늄 층을 증착하는 방법
KR102916735B1 (ko) 2020-06-24 2026-01-23 에이에스엠 아이피 홀딩 비.브이. 실리콘이 구비된 층을 형성하는 방법
US11742210B2 (en) * 2020-06-29 2023-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Deposition window enlargement
TWI873359B (zh) 2020-06-30 2025-02-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
US12431354B2 (en) 2020-07-01 2025-09-30 Asm Ip Holding B.V. Silicon nitride and silicon oxide deposition methods using fluorine inhibitor
US11264481B2 (en) * 2020-07-01 2022-03-01 International Business Machines Corporation Self-aligned source and drain contacts
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
KR20220011092A (ko) 2020-07-20 2022-01-27 에이에스엠 아이피 홀딩 비.브이. 전이 금속층을 포함하는 구조체를 형성하기 위한 방법 및 시스템
TWI878570B (zh) 2020-07-20 2025-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202219303A (zh) 2020-07-27 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 薄膜沉積製程
KR20220020210A (ko) 2020-08-11 2022-02-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 티타늄 알루미늄 카바이드 막 구조체 및 관련 반도체 구조체를 증착하는 방법
KR102915124B1 (ko) 2020-08-14 2026-01-19 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
KR20220026500A (ko) 2020-08-25 2022-03-04 에이에스엠 아이피 홀딩 비.브이. 표면을 세정하는 방법
TW202534193A (zh) 2020-08-26 2025-09-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法
KR20220027772A (ko) 2020-08-27 2022-03-08 에이에스엠 아이피 홀딩 비.브이. 다중 패터닝 공정을 사용하여 패터닝된 구조체를 형성하기 위한 방법 및 시스템
TWI904232B (zh) 2020-09-10 2025-11-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積間隙填充流體之方法及相關系統和裝置
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
KR20220036866A (ko) 2020-09-16 2022-03-23 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물 증착 방법
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TWI889903B (zh) 2020-09-25 2025-07-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114388427A (zh) 2020-10-06 2022-04-22 Asm Ip私人控股有限公司 用于在特征的侧壁上形成氮化硅的方法和系统
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR102873665B1 (ko) 2020-10-15 2025-10-17 에이에스엠 아이피 홀딩 비.브이. 반도체 소자의 제조 방법, 및 ether-cat을 사용하는 기판 처리 장치
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202229620A (zh) 2020-11-12 2022-08-01 特文特大學 沉積系統、用於控制反應條件之方法、沉積方法
TW202229795A (zh) 2020-11-23 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具注入器之基板處理設備
US11569364B2 (en) * 2020-11-24 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide backside contact
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US12255053B2 (en) 2020-12-10 2025-03-18 Asm Ip Holding B.V. Methods and systems for depositing a layer
TW202233884A (zh) 2020-12-14 2022-09-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成臨限電壓控制用之結構的方法
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202232639A (zh) 2020-12-18 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具有可旋轉台的晶圓處理設備
TW202226899A (zh) 2020-12-22 2022-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具匹配器的電漿處理裝置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
TW202242184A (zh) 2020-12-22 2022-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 前驅物膠囊、前驅物容器、氣相沉積總成、及將固態前驅物裝載至前驅物容器中之方法
US11776844B2 (en) * 2021-03-24 2023-10-03 Globalfoundries Singapore Pte. Ltd. Contact via structures of semiconductor devices
US11688782B2 (en) * 2021-03-25 2023-06-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
US20230043635A1 (en) * 2021-08-05 2023-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
KR102894027B1 (ko) * 2021-09-07 2025-12-04 삼성전자주식회사 반도체 소자 및 그의 제조 방법
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
US12419072B2 (en) * 2021-11-12 2025-09-16 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor source/drain contacts and methods of forming the same
USD1099184S1 (en) 2021-11-29 2025-10-21 Asm Ip Holding B.V. Weighted lift pin
USD1060598S1 (en) 2021-12-03 2025-02-04 Asm Ip Holding B.V. Split showerhead cover
US12237260B2 (en) * 2021-12-03 2025-02-25 Nanya Technology Corporation Semiconductor device structure with stacked conductive plugs and method for preparing the same
CN117712162A (zh) * 2022-09-08 2024-03-15 联华电子股份有限公司 N型金属氧化物半导体晶体管及其制作方法
US12501700B2 (en) * 2022-09-18 2025-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, semiconductor device having stop segment in connection region between logic region and memory cell region
KR20240149606A (ko) * 2023-04-06 2024-10-15 삼성전자주식회사 반도체 장치

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4822642A (en) * 1985-12-11 1989-04-18 Air Products And Chemicals, Inc. Method of producing silicon diffusion coatings on metal articles
JP3004827B2 (ja) * 1992-10-14 2000-01-31 三菱電機株式会社 半導体装置の製造方法
US6750091B1 (en) * 1996-03-01 2004-06-15 Micron Technology Diode formation method
US6153517A (en) * 1999-03-12 2000-11-28 Taiwan Semiconductor Manufacturing Company Low resistance poly landing pad
JP4807894B2 (ja) * 1999-05-31 2011-11-02 ルネサスエレクトロニクス株式会社 半導体装置
JP4150154B2 (ja) * 2000-08-21 2008-09-17 株式会社ルネサステクノロジ 半導体集積回路装置
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
US7214579B2 (en) * 2002-10-24 2007-05-08 Nxp Bv. Self-aligned 2-bit “double poly CMP” flash memory cell
JP4647184B2 (ja) * 2002-12-27 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2004349609A (ja) * 2003-05-26 2004-12-09 Renesas Technology Corp 半導体装置およびその製造方法
JP4449374B2 (ja) 2003-09-04 2010-04-14 株式会社日立製作所 半導体装置
JP4832807B2 (ja) * 2004-06-10 2011-12-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2006165454A (ja) * 2004-12-10 2006-06-22 Sony Corp 半導体装置の製造方法および半導体装置
JP4963349B2 (ja) * 2005-01-14 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007109736A (ja) * 2005-10-11 2007-04-26 Nec Electronics Corp 半導体装置およびその製造方法
US7790617B2 (en) * 2005-11-12 2010-09-07 Chartered Semiconductor Manufacturing, Ltd. Formation of metal silicide layer over copper interconnect for reliability enhancement
US7432197B2 (en) * 2006-01-27 2008-10-07 Micron Technology, Inc. Methods of patterning photoresist, and methods of forming semiconductor constructions
US7557447B2 (en) * 2006-02-06 2009-07-07 Nec Electronics Corporation Semiconductor device and method for manufacturing same
KR100746226B1 (ko) * 2006-05-30 2007-08-03 삼성전자주식회사 콘택 스페이서를 구비하는 콘택 구조체를 갖는 반도체 소자및 그 제조방법
KR100791345B1 (ko) 2006-10-02 2008-01-03 삼성전자주식회사 리세스된 구형 실리사이드 접촉부를 포함하는 반도체 소자및 그 제조 방법
JP5277552B2 (ja) * 2007-03-19 2013-08-28 富士通セミコンダクター株式会社 半導体装置の製造方法
US7834457B2 (en) * 2008-02-28 2010-11-16 International Business Machines Corporation Bilayer metal capping layer for interconnect applications
JP5396837B2 (ja) 2008-06-27 2014-01-22 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5358165B2 (ja) * 2008-11-26 2013-12-04 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US8288276B2 (en) * 2008-12-30 2012-10-16 International Business Machines Corporation Method of forming an interconnect structure including a metallic interfacial layer located at a bottom via portion
DE102008063417B4 (de) * 2008-12-31 2016-08-11 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Lokale Silizidierung an Kontaktlochunterseiten in Metallisierungssystemen von Halbleiterbauelementen
US8951907B2 (en) * 2010-12-14 2015-02-10 GlobalFoundries, Inc. Semiconductor devices having through-contacts and related fabrication methods
CN102938415B (zh) * 2011-08-16 2015-07-08 中国科学院微电子研究所 半导体器件及其制造方法
US9252019B2 (en) * 2011-08-31 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for forming the same
KR20130076979A (ko) * 2011-12-29 2013-07-09 삼성전자주식회사 반도체 소자 및 이의 제조방법
US8791014B2 (en) * 2012-03-16 2014-07-29 Globalfoundries Inc. Methods of forming copper-based conductive structures on semiconductor devices
US20130307032A1 (en) * 2012-05-16 2013-11-21 Globalfoundries Inc. Methods of forming conductive contacts for a semiconductor device
KR101952119B1 (ko) * 2012-05-24 2019-02-28 삼성전자 주식회사 메탈 실리사이드를 포함하는 반도체 장치 및 이의 제조 방법
JPWO2013190759A1 (ja) * 2012-06-21 2016-02-08 パナソニックＩｐマネジメント株式会社 固体撮像素子及びその製造方法
US9659869B2 (en) * 2012-09-28 2017-05-23 Intel Corporation Forming barrier walls, capping, or alloys /compounds within metal lines
KR101876305B1 (ko) 2013-01-04 2018-07-11 삼성전자주식회사 반도체 장치 및 그의 형성방법
US8932911B2 (en) * 2013-02-27 2015-01-13 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits with capping layers between metal contacts and interconnects
US20140306290A1 (en) * 2013-04-11 2014-10-16 International Business Machines Corporation Dual Silicide Process Compatible with Replacement-Metal-Gate
US9040421B2 (en) * 2013-05-03 2015-05-26 GlobalFoundries, Inc. Methods for fabricating integrated circuits with improved contact structures
US8940635B1 (en) * 2013-08-30 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming interconnect structure
US8962490B1 (en) * 2013-10-08 2015-02-24 United Microelectronics Corp. Method for fabricating semiconductor device
US20150171206A1 (en) * 2013-12-18 2015-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxially Growing III-V Contact Plugs for MOSFETs
US9379058B2 (en) * 2014-02-14 2016-06-28 Qualcomm Incorporated Grounding dummy gate in scaled layout design
US9343357B2 (en) * 2014-02-28 2016-05-17 Qualcomm Incorporated Selective conductive barrier layer formation
US9293365B2 (en) * 2014-03-27 2016-03-22 Globalfoundries Inc. Hardmask removal for copper interconnects with tungsten contacts by chemical mechanical polishing
US9831183B2 (en) * 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9466530B2 (en) * 2014-10-29 2016-10-11 Globalfoundries Inc. Methods of forming an improved via to contact interface by selective formation of a metal silicide capping layer
US9559059B2 (en) * 2014-10-29 2017-01-31 Globalfoundries Inc. Methods of forming an improved via to contact interface by selective formation of a conductive capping layer
US9673091B2 (en) * 2015-06-25 2017-06-06 Globalfoundries Inc. Structure for BEOL metal levels with multiple dielectric layers for improved dielectric to metal adhesion
US9679807B1 (en) * 2015-11-20 2017-06-13 Globalfoundries Inc. Method, apparatus, and system for MOL interconnects without titanium liner
US10256296B2 (en) * 2015-11-24 2019-04-09 International Business Machines Corporation Middle-of-line (MOL) capacitance reduction for self-aligned contact in gate stack
US9905463B2 (en) * 2015-12-15 2018-02-27 International Business Machines Corporation Self-aligned low dielectric constant gate cap and a method of forming the same
US9793216B2 (en) * 2016-01-26 2017-10-17 Globalfoundries Inc. Fabrication of IC structure with metal plug
US10153351B2 (en) * 2016-01-29 2018-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US9548366B1 (en) * 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme

Also Published As

Publication number Publication date
US20200350416A1 (en) 2020-11-05
KR101971403B1 (ko) 2019-08-13
US20180337244A1 (en) 2018-11-22
KR20170091007A (ko) 2017-08-08
US10153351B2 (en) 2018-12-11
TWI666704B (zh) 2019-07-21
KR20180079255A (ko) 2018-07-10
TW201737346A (zh) 2017-10-16
CN107026195A (zh) 2017-08-08
US20170222008A1 (en) 2017-08-03
US11569362B2 (en) 2023-01-31
US10714586B2 (en) 2020-07-14

Similar Documents

Publication Publication Date Title
CN107026195B (zh) 半导体装置与其形成方法
US12300729B2 (en) Low resistant contact method and structure
CN107026201B (zh) 半导体装置及其制造方法
CN107093556B (zh) 半导体装置的形成方法与n型通道的半导体场效晶体管
CN107689376B (zh) 半导体器件和方法
CN111128886B (zh) 半导体装置的形成方法
US9647087B2 (en) Doped protection layer for contact formation
CN112530904A (zh) 接触结构及其形成方法
TWI806103B (zh) 形成半導體裝置的方法
US11393924B2 (en) Structure and formation method of semiconductor device with high contact area
TW201013758A (en) Semiconductor device and method for making semiconductor device having metal gate stack
TW201603187A (zh) 半導體裝置及接觸結構的形成方法
TWI579930B (zh) 半導體裝置與其形成方法
US20240379806A1 (en) Semiconductor devices having silicide layer
US12015060B2 (en) Structure and formation method of semiconductor device with backside contact
US11271103B2 (en) Semiconductor device and manufacturing process thereof
CN113851424A (zh) 制作半导体元件的方法
US20250142920A1 (en) Structure and formation method of semiconductor device with conductive contact
US12363947B2 (en) Structure and formation method of semiconductor device with contact structures
US20250149324A1 (en) Structure and Formation Method of Semiconductor Device with Backside Conductive Contact

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant