[go: up one dir, main page]

TWI375045B - Testing circuit and method for manufacturing and using the same - Google Patents

Testing circuit and method for manufacturing and using the same Download PDF

Info

Publication number
TWI375045B
TWI375045B TW97105479A TW97105479A TWI375045B TW I375045 B TWI375045 B TW I375045B TW 97105479 A TW97105479 A TW 97105479A TW 97105479 A TW97105479 A TW 97105479A TW I375045 B TWI375045 B TW I375045B
Authority
TW
Taiwan
Prior art keywords
circuit
substrate
contact
loop
solder joint
Prior art date
Application number
TW97105479A
Other languages
English (en)
Other versions
TW200935074A (en
Inventor
Chien Yi Huang
Chen Liang Ku
Tzu Min Chien
Original Assignee
Wistron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wistron Corp filed Critical Wistron Corp
Priority to TW97105479A priority Critical patent/TWI375045B/zh
Publication of TW200935074A publication Critical patent/TW200935074A/zh
Application granted granted Critical
Publication of TWI375045B publication Critical patent/TWI375045B/zh

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

\、 發明說明: 【發明所屬之技術領域】 ▲本發㈣關於-種電路檢响路尊檢測 ;法本發_於一種使用萄鏈魏之電路及;:: f先前技術】 4見蝴子產料’除日新_技術創 :。貝及良率蝴也是產品是否料料者所料的^的 品質產品品管上均十分重視’同時對購買之料件 之品 m r式好元件、镇域其間銲接 =機⑸件進行測式。例如在·料、抗壓、高溫環境測試 ’ py使用菊鏈迴路來加以測試。_鏈迴路設計係指將所有 伸路訊號點連接起來,職完整且簡單的迴路,並在兩端點延 、出測試點’即可於製程完成後或試驗雜巾檢測電訊迴路, 進而了解内部迴路是否產生變化或破壞。 、圖la及圖ib所示為傳統電子元件所内建之部分菊鏈迴路 °尺5十及測試電路板上所設之對應部分菊鍵迴路。電子元件1〇 上設有數個接點11,部分接點11間設有導通線路15。測試電 略板20上設有對應接點11之焊點21,部分焊點21間則設有 ^通線路25。如圖lc所示,當電子元件10焊接於測試電路 1375045 板20上後,接點u即與焊點21雛,使所有接點I〗、焊點 21 : ,Ϊ線路i5、25連接成完整之迴路。接著在進行各種強 又,二貝、可罪度或其他試驗時,即可於迴路兩端之測試點a 及a量測減以進行監控或騎。例如㈣部某處之接點與焊 點^產生空谭或斷裂時,測試點&及a,即會測得斷路之結果。 接者可再以微切片或其他分析,確認其失效模式並提出對策加 改差》。
、、然日而此制試迴路僅可測得鱗中發生财的情形,而無 法劍仲各接點或焊網產生短路的情^短路之情形可能由势 ,中使狀樹相錢各焊闕_之設料_造成;然而' f能由外在魏辟、產生職或其侧麵造^若無法 =測試出短路的發生,對產品品質及良率的控管將造成一大 【發明内容】 本發明之-目的在贿供—種電職_ 可判斷測試迴路中短路之產生。 八榱劂万居 法本且發在於提供—種魏㈣迴路及其檢測方 法’具有間便使用之特性。 本發明之電路檢測迴路包含第—基板及 板上設有複數個接舰及複數條第一基板線路^一基板線ς 狀接點。第—紐包含設有魏㈣如及魏條第二 丄J / JU斗:) =路。焊點德置倾第—基板上之接點相職,供在組合時 、 =接點焊接。第—基板線路之兩端分舰接至二焊點,且被連 • 接^二谭點係非為最近距相鄰之焊點。 曰第-基板之接點與第二基板之焊麟麟接後,第一基 板線路及第—基板線路即藉*接點及谭點之導通*形成電性 獨立之第—迴路及第二魏。藉由偵測第 一迴路及第二迴路 間之訊號變化或電性特徵,即可測試第一迴路及帛二迴路間是 • 否有通路產生。由於最近距之各烊齡網於不同之迴路,因 此田第-鱗與f二魏㈤無S路產糾,标最近距之各焊 點間未產生絲;當第—迴路與第二迴關產生猶時,表示 某些接點或焊點之間存在短路的現象。 路檢測迴路及檢測方法包含下列步驟:於第一基板上佈 叹複數個接m基板線路分猶接非最近距相鄰之二接 點,於第二基板上饰設複數焊點,以分別對應於第一基板上之 槪’以第二基板線路分別連接非最近距相鄰之二焊點;以及 ,接對應之焊雜接點’卿細立之第—迴路及第二迴路, 每一焊點與最近距相鄰之焊點係分屬於第一迴路與第二迴 路。測試步驟包含偵測第一迴路與第二迴路間之訊號變化。藉 由偵測第-迴路及第二迴路間之訊號變化或電性特徵,即可測 試第一迴路及第二迴路間是否有通路產生。 、 【實施方式】 本發明係提供一種電路檢測迴路及其檢測使用方法。電路 (S ) 7 U/5045 檢測迴路較㈣供進行各麵度及環境之測試實驗使用。例如 彎折試驗、元件接合強度測試、概溫度試驗、_壓試驗等。 此外’電路制迴路亦可·於製程上參數決定、料評估及 良率之測4例如製程上使用之焊料試驗、焊膏測試、焊點間 距試驗、產品良率試驗等。 在圖2所示之實施例中,本發明之電路檢測迴路包含第一 基板100及第二基板200。如圖2及圖3所示,第一基板⑽ 上設有複數個接點11G以及複數條第—基板線路⑽。在圖3 實施例中,虛線表示之接點m係存在於第—基板⑽ 之下方’然而接點110亦可存在於第一基板⑽之上方 基板線路可視設計絲存在於第-Μ 100之上方、下方 =,於^。如圖3所示伽11Q較佳係呈_方 f1疋以方陣形式排列於第-基板_上;_在不同實施例 接點110亦可以其他形式排列於第-基板100上。 母一第-基板翁15G之兩端 麵她麵之加 第接點111與第四垃ϋ η /1 μ y , μ 此相連,而第二二购一基板線路_ 與第四接點_接。第垃113則不與第—接點⑴ 小於第-細η舆第四接點114之距第離;=1距離係 :與第-接點⑴為最近•二接點換二:= 與第四接點m則非為最 接點111 與第三接點113 狀—接點。第-接點112則 具_蝴咖m林與第—接點
Ill及第四接‘點114輕接。此外,在此實施例中,相連接之 一接點111與第四接點114為第二近距之二接點;然而在不同 實施例中,第-接點ηι亦可與更遠距之接點相連接而不與第 四接點114連接,例如第四接,點114右侧之接點。 此外’在較佳實施例巾,每—接點m至多解一條第一 連接;亦即每—接點UG可能與—條第—基板線 =150連接或不與第一基板線路15〇連接。由於接點ιι〇之數 里不-疋转數或偶數,因此#雛⑽之數量為奇數時,可 能有接點則在第一基板⑽上不與其他接點110連接之情況 發生由第二基板之線路與其他接點1 3中ΠΧ所示。 心设 如圖2及圖4所示,第二基板包含設有複數個谭點⑽ 以=數條第二基板線路25〇。在如圖2所示之實施例中,第 二可包含連接墊2〇1供谭點21〇谭接,而第二紐線 =〇亦經由連接塾201醜點210轉接。焊點21〇之位置係 j一基板⑽上之接點別相對應,供在組合時與接點ιι〇 祕4所紅實補t,魏絲之焊點係存在於 弟-基板200之上方’然而焊點21〇亦可設置於第二基板· 。第二基板線路可視設計需求存在於第二基板· 陣列方或埋⑨於中間。如^ 4所示,焊點⑽較佳係呈 饰’特別是以方陣形式排_二基請上;此 得口糾Γ211、弟二焊點212、第三焊點213及第四焊點214 係壬矩㈣列’且第-焊點211與第四焊點214呈對角分佈; 1375045 第二焊點212及第三焊點213亦呈對角分佈。然而在不同實施 例中,焊點210亦可以其他形式之陣列或不規則形式排列於第 二基板200上。 每一第二基板線路250之兩端分別連接至二焊點21〇,且被 連接之二焊點210係非為最近距相鄰之焊點21〇。例如在圖4 中,第二焊點212與第三焊點213係藉由第二基板線路250彼 此相連,而第一焊點211及第四焊點214則不與第二焊點212 與第二焊點213耦接。第三焊點213與第一焊點211之距離係 小於第二焊點213與第二焊點212之距離;換言之,第三焊點 213與第一焊點211為最近距相鄰之二焊點,而第三焊點 與第-焊點212則非為最近距相鄰之二焊點。第四焊點214則 與第-焊點211具有類似的相對位置,因此亦不與第二焊點 212及第三焊點213輕接。此外,在此實施例中,相連接之第 二焊點212與第三焊點213為第二近距之斗點;然而在不同 實施例中’第二焊點212亦可與更遠距之焊點相連接而不與第 三焊點213連接,例如第三焊點213右側之焊點。 此外’在較佳實施例巾,每—雜至多與單—條第二 _卩每-焊點2ig可能與―條第二基板線 旦;^ -—二不與第二基板線路連接。由於焊點210之數 :不^他^因此可能有焊點210在第二基板2〇0 、知點210連接之情況發生。例如圖4巾 ㈣其除細上.晴接。M 如圖2及圖5a所示’當第一基板⑽之接點U0與第二基 1375045 板200之焊點210對應焊接後,第一基板線路15〇及第二基板 線路250即藉由接點11〇及焊點21〇之導通而形成 電性獨立之 第一迴路a-a’及第二迴路b-b,。此處所言之電性獨立係表示 第一迴路在a-a’之區段間與第二迴路在b_b,之區段間設計為 電性隔離狀態。藉由偵測第一迴路a-a,及第二迴路b-b,間之 訊號熒化或電性特徵’即可測試第一迴路a_a,及第二迴路b_b, 間疋否有通路產生。由於最近距之各焊點21〇分別屬於不同之 迴路’因此當第一迴路a-a,與第二迴路b-b,間無通路產生時, 表示第一迴路a_a’中任一焊點210與第二迴路b-b,中之任一 焊點210間未產生短路;當第一迴路a_a’與第二迴路b_b,間 產生通路時,表示某些接點11〇或焊點21〇之間存在短路的現 象。 電路檢測迴路另可包含第一測試點510及第二測試點520 刀別連接於第-迴路a_a’及第二迴路b_b,。第—測試點51〇 及第一測試點520較佳係一起設置於第二基板200上。藉由量 測第一測試點510與第二測試點52〇間之電阻、電流、訊號波 形或其他訊號或電性變化,即可測知第一迴路a-a,與第二迴路 b-b’間是否產生通路。此外,亦可將第一迴路a-a,與第二迴路 b b串聯,以進行其他評估測試,例如開路測試等。當檢測出 有短路或_狀況時,仍需進行χ光檢測或其他細部之檢測, 方能得知確切之短路或開路位置。 η此,,如圖5a所示,為配合各接點與焊點之走線位置,亦 可以若干接點及焊點配合線路形成除第一迴路,與第二迴 11 (S ) 1375045 路b-b’外之第三迴路c~c’。藉由量測各迴路間之電阻、電流、 _. · 訊3虎波形或其他5凡该·或電性變化’即可測知各迴路間是否產生 通路’以確認相鄰之接點與焊點間是否有短路狀況。 如圖5a所示,部分之第一基板線路150係跨越第二基板線 路250。雖然第一基板1〇〇及第二基板2〇〇均為單層板,但由 於第一基板線路150與第二基板線路250係分別設置於第一基 板100及第一基板200,因此第一基板線路15〇與第二基板線 路250可在保持隔離絕緣的狀態下形成交錯結構。缺而由於配 鲁娜無點11〇之分佈位置,部分之第一基板線由路^ 與第二基板線路250則未與其他線路交錯。特別是位置鄰近外 織角落之:^點210及接點110易造成此種情況。此時需藉由 第-基板線路150與第二基板線路25〇將焊點21〇 與其他行狀焊幽及接麵她吨接職第接 及第二迴路。 如圖5a所示,當接點11〇解點轉列方式分佈時, • 部分相焊接之接點110及辉點210分別藉由第-基板線路150 及第二基板線路250與同為次一行列且不相谭接之接點11〇及 焊點210輕接。例如第—接點⑴藉由第一基板線路⑽與第 四接點114輕接;第四接點114即位於第一接.點出之次一 列。與第-接點111焊接之第一焊點211則藉由第二基板線路 250與第五焊點215其中第五焊點加係與第四接點出 位於同-列。然而在不同實施射,第1點2ιι亦可藉由第 -基板線路250與其他非第四焊點214之桿點21〇相接。此 12 (S ) 1375045 . 外’同一行列中第一迴路a-a,中相鄰之二焊點210間設有至少 ’· 屬於第二迴路b_b’之焊點210。例如圖5a中第四焊點214 -* 與第五焊點215均屬於同一迴路’而其間之第二焊點212則屬 另一迴路。因此當第二焊點212與最近距相鄰之第四烊點214 與第五焊點215發生短路時,即會造成兩迴路之通路,進而可 由系統測知。 第一基板100與第二基板2〇〇係可為印刷電路板、軟性電 • 路板、主動元件、被動元件或其他需測試本體或焊接狀況之電 路7G件。焊點21 〇則可由各式焊接材料、焊錫、焊膏等所形成。 接點110與焊‘點210之焊接方式可包含表面黏著技術(SMT)製 程、貫穿孔焊接製程⑽)或其他接著方式。在目&所示之實 施例中’第一基板1〇〇較佳為電路元件,而第二基板則為 測試用之電路板。第-測試點51〇及第二測試點52〇較佳均形 成於第二基板200上。藉由測試結果所得之參數,即可用於正 式產品製程中電路元件與電路板連接之參數設定上。 » 在® 5b所示之實施例中’除原本測試短路之功能外,更加 強開路測試之完整性。如圖所示,第二迴路㈣,之測試點b 所連接之焊點29卜不再經由第二基板線路25〇與其他焊點連 接,而是經由其所焊接之接‘點191連通至第一基板線路15〇。 與圖Sa所示之實施例相較,兩士於進行短路測試時之功能相 當’然而於進行開路測試時’圖5b中之第二迴路b_b,更具有 迴路之完整性,而不會忽略掉與焊點291連接之接點191所產 生之開路狀況。此外’在圖5c所示之實施例中,係將原本三 13 审匕路之叹4調整,而由兩個迴路a—a,與b_b,包含所有之接 點U〇及焊點210。然而由於接點110及焊點210之數目為奇 數因此在第一迴路b—b,中需加設另—測試點b”,方能把所 有之接點110及焊點210納入兩個迴路之中。 夕如圖6所不,第一基板100與第二基板200亦可為雙層或 夕層电路板。在圖6所示之實施例中,第一接點⑴可藉由第 基板線路150與第四接點114減;第二接點112可藉由另 一條第-基板線路15〇與第三接點113輕接。由於兩條第一基 板線路150分別位於第一基板1〇〇之不同層中,因此可互相跨 越而不生短路的問題。同理,當第二基板2Q◦為多層電路板 時’亦可以相同方式處理焊點210與第二基板線路250之關係。 在前述實施例中,焊點21〇多設置於第一基板1〇〇與第二 基板200之間。然而在圖%所示之實施例中,焊點21〇與第 一基板100亦可位於第二基板2〇〇之相對兩侧。如_ 7a所示, 焊點210係經由第二基板2〇〇上之穿孔與第一基板1〇〇上之接 點110相焊接。藉由焊點21〇與接點π〇之連接,得以形成獨 立之第一迴路及第二迴路供各式測試之進行。其餘各測試點, 例如a、a,、b、b,、c及c,仍設置於第二基板2〇〇上’供進行 測量之用。 在圖7b所示之實施例中,接點11〇與焊點21〇則分為三個 有一定間距之區塊分佈。每一區塊均有兩排之接點n〇與焊點 210。換言之’分佈於不同區塊之接點11〇與焊點21〇,即使 直接相鄰’其距離亦可能不是最接近。例如接點193與接點 1375045 I95為相鄰之左右二接點,但其間之距離則大於接點195與接 “-占197間之距離。在此種狀況下,分佈於不同區塊之接點1 及焊點210可選擇分佈於同一迴路或不同迴路。例如接點193 與接點195分別屬於b-b’迴路與c-c,迴路;而接點195與接 點197則同屬於a_a’迴路。 如圖8a所示之實施例,接點11〇與焊點21()之數量均為偶 數個,接點110與焊點210係以非方陣之陣列形式排列。最近 距之三個接點與焊點210分別組成一正三角形;換言之, 母接點110及焊點210具有兩個最近距之相鄰接點丨及焊 點210。此時最近距之三個接點11〇與相焊接之焊點21〇需分 佈於二個以上之獨立迴路,以進行短路或其他之測試。在此種 狀況下,第一基板100與第二基板200中至少其一具有雙層或 夕層之電路架構,方能使各迴路互相跨越而維持隔離。 如圖8a所示,第一接點11卜第一焊點21卜第四接點114 與第四蟬點214屬於第一迴路a_a,,第二接點112、第二焊點 212、第二接點113及第三焊點213則屬於第二迴路b-b,。第 五接點115係分別與第一接點111及第二接•點112 f距相鄰, 亦即第五焊點215分別與第一焊點211及第二焊點212等距相 鄰。因此第五接點115及第邱點2i5係屬於與第-迴路a_a, 及第二迴路b-b,相獨立之第三迴路c_c,。藉由隔離第五接點 L15及第五點215與第一迴路a_a,及第二迴路b-b,,得以測 =第五接點115及第五焊點215與最近距相鄰之焊點及接點間 是否有短路發生。 ‘
15 (S ^圖肋所示之實施例中,接點no與焊點210之數量均為 奇數個。此時可加設多組迴路並於某一組迴路中增加測試點, 使所有接點110與焊點210均包含於數組迴路的其令之―。如 圖8b所示,第二迴路b_b,即加設一職點b”於第二基板咖 上’以包含最右下角之接‘點11〇及焊點21〇於迴圈中。在進行 開路測試時,可先量測b_b’間之通路狀況;若確認^,間無 異狀時,再連接b”點進行量測。此外,亦可直接量測卜匕,,或 b’—b”間之通路狀況。在進行短路測試時,則可以b-b,迴路先 與其他迴路進行測試;若確認b_b,迴路與其他迴關無短路 時’再連接b”點進行測試。此外,亦可直接以b_b,,迴路或匕,七, 迴路與其他迴路進行短路測試。 如圖8b所示,接點11〇可分為第一迴路接點群、弟二迴 路接點群、第二迴路接點群、第四迴路接•點群及第五迴路接點 群。第-迴路接點群中包含複數個第一迴路接點61〇,第二迴 路接點群t包含複油第二轉無㈣,“ 接點群中 包3複數個第二迴路接點咖。第四迴路接點群及第五迴路接 點群中亦分別包含複數個接點11〇。每一接點11〇係選擇性籍 由第-基板線路15G純同-迴路接點群中之接點nQ。例如 第一迴路接點_可藉由第—基板線路15〇連接至另一第一迴 路接點610 ;第-迴路接點_亦可不藉由第一基板線路15〇 ,任何接點no連接’而經由焊點21〇及第二基板線路25〇與 第厂迴路a-a’連接。此外,每一接點.11〇與同一迴路接點群中 最近之接點11G距離係大於其與不同迴路接點群中最近之接 1375045 點1_。例如第一迴路接點 點_間距離為X,而溆田,“垃 网之弟—迴路接 則距射大於取近之第二®路接點咖間距離為Y, 群210可分為第一爾點群、第二迴路焊點 ,—、路知點群、第四迴路焊點群及第五迴路蟬點 焊點群中包含複數個第一迴路焊點训,第二迴路 群中包含複數個第二迴路焊點720,第三迴路焊 Μ =第三迴路焊點730。第四迴路焊點群及第五迴路焊二 ’、刀別包含複數個嬋點2iG β每一蟬點21G係選擇性藉由第二 基板線路250 _同一迴路蟬點群中之軸训。例^第一^ 7^71 由第二基板線路250連接至另一第一迴路焊點 1〇,第一迴路谭點710亦可不藉由第二基板線路250盥任何 知點21G it接,而經由接點11()及第—基板線路 路a-a,連接。 穴矛、 、每了焊點21(H系對應焊接同一迴路接點群中之接點ιι〇,以 連接形成該迴路。例如第—迴路接點群中之第—迴路接點⑽ ,分別與第-迴料點710耦接,並搭配第一基板線路⑽與 第二基板線路250以組成第一迴路a_a,。同理各迴路接點群及 焊點群分別形成第二迴路b_b,、第三迴路c_c,、第四迴路㈣, 以及第五祕e-e,。各迴關均輕_立,以供職各迴路 中所含之接點UG與焊點綱是否與其他迴路中之接點110盘 焊點210短路。 、 圖9所示為祕檢_路之檢測方法實關流糊。步驟 ) 17 砂第2 點。喻时施例而言, 第—触、第二她、第三獅及第四接
點。弟-槪與細接關技軸A =及Γ接點間之距離,第二接點與第三接败 接與第—接點及第四接點間之雜。此外,佈設 /可隨[基板之性質及種_整;例如當第-基板 ί—’ _可以_之方式形成於第一基板上;當 元料’無财叫路製财細彡成於第一 ^ = 930包含w第—基板線路分別連接非最近距相鄰之二 =2之較佳實施例中’係以第一基板線路·於第- f點H板魏之形成及與接_接之方式亦 2 : 性f及_調整’·例如當第一基板為印刷電路
Hi基姆路可以_之方式職於第—基板,並與接 4一基板為主動元件時,第一基板線路則可以電路 衣程方式形成於第一基板。 =950包含於第二基板上佈設複數焊點,以分別對應於 -:板上之接點。在上述之較佳實施例中,係於第二基板上 =第-焊點 '第二焊點、第三谭點及第四焊點分別對應於第 點兄第了接點、第三接點及第四接點。在於第二基板上佈 汉焊^可先於第二基板上佈對目應之連接墊。連接塾之 形成方式可隨第二基板之性質及麵調整;例如當第二基板為 印刷電路板時,連齡可以印刷之方式形成於第二基板上;當 1375045 第二基板為主動元件時,連接_可以電路製程方式形成於第 二基板上。此外,焊點佈設之方式係可以表面黏著技術(SMT) 製程、貫穿孔嬋接製程(Dip)或其他製程方式佈設。 曰步驟970包含以第二基板線路分別連接非最近距相鄰之二 焊點。在上述之較佳實施例中,係以第二基板線路麵接於第二 谭2及第二焊點。第二基板線路之形成及與烊點連接之方式亦 可隨第广基板之性質及種類調整;例如當第二基板為印刷電路 板時,第二基板線路可以印刷之方式形成於第二基板,並與 I占連接,·當第二基板a主動元件時’第二基板線路則可以電路 j程方式形成於第二基板。 、步驟990包含烊接對應之焊點與接點,以形成獨立之第— 迴路及第二迴路,每一焊點與最近距相鄰之谭點係分屬於 迴路與第二迴路。在上述之較佳實施例中,此時部分之第 板線路會跨越第二基板線路。焊接之方式較佳可包含表面 技術(SMT麻、貫穿孔_製程_或其鱗接製程。* 圖广所示為電路檢測迴路檢測方法之另一實施例流程圖。 在㈣所示之實施例中,更包含測試步驟1010,_第—.回 路與第二"1路間之訊號變化。藉由_第-迴路及第二迴路^ 之訊號變化或電性特徵,即可測試第—迴路及第二迴路二 赵。由於最近蚊各焊财_於不狀迴路^此 田迴路與第二迴路間無通路產生時,表示最近距之各谭點 S產生短路;當第一迴路與第二迴路間產生通路時: 焊點之間存在短路的現象。 又不 (S ) 19 1375045 訊號變化之侦測包含量測第-迴路與第二迴路間之電阻、 電流、訊號波形或其他訊號或電性變化,以測知第一迴路與第 二迴路間是否產生通路。此外,亦可將第一迴路與第二迴路串 耳外’以進打其他評估測試,例如開路測試等。 、本發明已由上述糊實施例加以描述,然而上述實施例僅 為實施本發明之制。必需指_是,已揭露之實施顺未限 制本發明之棚。相反地,包含於申請專利細之精神及範圍 之修改及均等設置均包含於本發明之範圍内。 【圖式簡單說明】 圖1a至圖1c為習知電路檢測迴路之示意圖; 圖2為本發明電路檢測迴路之實施例示意圖; 圖3為第一基板之實施例示意圖; 圖4為第二基板之實施例示意圖; 圖5a為電路檢測迴路之組合示意圖; 圖5b為電路檢測迴路之另一實施例示意圖; 圖5c為電路檢測迴路之另一實施例示意圖; 圖6為電路檢測迴路之另一實施例示意圖; 圖7a為電路檢測迴路之另一實施例示意圖; 圖7b发 苟電路檢測迴路之另一實施例示意圖; "8a為電路檢測迴路之另一陣列形式示意圖; :8b為奇數接點時之實施例示意圖; 圖9兔φ 電路檢测迴路之檢測方法之實施例流程圖; 20 1375045 圖10為電路檢測迴路之檢測方法之實施例流程圖。 【主要元件符號說明】 100第一基板 110接點 111第一接點 112第二接點 113第三接點 114第四接點 115第五接點 150第一基板線路 200第二基板 201連接墊 210焊點 211第一焊點 212第二焊點 213第三焊點 214第四焊點 215第五焊點 250第二基板線路 510第一測試點 520第二測試點 610第一迴路接點 21 1375045 620第二迴路接點 630第三迴路接點 710第一迴路焊點 720第二迴路焊點 730第三迴路焊點

Claims (1)

  1. '申請專利範圍: 種笔路檢測迴路,包含: 一第一基板,包含: 複數個接點;以及 <數條第一基板線路,每一第一基板線路之兩端係分別連 接非最近距相鄰之二該接點;以及 弟一基板,包含·· 複數個焊點,係分別對應焊接該複數個接點;以及 複數條弟一基板線路’母一第二基板線路之兩端係分別連 接非最近距相鄰之二該焊點; 其中,該些第一基板線路及該些第二基板線路藉由該些接 ,及該些焊點之焊接形成獨立之一第一迴路及一第二迴路, 母-該焊點與最近距相鄰之該焊點係分屬於該第一迴路與該 第二迴路。 ^ 2·如申請專利範圍第1項所述之電路檢測迴路,其中部分該第 基板線路係橫越部分該第二基板線路。 3. 如申請專利範圍第!項所述之電路檢測迴路,進一步包含一 第-測試點及-第二測試.點,該第_測試點係該第一迴 路’該苐二測試點則耦接該第二迴路。 4. 如申請專利範圍第w所述之電路檢測迴路,其中該些接點 及該些焊點分別於該第-基板及該第二基板上呈陣列分 佈’部分相焊接之該接點及鱗點係分別藉由該第一基板線 路及該第二基板線路與同為次一行列且不相焊接之接點及 焊點耦接。 23 1375045 • 5.如申味專利範圍第4項所述之電路檢測迴路,其中於同一行 .. 射該第—迴路中相鄰之二該焊點間設有至少-屬該第二 . 迴路之該焊點。 6. 如申請專利範圍第j項所述之電路檢測迴路,其中該第一基 板包含一待測試元件。 7. 如申請專利範圍第!項所述之電路檢測迴路,其中該第一基 板包含一電路板。 φ 8·如申請專利範圍第1項所述之電路檢測迴路,其中該些焊點 係夾設於該第一基板及該第二基板之間。 9. 如申請專利範圍帛i項所述之電路檢測,其中該第一基 板係位於該第二基板相對該些焊點之另一側。 10. 如申請專利範圍第1項所述之魏檢測迴路,其中每一接點 至少與單-該第-基板線路連接,每—焊點至多與單一該第 二基板線路連接。 ^ 11. 一種電路檢測迴路,包含: • —第—基板,設有—第—接點、-第二接點一第三接點、 -第四接點及一第—基板線路_該第—接點及該第四接 點;其中該第-接點無第四接闕之雜敍於該第 點與該第二接點及·三接闕之距離,該第二接點與該第 三接點間之距_大_第二_分職該H點及 四接點間之距離;以及 -第二基板,設有-第-焊點、—第1點、—第三輝點、 -第四焊點及-第二基板、線_接該第二焊點及該第三焊 24 1375045 點,其中轉-#點、該第二焊點、_三馳及該 _,對應焊接於該第一接點、該第二接點、該第〆三接點 及該第四触,該第二基減路係橫越 "” 12. =rr所述之電路檢測迴路=含 焊點,f帛—狀點’該苐—職點係输該第-焊點,該弟二測試點則耦接該第二焊點。 13. =請專利細第n項所述之電路撿測 焊點、該第二烊點、該第三焊點及該第四焊點係呈^排 列’該第-焊點及該第四焊點係呈對角分佈。·’、 專利範圍第11項所述之電路檢測迴路,1中該第- f包含—第五赫設置於該第—_及料之 包含一第五焊點設置於該第-焊 間’該第五焊點係對鱗接該第五接點,且電性獨立 於該第H該第二焊點、該第三焊 幻獨立 15.=物__物物 16·==項所述之電路_迴路·該第- 17.::=:二電^ -基板及該第二基板之間。’、_,h第啤點係夾設於該第 =申請專利範圍第U項所述之電路檢測迴路,豆㈣一 土板係位於該第一基板相對該第一焊點、該第二焊點、該第 < S ) 25 1375045 二焊點及該第四焊點之另一側。 19. 一種電路檢測迴路’包含: 一第-基极’其上設有-第—迴路接點群、 點群及複數條第-基板線路,該第一迴路接點群及=二口 路接點群中分別包含有複數個第—迴路接點=二 路接點’每-該第-迴路接點及該第二迴 =線路分別_-該第-迴心 接點’其中,母—該第—迴路接點與最近距相鄰之,口 路接闕之雜獻祕絲近軸鄰之 路= 之距離;以及 "-岭接點間 -第二基板,其上設有—第—迴路焊點群、— 點群及複數條第二基板線路,該第一迴路輝點群及^ =群:分:包含有複數個第_迴路烊點及複數㈣第: 路知點,母,第—迴轉贼财二魏 ::二=:rr 一該第一迴 係分別對應焊接該_ 弟、路接點該硬數個第二迴__ 數個第二迴路接點; 所鱗接該硬 .口t中迴路接點群及該第—魏焊點群形成—第— 路,該第一迴路係與該第二迴路電性獨立。滅第二迴 2〇·,申請專利範圍第19項所述之電路檢測迴路,其 第一基板線路係橫越部分該第二基板線路。 刀§A 26 21·如申凊專利範圍第】 一第一戦 Μ 迴路,進—步包含 I式點及-第二測試點,該第一測試 迴路’該第二測試點㈣該第二迴路。…第一 22.如申β月專利减第19項所述之電路檢 一迴路接點及該,-減㈣在*塔,、以些第 係分別藉㈣第其If迴路接點及該第一迴路烊點 粁列日板線路及該第二基板線路與同為次- 23如—Γ目ί接,第一迴路接點及該第-迴路焊點耦接。 利耗圍第22項所述之電路檢測迴路,其中於相鄰 一該第—迴路焊點間設有至少-該第二迴路焊點。 24·=申„月專利犯圍第19項所述之電路檢測迴路,其中該第一 基板包含一待測試元件。 25·^申請專利範圍第19項所述之電路檢測迴路,其中該第一 基板包含一電路板。 齓如申請專利範圍第19項所述之電路檢測迴路,其中該第一 迴路焊點群及該第二迴路烊點群係夾設於該第一基板及該 第^基板之間。 27. 如申斜利範圍第19項所述之電路檢測迴路,其中該第一 基板係位於該第二基板相對該第一迴路焊點群及該第二迴 路焊點群之另一侧。 28. —種電路檢測方法,包含下列步驟. 於一第一基板上佈設複數個接點; 以複數條第-基板線路分別連接縣近距減之二該接 C S ) 27 於第-基板上佈設複數個烊點分別對應於該,複數個接 以複數條第二基板祕分_接非最近距鴻之二該焊 焊接該钟點與該些接點,以形成獨立之—第—迴路及— 第-迴路,每—鱗讀最近财鄰之該焊麟分屬 • 一迴路與該第二迴路。 弟 29·=Γ利範圍第28項所述之檢測方法,進—步包含:# 測該第-迴路與該第二迴路間之訊號變化。 3。·::,圍第29項所述之檢測方法,其中糊步舉 ^偵測該第-迴路與該第二迴路間是否產生通路。 利範圍第29項所述之檢測方法,其中該侦测步騎 L 3 _該第-迴路與該第二迴關之電阻值變化。
    專利$爾29項所述之檢測方法,其中該伽胸 二=該第一迴路與該第二迴路間之訊號波形變化。 明她輯29項所述之檢财法,其巾該侧 包含: 第二测試點分別耦接該第一迴 設置一第一測試點及一 路及該第二壇路;以及 由·式點及該第二測試點間之訊號變化。 第28項所述之檢測方法,其中該焊接步驟 包含夾設該些焊點於該第一基板及該第二基板之間。 28 35. 如申請專利範圍第28項所述之檢測方法,其中該焊 2含使該第-綠係位於該第二基板相對該些焊點之 36. —種電路檢測迴路製造方法,包含: 於:第-基板上設置-第一接點、一第二接點、一第三接 接點,其中該第一接點與該第四接點間之距離係 大:第四撫分猶該第二接點及該第三接闕之距離, ^一 f"與該第三接點間之距_大於該第二接點分別與 該第一接點及該第四接點間之距離; 以一第-基板線_接該第—接點及該第二接點. 於一第二基板上設置-第一焊點、一第二谭點,、^第三焊 點及一第四焊點,其中該第—焊點、該第二焊點、該第三焊 點及該第四焊點係分別對應焊接於該第一接點、該第二接 點、该第二接點及該第四接點;以及 以二第^板線路输該第二焊點及 板線路係橫。 W使該第一基 29
TW97105479A 2008-02-15 2008-02-15 Testing circuit and method for manufacturing and using the same TWI375045B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97105479A TWI375045B (en) 2008-02-15 2008-02-15 Testing circuit and method for manufacturing and using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97105479A TWI375045B (en) 2008-02-15 2008-02-15 Testing circuit and method for manufacturing and using the same

Publications (2)

Publication Number Publication Date
TW200935074A TW200935074A (en) 2009-08-16
TWI375045B true TWI375045B (en) 2012-10-21

Family

ID=44866473

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97105479A TWI375045B (en) 2008-02-15 2008-02-15 Testing circuit and method for manufacturing and using the same

Country Status (1)

Country Link
TW (1) TWI375045B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470239B (zh) * 2012-11-19 2015-01-21 Wistron Corp 絕緣狀態偵測系統、絕緣狀態偵測之方法及其螢光顯微鏡系統
US9841387B2 (en) 2015-07-22 2017-12-12 Test Research, Inc. Inspection method and device

Also Published As

Publication number Publication date
TW200935074A (en) 2009-08-16

Similar Documents

Publication Publication Date Title
TWI612654B (zh) 壓力陣列感測模組及其製造方法及應用其之監測系統及方法
TWI339266B (zh)
JP2007505309A (ja) 構造モニタリング用のセンサおよびセンサアレイ
CN103376402B (zh) 多层电路板钻孔深度测试方法
CN101408825A (zh) 电容触控面板及其检测方法
JP2009147397A (ja) 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法
CN101515018B (zh) 电路检测回路及制造使用方法
JP2020046207A (ja) 電流検出装置
TW507070B (en) Inspection device and its method
TWI375045B (en) Testing circuit and method for manufacturing and using the same
JP2009529238A5 (zh)
CN107449349A (zh) 印刷电路板
JP2000138435A (ja) プリント配線板におけるテストクーポン
CN103376050B (zh) 多层电路板钻孔深度测试方法
JP2020088318A (ja) 配線基板の検査方法及び配線基板の製造方法
TW200935059A (en) Wiring substrate for electronic-component inspection apparatus
US11169005B2 (en) Sensor substrate for electromagnetic-induction type position sensor and method of manufacturing sensor substrate
US9476934B2 (en) Inspection apparatus and inspection method for inspecting a wiring board
US20120032700A1 (en) Multilayer wiring board and method for evaluating multilayer wiring board
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
CN105319476B (zh) 印刷基板检查装置以及检查方法
JP2020085613A (ja) 歪みセンサアレイおよびその製造方法
JP6763447B2 (ja) 薄膜キャパシタ及び薄膜キャパシタが埋め込まれた多層回路基板
CN103796429B (zh) 电路板的制作方法
JP4848676B2 (ja) 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees