TWI375041B - Pulse generator and method thereof - Google Patents

Description

1375041 九、發明說明： 【發明所屬之技術領域】 本發明係有關於-種脈波產生的_，尤指依據—輸人時脈之 一週期來產生一脈波的裝置與其方法。 【先前技術】 隨著電子電路的發展，電路系統也越來越複雜。該電路系統内 包含有許多子電路’每一子電路的操作頻率均有可能會互相不 同1且該子電路麵統操作的過程巾村能倾料、統的要求而 j變其操作解；因此鮮偵測輯扮演的⑽也齡越重要。另 :方面’在追求電路祕越來越高的操作鮮下，解偵測器所 f貞測的頻率的解析度也提高了，使得在習知技術中的頻率偵測 為亦越複雜。而且，一般上’習知技術尚無法用一簡單結構的頻 率偵測器來提供-較高解析度的頻率_，且關單結構的頻率 偵測器僅能區分輸人頻率為高頻或低頻而無法偵測出其頻率值。 因此，為了不提高電路系統的負擔，—較簡單結構且較寬頻之頻 率偵測器勢必成為一發展趨勢。 為了更清楚描述出習知技術所面臨的問題，在此以一雙倍逮隨 機存取記《 (DDRRAM)作_，細本發狀顧並不以此 為限。一般而言，當微處理器欲存取一記憶體時，該微處理器會 1375041 發一項取峨麵記髓的控制電路，其憎讀取卿 部時脈同步，此時，習知記憶體控制電路會具有一延遷計數器 (yc_㈣’其係提供一延遲時間(延遲週期數)於該讀取訊 唬使得該„己億體具有足夠的時間來存取該特定位址。然而 該憶體的操作時脈之鮮細極寬，使得延遲計數ϋ在高頻和低 頻的鱗下需提供不_的延_縫，即在高頻下的延遲週期 數較多，而在低頻下的延遲週期數較少。但是由於電路本旦 有其内部鱗遲，因此在高頻下當_路⑽的輯和該高頻時 ^虎的梅_，f喊棚侧她冑取訊號和 ^ #時脈具錢妨同辦_舰的延剌贿，使 =!到錯誤的訊號。因此，若可提供-具有頻率偵二 。，时细搶記龍之操㈣脈_率，並依據該頻 t測器的侧結絲輕該延遲計數⑽延遲時間，將得以解 决上述問題。 【發明内容】 種脈波產生器與其 因此本發明的主要目的之—係在於提供一 方法以解決以上所述之問題。 ί |] 8 1375041 用來於該輸入時脈的每一週期產生一脈衝訊號；一啟動裝置，搞 接於該週期脈衝產生單元，用來依據該重置訊號以啟動該脈波產 生器並依據έ亥脈衝§凡號產生一第一訊號與一第二訊號；一觸發訊 號產生裝置，耦接於該啟動裴置，用來依據該第一、第二訊號分 別產生一第一觸發訊號與一第二觸發訊號，其中該第一、第二觸 發訊號之時間差距為該輸入時脈之一週期；以及一拴鎖(丨的也)裝 置，耦接於該觸發訊號產生裝置，用來依據該第一、第二觸發訊 號拾鎖住一脈波。 本發明之另一實施例提供一種脈波產生方法，用來產生具有 輸入時脈之一週期之一脈波，包含有··於該輸入時脈的每一週 期頻率產生一脈衝訊號；依據一重置訊號以及該脈衝訊號產生一 第一汛唬與一第二訊號；依據該第一、第二訊號分別產生一第一 觸發㈣與-第二觸發訊號，其中該第…第二觸發訊號之時間 差距為該輸人時脈之—週_率；以及依卿帛…第二觸發訊 號拴鎖住該脈波。 【實施方式】 月 > 考第1圖’第1圖所示為本發明頻率偵測裝置100之一 貫化例的不思圖。頻率4貞測裝置函係用來偵測一輸入時脈Vdk (例如記憶__輸）之-鮮U。本實關中，頻率偵測 1375041 裝置100包含有：一脈波產生器1〇2、一數位訊號產生裝置丨04 . 以及一解碼裝置106 ’其中脈波產生器102耦接於輸入時脈Vlv，

CIK 用來擷取輸入時脈Vcik之單一週期T以產生一脈波vpulse;數位訊 號產生裝置104耦接於脈波產生器1〇2，用來將脈波Vpuise轉換成 複數個邏輯值，如圖所示，數位訊號產生裝置1〇4包含有 延遲模組1042耦接於脈波vpulse，用來依據複數個延遲單元 1042a〜l〇42n (本實施例中，每—延遲單元1〇42&〜1〇4211均提供一 • 單位延遲量U延遲脈波Vpulse以分別產生複數個延遲後脈波 Vpuise ⑴〜Vpuise ⑻， 此外，數位訊號產生裝置1〇4另包含一取樣模組 1044耦接於延遲模組1042，用來分別依據複數個延遲後脈波 VpuMU〜Vpulse⑻取樣脈波vpulse以產生複數個邏輯值Di〜Dn。解碼裝 置106係耦接於數位訊號產生裝置1〇4，用來依據複數個邏輯值 D广Dn解碼出輸入時脈Vdk之頻率。 釀言青注意’本實施例中，數位訊號產生裝置1〇4中的延遲模組 麗包含有複數個延遲單元1042a〜顺2n ’其以串接方式前後連 . 接’每—延遲單元麗a〜1042η均有-輸出端來產生每—延遲後 脈波Vpulse⑴〜VPuMn)。取樣模組1044包含有複數個暫存元件(例如 正反器)H)44a〜1G44n，其係依據複數個延遲後脈波 的觸發來讀取脈波Vp*以產生複數個邏輯值Dl〜Dn。然而，第1 圖所示僅為本發明之-實施例，並非用來作為本發明的限制，舉 丄375041 .例來說，暫存元件馳〜顯並非-定要用正反器來加以實作。 3方面’本發明頻率偵測裝置100之脈波產生器102另轉 接至-重置(reset)訊號&，其中若脈波產生器川2收到重置訊號 Sr則脈波產生益1()2|被重置以重新進行娜輸入時脈4之一 週期的操作。如圖所示’脈波產生器1〇2包含有：一週期脈衝 (impulse)產生單凡1022輕接至輸入時脈乂出，用來於輸入時脈4 •的每-週期產生-脈衝訊號Si; 一啟動裝置刪粞接於週期脈衝 產生早7L 1022,用來依據重置訊號Sr以啟動脈波產生器1〇2並依 據脈衝訊號&產生-第-訊號V]與一第二訊號％ ; 一觸發訊號 產生裝置1026搞接於啟動裝置1024，用來依據第…第二訊號 Vi、V2分別產生-第一觸發訊号虎％與一第二觸發訊號&，其中 第一、第二觸發船虎stl、st2之時間差距為輸入時脈Vdk之一週期 T;以及一拴鎖(latch)裝置1〇28耦接於觸發訊號產生裝置腦， # 用來依據第-、第二觸發訊號stl、Sts拾鎖出所要的脈波V*， 且重置訊號Sr之反相訊號亦耦接至栓鎖裝置1〇28。在本發明中， 週期脈衝產生單元1022包含有：一反相延遲器1031，用來反向輸 入時脈vdk以產生一反向輸入時脈vclkbar;以及一及閘1〇32耦接 於反相延遲1031與輸入時脈Vclk，用來依據輸入時脈v他與反 向輸入時脈Vcikbar產生脈衝訊號Si。啟動裝置1024包含有.一第 一正反器1033，其資料端D耦接於一供應電壓Vdd而固定接收一 參考邏輯值”1”，其非反向輸_係輸料—職Vi; 一第二 正反器刪，其資料端叫接於供應電壓Vdd而固定地接收參考 邏輯值”1”，其歧向輸_⑽輸料二峨H 一及閉 1035 ’其兩輸人料、接於第—正反H刪之反向輸 出端Qbar#脈衝訊號Si ’其輸出端係輕接於第一正反器觀之時 脈端CLK;以及-第二及閘1〇36，其兩輸入端％,分職接 於脈衝訊號S,與第-訊號Vl，其輸出端細接於第二正反器· 之時脈端CLK。觸發訊號產生裝置1()26則包含有：—第一反相延 遲器1037補於第-訊號Vi ’用來反向第—訊號％以產生一第 lbar -反向訊號V‘以及-第—反及閘_雜於第—反相延遲器 1037與第-峨Vl ’时依鮮—職％與第—反向訊號乂 產生第-觸發訊號Stl ; 一第二反相延遲器咖輕接於第二訊號 V2，用來反向第二訊號v2以產生—第二反向訊號V—;以及一第 二反及閘1041耗接於第二反相延遲器咖與第二訊號^，用來 依據第二訊號v2與第二反向訊號V2W產生第二觸發訊號Sti。請 注意，本發日种之反相延遲器不僅提供輸出輸入訊號之反相功 能’並提供一延遲量於該輸出訊號。 為了更請楚地描述本發明之精神所在，本實施例以輸入時脈 vclk之頻率^⑴為1GHz來說明。請同時參考第1圖與第2圖，第 2圖所示為第丨騎示之頻率制裝置⑽的操作時相。從第2

12 丄375041 圖可以得知，在初始的狀態下(即重置訊號sr為低電壓準位），第 、第二訊號Vi、V2均處於高電壓準位，脈波vpulse處於低電壓 準位的狀態，然而脈衝訊號Si卻不斷地在輸入時脈Vclk的每一周 期T產生(如第2圖所示）。當重置訊號sr在時間^輸入一脈波時， 第、弟一號V!、V2會切換至低電壓狀態，第一及閘ίο%之 輸出端會在時間tl之一訊號Va(於時脈端CLK)會使得非反向輸出 端Q之輸出第一訊號v!會切換成高電壓準位(參考邏輯值Vdd)。 此時，高電壓準位的第一訊號Vl會使得第二及閘1〇36的輸出端 會在時間b產生一訊號Vb於時脈端CLK，這時非反向輸出端q 之輸出第二訊號V2會切換成高電壓準位(亦即供應電壓Vdd)。可以 传知第—訊號Vi和第二訊號v2的切換時間差為輸人時脈4之 週期T，亦即Ins。請注意，本發明週期脈衝產生單元1〇22之 反向器咖不僅對反向輸入時脈Vdk提供反向輸入_ ， 更對反向輸入時脈vdkbar提供了-時間差At於輸入時脈4，然 而本發明之設計會使得該時間差At遠小於輸入時脈V他之週期 T(lnS)而不影響本實施例之正常操作。 請接著參考第2圖，當高電壓準位的第—訊號％和高電壓準 位的第二訊鮮2先後通酬發贼產絲置職時，第一觸發 為虎stl和第二觸發訊號St2會分別在時間&和q被產生，同樣地， W k間相差lnS。由於觸發訊號產缝置刪的操作相同於 13 1375041 週期脈衝產生單元1022,因此不多加贅述。由於拴鎖裝置ι〇28 之輸出端N,3的初始值為低電壓準位，因此根據拴鎖裝置翻之 操作原理(為業界所習知，故不另於此贅述），高賴準位的第一訊 號Vi在時間t；j時將輸出端Nn從低電壓準位拴鎖至高電壓準位， 二:後π電壓準位的第二訊號％在時間t時將輸出端Να從該高電 壓準位拾鎖回低電壓準位。因此，具有輸入時脈^之一週期τ 之脈波Vpulse就被產生了 (如第2圖所示）。 請同時參考第1圖、第2圖與第3圖，第3圖所示為第㈣ 所示之頻率偵測裝置卿對脈波v㈣進行取樣的操作時序圖。當 所產生之脈波u傳送至後續的數位訊號產生裝置刚以及解 碼裝置106時’在理想的情況下，每-暫存元件1044a〜1044η的 資料端(D)會同時在時間*3接收到脈波Vpulse，然而，由於延遲單元 1042a〜1042η的存在使得每一暫存元件谢如〜⑴他的時脈端 ^ t3+D^ ^ ^ ^ t3+n，Du〇it#^ 騎遲舰波νριι1_〜ν_φ)。目此，延料㈣似〜浦n就會 t3+Dunit ' t3+2Dunit、···、t3+u皮觸發，然而由於脈 波Vpulse只有在週期τ的時間才會是高電壓準位，即每一暫存元件 職〜雜„的資料端⑼只有在t3至柯的時間財是輸出高電 [準位j亦即摘值η,因此只有在^至柯的時間内被觸發 、遲單一才s輸出同電壓準位的邏輯值，其他則為邏輯值，，『。 1375041 接者，所有的_值Dl〜Dn會被輸人解碼裝請，最後解碼 _會依據所接收之所有邏輯值Di〜Dn_應的數值來決定出輸 入_4之醉由於解碼裝置對邏輯值㈣。進行 碼的操作__σ，因此在此_述。独上所揭露的内 容可以得知，每-賴單元的單位延輕Dunit__^ 進饤偵測的解析度，且延遲模組1〇4所提供的總延遲量洲 得小於輸入時脈Vdk之週期τ以便正確地雜輸人時脈^的 頻羊U，以本實施例之輪人時脈^之頻率f⑽為咖為例時， 則n*Dunit必須大於lnS。 ☆凊參考“圖，第4 _本發·率偵測方法之—實施例的 4圖。本發_率偵測方法係應用於第1圖所示之頻率偵測裝 置觸，_象_ I其爛單地歸納如 下. 步驟402 : 於輸入時脈Vdk的單_週期產生一脈衝訊號§ . 步驟依據脈衝訊號s，產生—第—訊號％與―第^ ’ 步驟406:依據第―、第二訊號％ …2 2刀另彳產生—第一觸發訊號 U與-第二觸發訊號St2，其中第—、第二觸發訊號 .Stl、St2之時縣距為輸人時脈Velk之-週期τ; 步驟408 .依據第一、第二觸發訊號％、St2拾鎖出—脈波V〆 1375041 步驟410 .使用複數個單位延遲量延遲脈波v_卩分別產生 複數個延遲後脈波vP_)〜W 步驟412 .分別依據複數個延if後脈波Vp㈣⑴〜Vp⑽⑻取樣脈波

Vpulse以產生複數個邏輯值&〜队；以及 步驟414 :依據複數個邏輯值Di〜d^碼出輸入時脈^之頻率 f〇ut ° 以上所述鶴本㈣之較佳實關，膽本發明_請專利範 圍所做之鱗變化娜飾，皆闕本發明之涵蓋範圍。 【圖式簡單說明】 第1圖為本發明頻率偵測裝置之—實施例的示意圖。 第2圖為第1圖所示之解侧裝置的操作時序圖。 第3圖為第1圖所示之頻率偵測裝置對脈波進行取樣的操作時序 圖。 外 第圖為本發明頻率偵測方法之一實施例的流程圖。 【主要元件符號說明】

頻率偵測裝置 脈波產生器 數位訊號產生裝置 ikSl 16 1375041

106 解碼裝置 1022 週期脈衝產生單元 1024 啟動裝置 1026 觸發訊號產生裝置 1028 栓鎖裝置 1031 、 1037 、 1039 反相延遲器 1032 、 1035 、 1036 及閘 1033 、 1034 正反器 1038 、 1041 反及閘 1042 延遲模組 1042a〜1042η 延遲單元 1044 取樣模組 1044a〜1044η 暫存元件 17

Claims (1)

1375041 十、申請專利範圍： 1. 一種耦接於一重置(reset)訊號之脈波產生器，包含有： 一週期脈衝(impulse)產生單元，耦接至一輸入時脈，用來於绞 輸入時脈的每一週期產生一脈衝訊號； 一啟動裝置，耦接於該週期脈衝產生單元，用來依據該重置釩 號以啟動該脈波產生器並依據該脈衝訊號產生一第—吨 • 號與一第二訊號； 一觸發訊號產生裝置，耦接於該啟動裝置，用來依據該第—、 第二訊號分別產生一第一觸發訊號與一第二觸發訊號，其 中該第一、第二觸發訊號之時間差距為該輸入時脈之一週 期；以及 一拴鎖(latch)裝置，耦接於該觸發訊號產生裝置，用來依據該 第一、第二觸發訊號拾鎖住一脈波。 2. 如申請專利範圍第1項所述之脈波產生器，其中該週期脈衝產 生單元包含有： . 一反相器，用來反向§玄輸入時脈以產生一反向輸入時脈；以及 一及閘，耗接於該反相器與該輸入時脈，用來依據該輸入時脈 與該反向輸入時脈產生該脈衝訊號。 18 器，其中該啟動裝置包 述之脈波產生 第正反器’其一資料端轉接於 輪出端係輪出該第一訊號； —參考邏輯值，其一非反向 第_ 口口 反。。其一資料端耦接於該參考邏輯值，其一非反向 輸出係輸出該第二訊號； 第及開’其兩輸入端分別麵接於該脈衝訊號與該第一正反 器之4反向輸出端，其一輸出端係耗接於該第一正反器之 一時脈端；以及 第二及閘，其兩輸入端分別耦接於該脈衝訊號與該第一訊 號，其一輸出端係耦接於該第二正反器之一時脈端。 4.如申請專利範圍第3項所述之脈波產生器，其中該觸發訊號產 生裝置包含有： 一第一反相器，耦接於該第一訊號，用來反向該第一訊號以產 生一第一反向訊號； 一第一及開，耦接於該第一反相器與該第一訊號，用來依據該 第一訊號與該第一反向訊號產生該第一觸發訊號； 一第二反相器，耦接於該第二訊號’用來反向該第二訊號以產 生一第二反向訊號；以及 一第二及閘，耦接於該第二反相器與該第二訊號，用來依據該 1375041 第二訊號與該第二反向訊號產生該第二觸發訊號。 5. —種脈波產生方法，用來產生具有一輸入時脈之一週期之—财 波，包含有： 於該輸入時脈的每一週期頻率產生一脈衝訊號； 依據一重置訊號以及該脈衝訊號產生一第一訊號與一第二气 號； • 依據該第一、第二訊號分別產生一第一觸發訊號與一第二觸發 δίΐ?虎’其中該第一、第二觸發訊號之時間差距為該輪人時 脈之週期頻率；以及 依據該第一、第二觸發訊號拴鎖住該脈波。 6. 如申請專利範圍第5項所述之脈波產生方法，其中產生該觸發 _ 訊號之方法包含有： 反向該第—訊號以產生一第一反向訊號； 依據該第一訊號與該第一反向訊號產生該第一觸發訊號； ’ 反向該第二訊號以產生一第 二反向訊號；以及 ' 依據該第二訊號與該第二反向訊號產生該第二觸發訊號。 十一、圖式： 20