TWI365015B - - Google Patents
Download PDFInfo
- Publication number
- TWI365015B TWI365015B TW095137914A TW95137914A TWI365015B TW I365015 B TWI365015 B TW I365015B TW 095137914 A TW095137914 A TW 095137914A TW 95137914 A TW95137914 A TW 95137914A TW I365015 B TWI365015 B TW I365015B
- Authority
- TW
- Taiwan
- Prior art keywords
- lower electrode
- hole
- layer
- conductor
- inner hole
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H10W44/601—
-
- H10W70/635—
-
- H10W70/685—
-
- H10W72/00—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09718—Clearance holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H10W72/90—
-
- H10W72/9415—
-
- H10W90/724—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
(3) 1365015 本發明中,薄膜電容器之下部電極與下部 觸面積,係成爲下部電極內孔之側面積, 成爲較下部電極內孔之底面積爲更大。故 之下部電極與下部貫通孔導體之接觸面積 貫通孔導體以不貫通下部電極而僅與其抵 的情況係爲更大,藉由此,在熱循環試驗 孔導體與下部電極之間不容易產生剝離。 抑制在熱循環試驗中所產生的不良狀況。 在本發明之印刷配線板中,前述絕緣 前述下部電極孔內之母線,在連接部位係 想。藉由此,由於下部貫通孔導體亦成爲 由於能以彎曲部位作爲基點而容易變形, 緩和。 在此種將前述絕緣層內孔之母線與前 之母線在連接部位彎曲的情況,可以使前 及前述下部電極內孔係共同被形成爲朝向 的圓錐台狀,且相較於前述絕緣層內孔之 部電極內孔之錐狀角係爲較大,或是,亦 層內孔係被形成爲圓柱狀,前述下部電極 朝向下方而縮小口徑的圓錐台狀。 本發明之印刷配線板,係亦可在前述 側又或是下側具備有層積部,而使前述下 構成前述層積部之層積部內導體層爲更厚 較容易地將薄膜電容器之下部電極與下部 貫通孔導體之接 而此側面積係形 而,薄膜電容器 ,相較於將下部 接的方式來形成 後,於下部貫通 故而,能十足地 層內孔之母線與 以成爲彎曲爲理 彎曲狀態,因此 故而容易將應力 述下部電極孔內 述絕緣層內孔以 下方而縮小口徑 錐狀角,前述下 可以使前述絕緣 內孔係被形成爲 薄膜電容器之上 部電極層成爲較 。藉由此,能比 貫通孔導體間之 -6- (5) (5)1365015 ,圖3係爲圖2之部分擴大圖,圖4係爲多層印刷配線板 1〇內之薄膜電容器40的立體圖。 本實施形態之多層印刷配線板1 〇,係如圖1所示, 在表面具備有安裝半導體元件70之安裝部60。在此安裝 部60,係被設置有:與將半導體元件70接地之接地線相 連接的接地用墊片61,和與對半導體元件70供給電源電 位之電源線相連接的電源用墊片62,和與將訊號輸入輸 出至半導體元件70之訊號線相連接的訊號用墊片63。於 本實施形態中,係將接地用墊片6 1與電源用墊片62,在 中央附近以格子狀又或是鋸齒狀配列,而在其周圍將訊號 用墊片63以格子狀又或是鋸齒狀又或是隨機配列。接地 用墊片61,係經由和電源線或訊號線相互獨立而被形成 於多層印刷配線板10內部之接地線,而和被形成於與安 裝部60相反側之面的接地用外部端子(未圖示)相連接 ,電源用墊片62,係經由和接地線或訊號線相互獨立而 被形成於多層印刷配線板10內部之電源線,而和被形成 於與安裝部60相反側之面的電源用外部端子(未圖示) 相連接。另外,電源線係和薄膜電容器40 (參考圖2)之 上部電極42相連接,接地線係和薄膜電容器40之下部電 極41相連接。訊號用墊片63,係經由和電源線或接地線 相互獨立而被形成於多層印刷配線板10內部之訊號線, 而和被形成於與安裝部60相反側之面的訊號用外部端子 (未圖示)相連接。另外,安裝部60之端子總數,係爲 1 000 〜3 0000 個。 (6) 1365015 ' 又’多層印刷配線板10,係如圖2所示,具備有: • 核心基板20’和在此核心基板20之上側,隔著電容器下 絕緣層26而被形成之薄膜電容器40,和被形成於此薄膜 電容器40之上側的層積部30,和被形成於此層積部3〇 之最上層的安裝部60。另外,安裝部60之各墊片,係和 作爲被層積於層積部30內之配線圖案的層積部內導體層 (BU導體層)32電性連接。 Φ 核心基板20,係具備有:在由BT (三氮雜苯雙馬來 酿胺)樹脂或是玻璃環氧樹脂基板等所成之核心基板本體 21的表、背兩面所形成的由銅所成之導體層22、22,和 . 被形成於貫通核心基板本體21之表、背面的貫通孔之內 . 周面的由銅所成之貫通孔導體24,兩導體層22、22係經 • 由貫通孔導體24而被電性連接。 薄膜電容器40,係如圖2〜圖4所示,由將陶瓷系之 高介電質材料高溫燒成之高介電質層43,和挾持此高介 # 電質層43之下部電極41及上部電極42所構成。此薄膜 電容器40中’下部電極41係爲鎳電極,而和安裝部6〇 之接地用墊片61電性連接,而上部電極42係爲銅電極, 和安裝部60之電源用墊片62電性連接。因此,下部電極 41及上部電極42係分別和被安裝於安裝部60之半導體 元件70的接地線和電源線相連接。又,下部電極41,係 爲被形成於高介電質層43之下面的塗布圖案,並具備有 將在核心基板20之導體層22中電性連接電源用之導體層 22P與上部電極42的上部貫通孔導體48,以非接觸之狀 1365015
態而貫通的通過孔41a。另外,下部電極41,雖亦可具備 有被各訊號線以非接觸狀態而上下貫通的貫通孔,但是相 較於此,以將各訊號線形成於下部電極41之外側爲更理 想(參考圖12)。另一方面,上部電極42,係爲被形成 於高介電質層43之上面的塗布圖案,並具備有將在核心 基板20之導體層22中電性連接接地用之導體層22G與 下部電極41的下部貫通孔導體45,以非接觸之狀態而貫 通的通過孔42a。另外,上部電極42,雖未圖示,但亦可 具備有被各訊號線以非接觸狀態而上下貫通的貫通孔,但 是相較於此,以將各訊號線形成於上部電極42之外側爲 更理想(參考圖12)。高介電質層43,係爲將包含有由 選自於 BaTi03、SrTi03、Ta03、Ta2〇s、PZT、PLZT、 PNZT、PCZT、PSZT所成之群中的1種又或2種以上的金 屬氧化物之高介電質材料,作成0.1〜l〇ym之薄膜狀後 再燒成而作成陶瓷者。 在此’下部貫通孔導體45,係如圖3所示,具備有 從上部電極42之通過孔42a的內週邊緣離開之圓板部46 ’和在貫通下部電極41之下部電極內孔41b以及貫通電 容器下絕緣層26之絕緣層內孔26b內塡充有導體(金屬 又或是導電性樹脂)所成的導體主要部47,而圓板部46 和導體主要部47係被一體化。又,下部電極內孔41b, 係被形成爲朝向下方而縮小口徑的圓錐台狀,且係以相較 於此圓錐台之底面積、亦即是開口於下部電極41之背面 的面積’圓錐台之側面積、亦即是下部電極41之內壁的 -10- (8) (8)1365015 面積係爲較大的方式而被形成。絕緣層內孔26b,係同樣 地被形成爲朝向下方而縮小口徑的圓錐台形狀。而後,下 部電極內孔41b之錐狀角0 1’係以相較於絕緣層內孔 26b之錐狀角02爲更大的方式而被形成。其結果,絕緣 層內孔2 6b之母線與下部電極內孔41b之母線,係在連接 部位J成爲彎曲。但是,絕緣層內孔26b,係亦可形成爲 其剖面積係與下部電極內孔41b之底面積爲一致的圓柱狀 ,於此情況,在連接部位亦成爲彎曲。進而,下部貫通孔 導體45之底部(與核心基板20之接地用導體層22G相 接的部分)的口徑Φ via-b,係以相較於層積部30之層積 部內貫通孔導體(BU貫通孔導體)34之底部(與圓板部 46相接的部分)的口徑φ bu-b爲更小的方式而被形成。 如此這般,由於下部電極內孔41b係成爲錐狀孔(圓錐台 形狀)因此相較於圓柱孔的情況,下部貫通孔導體45下 部電極41之接觸面積係爲增加。 層積部30,係爲在薄膜電容器40之上側,交互層積 層積部內絕緣層(BU絕緣層)36與BU導體層32者,挾 持BU絕緣層36而被配置於上下之BU導體層32彼此之 間,或是挾持著BU絕緣層36而被配置於上下之BU導體 層32與薄膜電容器40之間,係經由BU貫通孔導體34 而被電性連接。另外,考慮層積部30之微細化,BU導體 層32之厚度係成爲較下部電極41爲更薄。又,在層積部 30之最表層,被形成有安裝部60。此種層積部30,雖係 藉由周知的減成法(Subtractive)或加成法(additive) -11 - 1365015 ⑼ (亦包含半加成法或全加成法)而形成,但舉例而言,可 由以下之方法來形成。亦即是,首先,在核心基板20之 表背兩面’貼附成爲BU絕緣層36 (常溫下之楊格率爲例 如2〜7Gpa)之樹脂薄片。此樹脂薄片,係以變性環氧系 樹脂薄片、聚苯醚系樹脂薄片、聚醯亞胺系樹脂薄片、氰 酯系樹脂薄片等所形成,其厚度係大略爲20〜80#m。此 種樹脂薄片’係亦可分散有氧化矽、氧化鋁、氧化锆等之 無機成分。接下來,在所貼附之樹脂薄片上,以二氧化碳 氣體雷射或是UV雷射、YAG雷射、準分子雷射等來形成 貫通孔,並在此樹脂薄片之表面與貫通孔之內部施加無電 解銅電鍍而作成導體層。在此導體層上形成電鍍抗鈾劑, 並在電鍍抗蝕劑非形成部施加電解銅電鍍後,藉由將抗蝕 劑下之無電解銅電鏟以鈾刻劑來除去,而形成BU導體層 32。另外,貫通孔內部之導體層係成爲BU貫通孔導體34 。於本實施形態,薄膜電容器40之下部電極41係被形成 爲較BU導體層32爲更厚。 接下來,針對如此這般所構成之多層印刷配線板1〇 的使用例作說明。首先,將在背面被配列有多數之銲錫突 塊的半導體元件70載置於安裝部60。此時,半導體元件 70之接地用端子、電源用端子、訊號用端子係分別與安 裝部60之接地用墊片61、電源用墊片62、訊號用墊片 63相接觸。接下來,藉由回銲將各端子以銲錫接合。而 後,將多層印刷配線板1 〇與主機板等之其他的印刷配線 板接合。此時,預先在被形成於多層印刷配線板10之背 -12- (10) 1365015
面的墊片上形成銲錫突塊,並在與其他之印刷配線板上的 所對應之墊片相接觸的狀態下,藉由回銲來接合之。被內 藏於多層印刷配線板10之薄膜電容器40,係由於具備有 介電率高之由陶瓷所成的高介電質層43,或是由於下部 電極41及上部電極42係爲塗布圖案而面積較大,因此靜 電容量大,故能得到充分的解耦合效果,被安裝於安裝部 60之半導體元件70 ( 1C )的電晶體係不易成爲電源不足 。另外,因應必要,亦可在多層印刷配線板1 0之安裝部 60的周圍搭載晶片電容器。 接下來,針對本實施例之多層印刷配線板10的製造 順序,根據圖5〜圖9作說明。首先,如圖5 ( a)所示, 準備核心基板20,並在此核心基板20上以真空層壓來將 熱硬化性絕緣薄膜(味之素公司製之ABF-45SH,成爲圖 2所示之電容器下絕緣層26者)以溫度50〜150 °C,壓力 0.5〜1.5MPa之層壓條件下貼合。接下來,在預先製作之 厚膜上,將以鎳製之金屬箔42 2與銅製之金屬箔42 6來將 高介電質層424挾持的三明治構造所成的高介電質薄片 42 0,在熱硬化性絕緣薄膜之上,使用真空層壓而以溫度 50〜150°C,壓力 〇.5〜1.5MPa之層壓條件下貼合。而後 ,以150°C乾燥一小時(參考圖5(b) >。藉由此,熱硬 化性樹脂薄膜係硬化而成爲層間絕緣層4 1 〇。此時,高介 電質薄片420之金屬箔422與核心基板20之導體層22之 間的距離係成爲30# m。另外,高介電質薄片420,係爲 使用將金屬箔422之表面粗化後者。此粗化,在此處係使 -13- (11) (11)
1365015 用板間處理(interPlate Process’ Ebara Udylite 公 來進行。層壓時之高介電質薄片42 0的兩金屬箱 426,係均爲未形成有電路的塗布層。此係由於以 由。亦即是,若是將兩金屬箔422、426之一部分 蝕刻等來去除,則(1 )會有在表、背面之金屬的 改變,或是在被去除之部分成爲起點而使高介電質 生彎曲或是彎折的情形,(2)若是去除金屬箔之 ,則會產生邊緣(edge),使得層壓之壓力集中在此 (3)會成爲使層壓裝置直接接觸高介電質層,而 些等的原因,而使得在高介電質層容易產生碎裂, 在其後的電鍍工程中此碎裂部分被電鍍所塡充,貝y 箔之間會成爲短路。又,若是在層壓前將電極的一 去,則不但會有高介電質薄片之靜電容量減少的問 將該高介電質薄片層壓時,亦會產生需將高介電質 核心基板20作位置的調整配合之後再行貼合的必 而,由於高介電質薄片係爲較薄而較不具備有剛性 在作金屬箔之一部分的除去時其位置精確度會變差 上,由於需要考慮位置對準的精確度而除去金屬箔 分,因此不但有必要將較大範圍的金屬箔除去,而 置對準的精確度亦會由於高介電質薄片較薄而變差 以上的理由,在層壓時之高介電質薄片420的兩 422、426,係以任一均爲未形成有電路的塗布層爲 接下來,針對高介電質薄片420之製作步驟順 明。 -司製) 422 ' 下的理 ,藉由 殘存率 薄片產 一部分 部分, 因爲此 而若是 兩金屬 部份除 題,在 薄片與. 要。進 ,因此 。再加 之一部 且其位 。由於 金屬箔 理想。 序作說 -14- (12) (12)1365015 (1) 首先在乾燥氮氣中,將秤量爲濃度1.0莫耳/ 公升之二乙氧基鋇與雙四異丙氧基鈦,溶解於脫水後之甲 醇與2—甲氧基乙醇之混合溶媒(體積比3: 2)中,並在 室溫之氮氣環境下攪拌3天,而調製出鋇與鈦之烷氧基前 驅體組成物溶液。接下來,將此前驅體組成物溶液一面保 持在0°C —面攪拌,並將預先去除二氧化碳之水以0.5毫 升/分之速度噴霧於氮氣流中而加水分解》 (2) 將如此所製成之溶膠凝膠溶液,通過0.2微米 之過濾器,將析出物等過濾掉 。 (3 )將以上述(2 )所製作的濾液以1 5 00rPm —分鐘 旋轉塗布於厚度14/zm的鎳製之金屬箔422(之後成爲下 部電極41)上。將把溶液旋轉塗布後之基板,放置於被 保持在150 °C之熱平板上3分鐘使其乾燥。而後,將基板 插入被保持在850°C之電爐中,進行15分鐘之燒成。於 此,以在一次的旋轉塗布/乾燥/燒成所能得到之膜厚成 爲0.03/zm的方式,來調整溶膠凝膠的黏度。另外,作爲 下部電極41,除了鎳之外,亦可使用銅、白金、金、銀 等。 (4) 重複25次的旋轉塗布/乾燥/燒成,而得到厚 度0.75/zm的高介電質層424。 (5) 而後,使用濺鍍等之真空蒸著裝置,在高介電 質層424上形成銅層,並進而藉由在此銅層上以電解電鍍 等來追加l〇"m左右的銅,而形成金屬箔42 6(之後成爲 上部電極42之一部分)。如以上一般,得到高介電質薄 -15- (13) (13)1365015 片 420。對此介電特性,使用INPEDANCE/GAIN PHASE ANALYZER (Hewlett-Packard 公司製,產品名:4194A) ,在頻率1kHz,溫度25°C,OSC準位IV之條件下作測 定’其結果,其比介電率,係爲13 00。另外,真空蒸著 係除了銅之外,形成白金或金等之金屬層亦可,電解電鍍 亦除了銅以外,形成鎳、錫等之金屬層亦可。又,雖將高 介電質層設爲鈦酸鋇,但是藉由使用其他之溶膠凝膠溶液 ,亦可形成爲鈦酸緦(SrTi03 ),氧化鉬(Ta03、Ta205 )’锆鈦酸錯(PZT),鉻駄酸給鑭(PLZT),锆鈦酸鉛 鈮(ΡΝΖΤ ) ’銷鈦酸鉛銘(PCZT ),以及銷鈦酸鉛緦( PSZT)中之任一者。 另外,作爲高介電質薄片420之其他的製作方法,也 有以下的方法。亦即是,將鈦酸鋇粉末(富士鈦工業股份 有限公司製,ΗΡΒΤ系列),分散在相對於鈦酸鋇粉末之 全重量,以聚乙烯醇5重量部、純水50重量部以及作爲 溶劑系可塑劑之苯二甲酸雙辛酯又或是鄰苯二甲酸二丁酯 1重量部的比例所混合之黏合劑溶液中,而後將此以滾輪 塗布機、刮刀又或是α塗布機等,在厚度爲14ym之鎳 製的金屬箔422上,印刷成厚度5〜7ym左右的薄膜狀 ,再以6 0 °C 1小時,8 0 °C 3小時,1 0 0 °C 1小時,1 2 0 °C 1小時’ 150°c 3小時來乾燥並形成未燒成層。除了
BaTi03之外,亦可將包含有選自由SrTi03、Ta03、Ta205 、PZT ' PLZT、ΡΝΖΤ、PCZT、PSZT 所成之群中的 1 種或 2種以上之金屬氧化物所成的糊,使用滾輪塗布機、刮刀 -16- (14) (14)
1365015 等之印刷機,來印刷成厚度0.1〜1 Ο # m之薄膜狀, 其乾燥而形成未燒成層。印刷後,將此未燒成層在 950°C的溫度範圍內來燒成,作成高介電質層424。 ,使用濺鍍等之真空蒸著裝置,在高介電質層424 _t 銅層,並進而藉由在此銅層上以電解電鍍等來追加 左右的銅,而形成銅製之金屬箔42 6。另外,ί 著係除了銅之外,形成白金或金等之金屬層亦可,霄 鍍亦除了銅以外,形成鎳、錫等之金屬層亦可。除ΙΗ ,亦可使用將鈦酸鋇作爲標靶之濺鍍法。 接下來,在層積有高介電質層420之製作途中纪 上,貼附市販的乾薄膜43 0 (蝕刻光阻)(參考圖5 ),並藉由在多層印刷配線板之圖案形成時通常進C 光、顯像,來在與基板20之導體層22Ρ相對向之β 成圓孔430a (參考圖5 ( d))。而後進行蝕刻(# 5(e)),將薄膜剝離(參考圖5(f))。其結果, 介電質薄片420之中的與核心基板20之導體層22P 向之位置,形成有圓柱孔420a。另外,在蝕刻工程 係使用氯化銅蝕刻液。另外,作爲圓柱孔420a之形 法,除了上述的方法以外,亦可不在金屬箔426上貼 薄膜430,而在形成圓柱孔420a之位置照射UV雷躬 時,亦可以貫通金屬箔426、高介電質層424以及金 422而到達導體層22P的方式,來將孔開孔。 接下來,在將高介電質薄片42 0形成有圖案之製 中的基板上,再度貼附市售之乾薄膜44〇(參考圖6 並使 6 0 0〜 而後 二形成 2〜1 0 ί空蒸 i解電 :之外 j基板 (c) i的曝 ί置形 ;考圖 在筒 相對 :中, i成方 i附乾 :。此 :屬箔 丨作途 (a) -17- (15) (15)1365015 ),並藉由曝光、顯像,在對向於核心基板20之導體層 22G的位置,形成俯視時成爲甜甜圈形狀的甜甜圈溝440a (參考圖6(b)),而後,進行鈾刻(參考圖6(c)) ,將薄膜剝離(參考圖6(d))。其結果,在高介電質 薄片420之中,與核心基板20之導體層22G相對向之位 置,形成有甜甜圈溝420Ϊ)。另外,在蝕刻工程中,雖係 使用氯化銅蝕刻液,但是,係以在將金屬箔426以及高介 電質層424鈾刻之後,僅些許蝕刻金屬箔422的狀態的方 式,作短時間的處理。又,被甜甜圈溝4 2 0b所包圍的區 域,係成爲在俯視時成爲圓形之島部420c。此時,乾薄 膜440之開口部的蝕刻,係可僅將金屬箔426除去而形成 甜甜圏溝420b,亦可將金屬箔426與高介電質層424之 一部分除去而形成甜甜圈溝420b。 接下來’使用刮漿板,在圓柱孔420a以及甜甜圈溝 42 0b塡充層間塡充用樹脂45〇 (參考圖6(e)),並以 l〇〇°C乾燥2G分鐘。於此,層間塡充用樹脂450,係爲使 用將雙酚F型單體(油化SHELL公司製,分子量:310, 商品名:E-8〇7 ) 100重量部,和在表面覆蓋有矽烷耦合 劑之平均粒徑爲1.6#m而最大粒徑爲15;am以下的Si〇2 球狀粒子(阿多特克公司製,商品名CRS1101-CE) 72重 量部,以及調平劑(桑諾布可公司製,商品名佩雷諾魯 S4) 1_5重量部在容器中攪拌混合而調製。此時之黏度在 23±1 °C下係爲30〜60Pa/s。另外,作爲硬化劑,使用咪唑 硬化劑(日本四國化成公司製,商品名2E4MZ-CN) 6.5 -18- (16) (16)1365015 重量部。而後,在將此樹脂45 0塡充並乾燥之·後,對製造 途中之基板的表面作硏磨並平坦化,直到高介電質薄片 420之金屬箔426的表面露出爲止,接著並藉由進行1〇〇 °C 1小時’ 150°C 1小時的加熱處理,使此樹脂450硬 化(參考圖6(f) )»此結果,圓柱孔420a以及甜甜圈 溝420b係成爲被層間塡充用樹脂450塡充的狀態。 接下來’在被層間塡充用樹脂450所塡充的圓柱孔 420a,以二氧化碳氣體雷射來形成到達核心基板20之導 體層22P的電源側錐狀孔454(參考圖7(a))。由於二 氧化碳氣體雷射雖可在層間塡充用樹脂450上開孔,但是 在導體層22P上開孔係爲困難,因此將電源側錐狀孔454 的深度設爲到達導體層22P之位置爲止一事係爲容易。接 下來,在俯視時爲圓形之島部420c上,藉由UV雷射來 貫通金屬箔422而形成接地側第1錐狀孔456 (參考圖7 (b ))。此時之UV雷射的照射條件,係爲輸出功率3〜 10W,頻率25〜60kHz,而發射數(雷射加工次數)爲50 〜200次。具體而言,第1次之發射的輸出爲3W,頻率 爲25kHz,將雷射之輸出功率設爲最大輸出,而後隨著次 數之增加而緩慢降低輸出功率。此結果,能將接地側第1 錐狀孔456之錐狀角設爲較大。接下來,在層間絕緣層 410之中相當於接地側第1錐狀孔456的底面之部分,藉 由二氧化碳雷射來形成到達核心基板20之導體層22G的 接地側第2錐狀孔4 5 8 (參考圖7 ( c ))。於此,係將接 地側第1錐狀孔456的錐狀角0 1。設爲較接地側第2錐 (17) (17)1365015 狀孔45 8的錐狀角02爲更大。此時之二氧化碳雷射的照 射條件,係爲當波長9.4"m的二氧化碳雷射的情況時, 將遮罩的貫通孔之口徑設爲1 ·0〜5.0 mm,發射數設爲1〜 5次,脈衝幅爲3〜30ysec,能量密度爲5〜50mj/cm2。 具體而言,將第一次的發射之能量密度設爲15mj/cm2, 將脈衝幅設爲15/z sec,而後,隨著次數的增加,使能量 密度及脈衝幅變小。另外,經由改變二氧化碳氣體雷射之 能量密度或是脈衝幅,能改變0 2。又,由於二氧化碳氣 體雷射雖然可以在層間絕緣層4 1 0上開孔,但是在導體層 22G開孔或是將金屬箔422之孔徑擴大一事係爲困難,因 此能一面將接地側第1錐狀孔456之內壁維持在當初的形 狀,一面容易地將接地側第2錐狀孔458的深度設爲到達 導體層22G之位置。 接下來,在對此製作途中的基板之表面(亦包含有各 錐狀孔454、456、458之底面以及周圍壁面)施加無電解 電鍍觸媒之後,將此基板浸漬在無電解銅電鍍水溶液中, 在基板之表面形成厚度0.6〜3.0"m的無電解銅電鍍膜 460(參考圖8(a))。另外,無電解銅電鍍水溶液,係 使用以下之組成者。硫酸銅:〇.〇3m〇l/L ’ EDTA : 0.200mol/L > HCHO : 0.1g/L - NaOH : 0.1mol/L > a ,α 吡啶:1 OOmg/L,聚乙二醇(PEG ) : 〇.lg/L。接下來, 在無電解銅電鍍膜460上,貼附市售之乾薄膜47〇(參考 圖8(b)),並藉由曝光、顯像以及鈾刻,僅在與甜甜 圈溝42 0b相對向之位置使乾薄膜47 0殘留(參考圖8(c -20- (18) (18)1365015 )),在無電解銅電鍍膜460的表面上之除了被乾薄膜 4 70所被覆的部分以外,全面形成厚度爲25//m的電解銅 電鍍膜462 (參考圖8(d))。另外,電解銅電鍍液,係 使用以下組成者。硫酸:200g/L,硫酸銅:80g/L,添加 劑:19.5ml/L(阿多特克日本公司製,卡帕拉西多GL) 。又,電解銅電鍍係以下述之條件進行。電流密度 1 A/dm2,時間115分鐘,溫度23 ±2 °C。接下來,將乾薄 膜470剝離,將此乾薄膜470所殘留之部分的無電解銅電 鍍膜460,藉由以硫酸-過氧化氫系的蝕刻液來蝕刻(參 考圖8(e))。藉由經過此種工程,在核心基板20上形 成薄膜電容器40。亦即是,金屬箔4 22係成爲下部電極 41,高介電質層424係成爲高介電質層43,而金屬箔42 6 、無電解銅電鍍膜460以及電解銅電鍍膜4 62中較高介電 質層424更爲上方之部分,係成爲上部電極42。又,包 含有被塡充在第1及第2接地側錐狀孔45 6、45 8之無電 解銅電鍍膜46 0以及電解銅電鍍膜462之部分,係成爲下 部貫通孔導體45,被塡充在電源側錐狀孔454之無電解 銅電鍍膜46G以及電解銅電鍍膜462之部分,係成爲上部 貫通孔導體48。 接下來,對形成了電解銅電鍍膜4 62之製作途中的基 板,進行以含有 NaOH(10g/L)、NaC102(40g/L)、Na3P04 (6g/L)之水溶液作黑化浴(氧化浴)的黑化處理,以及用 含有NaOH(10g/L)、NABH4(6g/L)之水溶液作還原浴之還 原處理,而在電解銅電鍍膜462之表面形成粗化面(未圖 -21 - (19) (19)1365015 示)。而後,在薄膜電容器40之上,將樹脂絕緣薄片 480,藉由真空層壓機而在溫度50〜150 °C,壓力0.5〜 1.5MPa之層壓條件下貼合’並在150°C下保持3小時使其 硬化(參考圖9(a))。此樹脂絕緣薄片480,係爲變性 環氧系樹脂薄片、聚苯醚系樹脂薄片、聚醯亞胺系樹脂薄 片、氰酯系樹脂薄片又或是醯亞胺系樹脂薄片,而亦可含 有熱可塑性樹脂之聚烯烴系樹脂或聚醯亞胺系樹脂,亦可 含有熱硬化性樹脂之矽膠樹脂或是SBR、NBR、氨酯等之 橡膠系樹脂,亦可在其中分散有如氧化矽、氧化鋁、氧化 锆等之無機系的纖維狀、塡料狀、扁平狀之物。在此樹脂 絕緣薄片480之特定位置,以C02雷射來形成孔482 (參 考圖9(b)),而後在施加粗化處理並進行無電解銅電 鍍後,層積電鍍抗蝕劑,藉由曝光、顯像,來在電鑛抗蝕 劑上形成圖案,並進行藉由電解銅電鍍之圖案電鍍,在將 電鍍抗蝕劑剝離後,藉由蝕刻而在無電解銅電鍍膜之中將 被電鍍抗蝕劑所覆蓋之部分去除,而形成BU導體層32 ( 參考圖9(c))。將此BU導體層32之厚度,以使其成 爲較下部電極41爲更薄的方式,來調整電解電鍍的時間 。具體而言,係使BU導體層32之厚度成爲12//m。於 圖9(c)中,樹脂絕緣薄片480係成爲BU絕緣層36, 孔482內之電鍍係成爲BU貫通孔導體34。而後,藉由重 複圖9(a)〜(c)之操作,而完成層積部30(參考圖2 )。此時,在層積部30之最上層,形成有成爲各墊片61 、62、63之電極,而得到如圖1及圖2所示之多層印刷 -22- (20) (20)1365015 配線板10。另外’此種完成層積部30的手法’係爲在該 業界中所周知的—般手法。 若藉由以上所詳述之本實施形態的多層印刷配線板 10,則薄膜電容器40之下部電極41與下部貫通孔導體 45的接觸面積(下部電極內孔41b之側面積)’相較於 如圖10所示之以使貫通孔導體抵接於下部電極41的方式 來形成的情況係成爲較大。亦即是’在抵接於下部電極 41之貫通孔導體的情況’薄膜電容器40之下部電極41 與貫通孔導體之間的接觸面積’雖係成爲貫通孔導體之頂 部的面積,但是此係相當於下部電極內孔41b的底面積。 相對於此,在本實施形態中’薄膜電容器40之下部電極 41與下部貫通孔導體45之接觸面積,係成爲下部電極內 孔4 1 b的側面積,而此係被形成爲比下部電極內孔4 1 b之 底面積爲更大。因此,薄膜電容器40之下部電極41與下 部貫通孔導體45之接觸面積,相較於以使貫通孔導體抵 接於下部電極41的方式所形成的情況係成爲更大,藉由 此,在熱循環試驗後,下部貫通孔導體45下部電極41之 間係不容易產生剝離。故而,能十足地抑制在熱循環試驗 中所產生的不良。 又’由於下部貫通孔導體45,係在絕緣層內孔2 6b 之母線與下部電極內孔41b之母線的連接部位J彎曲,因 此由於以此彎曲部作爲基點而易於變形,故能容易地將應 力緩和。 進而’由於下部電極41係被形成爲較構成層積部30 -23- (21) (21)1365015 之BU導體層32爲更厚,因此能比較容易地將薄膜電容 器40之下部電極、1與下部貫通孔導體45之間的接觸面 積增大。又,下部電極41係成爲低電阻。 更進而,由於在下部貫通孔導體45之中,與核心基 板20之導體層22相接觸的底部之口徑</»via-b,係爲較 BU貫通孔導體34之底部口徑φ bu-b爲更小,因此能提 高對多層印刷配線板10全體之應力的抵抗力。其理由係 如以下所述。亦即是,下部貫通孔導體45,雖係以抵接 於核心基板20之導體層22G的狀態來與其相接觸,但是 由於其與下部電極41係爲以側面來相接觸,因此接觸強 度高。相對於此,由於BU貫通孔導體34僅是以抵接的 狀態而與上部電極42或BU導體層32相接觸,因此若是 應力集中在此接觸處,則容易產生剝離。故而,藉由將下 部貫通孔導體45之底部的面積,設爲較BU貫通孔導體 34之底部的面積爲更小,而使下部貫通孔體45成爲容易 受到應力,能夠減小被施加在B U貫通孔導體3 4之應力 。其結果’提高全體之對於應力的抵抗力。 另外’本發明係並不限定爲上述之實施形態,只要是 屬於本發明之技術的範圍,則不用說係可作各種之實施形 態。 例如,在上述實施形態中,雖係在核心基板2 0上形 成薄膜電容器40,並在該薄膜電容器40上形成層積部30 ’但是亦可在核心基板20上形成層積部30,並在該層積 部30上形成薄膜電容器40。此時,下部貫通孔導體45 -24- (22) (22)1365015 之底部的口徑Φ via-b,係成爲與層積部30之BU導體層 32接觸的部分。 在上述實施形態中,雖係將絕緣層內孔2 6b形成爲朝 向下方而縮小口徑的錐狀,但是亦可形成爲其剖面成爲下 部電極內孔41b之底部面積的圓柱狀。此時,亦由於下部 貫通孔導體45係在連接部位成爲彎曲,故容易將應力緩 和。 在上述實施形態中,雖係將下部電極內孔41b之錐狀 角01設爲較絕緣層內孔26b之錐狀角02爲更大,但是 亦可將兩錐狀角01、02設爲相同角度。此時,雖然下 部貫通孔導體45在連接部位變爲不會彎曲,但是由於薄 膜電容器40之下部電極41與下部貫通孔導體45間之接 觸面積,相較於已將貫通孔導體抵接於下部電極41之方 式所形成的情況係變爲較大,因此在熱循環試驗後,在下 部貫通孔導體45與下部電極41之間不容易產生剝離。 在上述之實施形態中,雖係將BU貫通孔34之剖面 形狀設爲杯狀(所謂的錐狀貫通孔),但是亦可爲在杯內 塡充金屬或導電性樹脂的所謂塡充貫通孔(filled Via ) ο 在上述實施形態中,雖係將下部電極內孔41b之錐狀 角設爲較絕緣層內孔2 6b之錐狀角02爲更大,但是 亦可爲01<02。此時,亦由於下部貫通孔導體45係在 連接部位成爲彎曲,故容易將應力緩和。 -25- (23) (23)1365015 [實施例] 根據上述之實施形態的多層印刷配線板1 〇的製作順 序,將表中所展示之實施例1〜19以及參考例1,藉由變 更鎳箔之厚度或是調整UV雷射或二氧化碳雷射之條件而 製作之,並針對此些進行以下之評價試驗。亦即是,從被 設置於多層印刷配線板1〇之安裝部60的多數接地用墊片 61及電源用墊片62中選出數個,在對所選出的接地用墊 片61和與此接地用墊片61電性連接之接地用外部端子之 間的電阻作測定的同時,同樣地對所選出的電源用墊片 62和與此電源用墊片62電性連接之電源用外部端子之間 的電阻作測定,並將此些設爲初期値R0,接下來,在薄 膜電容器40之上部電極42與下部電極41之間施加 3.3[V]的電壓,將電荷充電至薄膜電容器40以後,將其 放電。重複此充電•放電50次。接下來,在將多層印刷 配線板10放置在-55 °C下5分鐘後,將其放置在125 °C下 5分鐘,在重複進行此種所謂的熱循環實驗50次後,對 已測定有初期値R0之墊片-外部端子之間的連接電阻R 作測定。而後,對各個墊片-外部端子,求取出將從連接 電阻値R減去初期値R0後的差分除以初期値R0,再將其 乘以1 00的値(1 00x ( R - R0 ) / R0 ( % )),若此些値 之中所有均爲在±10%以內者,則爲合格(「〇」),除 此之外,則評價爲不合格(「X」)。將其結果,展示於 表1。另外’表1之參數係爲如圖11所示。又,各實施 例或比較例之多層印刷配線板1 0,基本上係爲具有圖1 -26- (24) (24)1365015
及圖2之構成,而將各構成構件之材質或大小、配置位置 等共通化,僅有表1中所記載之各參數,係成爲表1所記 載的値。 1365015 Λ. / 5 (2 ί 評惯結果 1500 X X 〇 〇 X X 〇 〇 X X 〇 〇 〇 〇 〇 〇 X X X X 1200 X X 〇 〇 X X 〇 〇 X X 〇 〇 〇 〇 〇 〇 〇 〇 X X 1000 X X 〇 〇 〇 X 〇 〇 X X 〇 〇 〇 〇 〇 〇 〇 〇 X X 750 〇 X 〇 〇 〇 X 〇 〇 X X 〇 〇 〇 〇 〇 〇 〇 〇 X X ο 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 X X 250 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 X 下部貫通孔導體 %3Δ S ο Λ ο Λ Ο Λ ο Λ ο Λ ο Λ 〇 Λ ο Λ ο Λ ο Λ ο Λ Ο Λ Ο Λ ο Λ ο Λ 〇 Λ ο Λ ο Λ ο Λ ο Λ 形狀 直線 直線 彎曲 ffl ir 直線 直線 ffl if 彎曲 直線 直線 相 » 彎曲 租 ir 彎曲 _1 彎曲 m 彎曲 彎曲 直線 直線 φ via-b (Mm) ο m »r> ίΝ ν) ο ο 〇〇 r^> (Ν 的 ο φ via-m (Mm) 〇〇 ΙΟ ΙΟ 00 *n >ri Ο m ο ΙΛ» m ΙΤϊ 〇 »/Ί V) W-) »〇 S S φ via-t (μπι) 1/Ί \ο νο \〇 •Τϊ ν〇 Vi Ό ΚΤ) \〇 V) v〇 v〇 ΙΟ ν〇 ΙΛ ν〇 S »〇 ν〇 Ο jn Ο Ο g ν〇 (Ν Η 來<3 ο Λ Ο Λ ο Λ Ο Λ Ο Λ Ο Λ 〇 Λ Ο Λ Ο Λ Ο Λ ο Λ Ο Λ ο Λ Ο Λ 〇 A 〇 Λ Ο Λ Ο Λ ο Λ ο V TL (ym) 寸 寸 寸 寸 ^Η ο ο 《1 φ bu-b (Aim) 1_ (Ν m 寸 m \〇 卜 00 ο ο <Ν m ο 卜 00 Os — W 辑 比較例 Λ 砷 u m w <1
湖-K - 聃 I ε Φ 猢 s m 闼 m η m tfuml ρΓ -28 - (26) (26)1365015 由表1可清楚得知,實施例1〜19,其薄膜電容器40 之下部電極41與下部貫通孔導體45的接觸面積(下部電 極內孔41b之側面積),相較於以使貫通孔導體抵接於下 部電極41的方式來形成的情況(參考圖1〇)之接觸面積 (相當於下部電極內孔41b之底面積)係成爲較大,又, 由於下部電極41之厚度亦爲比層積部30之BU導體層32 爲更厚,因此相較於參考例1,熱循環試驗之結果係爲優 良。特別是,在如實施例3、4、7、8、11〜18 —般之下 部貫通孔導體45成爲彎曲時的情況(亦即是錐狀角01> Θ2)下,相較於實施例1、2、5、6、9、10、19 —般之 之下部貫通孔導體45爲未成爲彎曲時的情況(亦即是錐 狀角02)下,就算是熱循環試驗之次數超過125次 ,其連接電阻値亦維持在良好之値。又,實施例1 4、1 7 、:18,雖是除了下部貫通孔導體45之底部的口徑φ vi a-b 相異之外,其他均爲相同之條件,但是相較於下部貫通孔 導體45之底部的口徑4via-b成爲和BU貫通孔導體34 之底部的口徑Φ bu-b相同或是超過φ bu-b的情況(實施 例17、18),下部貫通孔導體45之底部的口徑φ vi a-b 爲未滿BU貫通孔導體34之底部的口徑φ bu-b的情況( 實施例14)在熱循環試驗的評價結果上係爲較優良。 本申請,係將於2005年10月14日所申請之日本國 專利申請第2005-300320作爲優先權主張之基礎,並藉由 引用,將其內容全部包含於本說明書中。 -29 -
Claims (1)
- 1365015 -第095B7914號專利申請案中文申請專利範圍修正本 .民國101年2月10日修正 十、申請專利範圍 1 · 一種印刷配線板’係爲安裝有半導體元件之印刷 配線板,其特徵爲,具備有: 薄膜電容器,其係將高介電質層挾持在上部電極和下 部電極之間,前述上部電極以及前述下部電極之其中一方 φ 係與前述半導體元件之電源線電性連接,前述上部電極以 及下部電極之另外一方係與前述半導體元件之接地線電性 連接;和 電容器下絕緣層,其係被設置於該薄膜電容器之下面 ,而與前述下部電極接觸;和 下部電極對向導體層,其係挾持該電容器下絕緣層, 並被設置於與前述下部電極相對向之位置;和 下部貫通孔導體,其係被塡充在貫通前述電容器下絕 φ 緣層之絕緣層內孔,以及貫通前述下部電極,且側面積爲 較底面積爲大之下部電極內孔中,而將前述下部電極對向 導體層與前述下部電極電性連接。 2. 如申請專利範圍第1項所記載之印刷配線板,其 中,前述絕緣層內孔之母線與前述下部電極內孔之母線, 在連接部位係爲彎曲。 3. 如申請專利範圍第2項所記載之印刷配線板,其 中,前述絕緣層內孔以及前述下部電極內孔係共同被形成 爲朝向下方而縮小口徑的圓錐台狀,且相較於前述絕緣層 1365015 內孔之錐狀角,前述下部電極內孔之錐狀角係爲較大。 - 4.如申請專利範圍第2項所記載之印刷配線板,其 中,前述絕緣層內孔係被形成爲圓柱狀,前述下部電極內 孔係被形成爲朝向下方而縮小口徑的圓錐台狀。 5. 如申請專利範圍第1〜4項中之任一項所記載之印 刷配線板,其中,在前述薄膜電容器之上側又或是下側, 係具備有層積部,前述下部電極層,係爲較構成前述層積 部之層積部內導體層爲更厚。 6. 如申請專利範圍第5項所記載之印刷配線板’其 中,前述下部貫通孔導體之與前述下部電極對向導體層相 接觸的底部之口徑,係爲較將前述層積部內導體層彼此電 性連接的層積部內導體之與前述層積部內導體層相接觸的 底部之口徑爲更小。 7 ·如申請專利範圍第1〜4項中之任一項所記載之印 刷配線板,其中,前述高介電質層係爲陶瓷製。 1365015 第95137914號專利申請案 中文圖式修正頁民國98年10月21日修正1365015 圖11Φ bu-bTL —HB1365015 正年…月 克圖12 63 61 62 61 62 61 62 63 Ivllllll-A ΤΤΤ:ΠΤΤΤΤΤ 10 8040 81 84 82
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005300320 | 2005-10-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200746940A TW200746940A (en) | 2007-12-16 |
| TWI365015B true TWI365015B (zh) | 2012-05-21 |
Family
ID=37942900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095137914A TW200746940A (en) | 2005-10-14 | 2006-10-14 | Printed wiring board |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7888803B2 (zh) |
| EP (1) | EP1936682A4 (zh) |
| JP (1) | JP5058812B2 (zh) |
| CN (2) | CN102291936B (zh) |
| TW (1) | TW200746940A (zh) |
| WO (1) | WO2007043683A1 (zh) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008289131A (ja) * | 2007-04-17 | 2008-11-27 | Panasonic Corp | 送信装置と、これを用いた電子機器 |
| JP5032187B2 (ja) * | 2007-04-17 | 2012-09-26 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 |
| JP4980419B2 (ja) * | 2007-04-18 | 2012-07-18 | イビデン株式会社 | 多層プリント配線板及びその製造方法 |
| US8440916B2 (en) * | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
| US7973413B2 (en) | 2007-08-24 | 2011-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via for semiconductor device |
| US8115113B2 (en) * | 2007-11-30 | 2012-02-14 | Ibiden Co., Ltd. | Multilayer printed wiring board with a built-in capacitor |
| US7690104B2 (en) * | 2008-02-20 | 2010-04-06 | Apple Inc. | Technique for reducing wasted material on a printed circuit board panel |
| KR101609597B1 (ko) * | 2009-02-16 | 2016-04-07 | 삼성디스플레이 주식회사 | 회로기판 및 이를 갖는 표시패널 어셈블리 |
| US9142586B2 (en) | 2009-02-24 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad design for backside illuminated image sensor |
| US8531565B2 (en) * | 2009-02-24 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side implanted guard ring structure for backside illuminated image sensor |
| US8409963B2 (en) | 2009-04-28 | 2013-04-02 | CDA Procesing Limited Liability Company | Methods of embedding thin-film capacitors into semiconductor packages using temporary carrier layers |
| US8391017B2 (en) * | 2009-04-28 | 2013-03-05 | Georgia Tech Research Corporation | Thin-film capacitor structures embedded in semiconductor packages and methods of making |
| JP5644242B2 (ja) | 2009-09-09 | 2014-12-24 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
| KR101070022B1 (ko) * | 2009-09-16 | 2011-10-04 | 삼성전기주식회사 | 다층 세라믹 회로 기판, 다층 세라믹 회로 기판 제조방법 및 이를 이용한 전자 디바이스 모듈 |
| KR20110037332A (ko) * | 2009-10-06 | 2011-04-13 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP5930852B2 (ja) * | 2012-06-04 | 2016-06-08 | 株式会社ユーテック | 強誘電体結晶膜の製造方法 |
| CN108091564A (zh) * | 2012-06-29 | 2018-05-29 | 索尼公司 | 半导体装置、半导体装置的制造方法和电子设备 |
| JP2014086651A (ja) * | 2012-10-26 | 2014-05-12 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
| JP6241641B2 (ja) * | 2013-03-28 | 2017-12-06 | 日立化成株式会社 | 多層配線基板の製造方法 |
| KR20150014167A (ko) * | 2013-07-29 | 2015-02-06 | 삼성전기주식회사 | 유리 코어가 구비된 인쇄회로기판 |
| US9924597B2 (en) * | 2014-02-21 | 2018-03-20 | Mitsui Mining & Smelting Co., Ltd. | Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board |
| JP2016058472A (ja) * | 2014-09-08 | 2016-04-21 | イビデン株式会社 | 電子部品内蔵配線板及びその製造方法 |
| US9609749B2 (en) * | 2014-11-14 | 2017-03-28 | Mediatek Inc. | Printed circuit board having power/ground ball pad array |
| JP6374338B2 (ja) * | 2015-03-24 | 2018-08-15 | 京セラ株式会社 | 配線基板 |
| US10966327B2 (en) * | 2016-01-29 | 2021-03-30 | Jcu Corporation | Method for forming circuit on substrate |
| US9704796B1 (en) | 2016-02-11 | 2017-07-11 | Qualcomm Incorporated | Integrated device comprising a capacitor that includes multiple pins and at least one pin that traverses a plate of the capacitor |
| US10371719B2 (en) * | 2016-04-17 | 2019-08-06 | Kinsus Interconnect Technology Corp. | Printed circuit board circuit test fixture with adjustable density of test probes mounted thereon |
| JP6750462B2 (ja) | 2016-11-04 | 2020-09-02 | Tdk株式会社 | 薄膜コンデンサ及び電子部品内蔵基板 |
| WO2018122995A1 (ja) * | 2016-12-28 | 2018-07-05 | 株式会社野田スクリーン | 薄膜キャパシタ、および半導体装置 |
| KR20190117789A (ko) * | 2017-05-17 | 2019-10-16 | 가부시키가이샤 노다스크린 | 박막 캐패시터 구조, 및 당해 박막 캐패시터 구조를 구비한 반도체 장치 |
| JP2021141214A (ja) * | 2020-03-05 | 2021-09-16 | モレックス エルエルシー | 成形回路基板とその製造方法 |
| KR102889512B1 (ko) | 2021-01-04 | 2025-11-21 | 삼성전자주식회사 | 반도체 패키지 |
| CN116943018B (zh) * | 2023-08-04 | 2025-12-09 | 深圳奥派森生物电磁科技有限公司 | 一种肿瘤电场疗法用电极、系统 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5719416A (en) * | 1991-12-13 | 1998-02-17 | Symetrix Corporation | Integrated circuit with layered superlattice material compound |
| DE4300808C1 (de) * | 1993-01-14 | 1994-03-17 | Siemens Ag | Verfahren zur Herstellung eines Vielschichtkondensators |
| US5914851A (en) * | 1995-12-22 | 1999-06-22 | International Business Machines Corporation | Isolated sidewall capacitor |
| US5633781A (en) * | 1995-12-22 | 1997-05-27 | International Business Machines Corporation | Isolated sidewall capacitor having a compound plate electrode |
| US5826330A (en) * | 1995-12-28 | 1998-10-27 | Hitachi Aic Inc. | Method of manufacturing multilayer printed wiring board |
| JP3395621B2 (ja) * | 1997-02-03 | 2003-04-14 | イビデン株式会社 | プリント配線板及びその製造方法 |
| JP4144933B2 (ja) * | 1998-04-17 | 2008-09-03 | 北陸電気工業株式会社 | 多層回路基板及びその製造方法 |
| US6255157B1 (en) * | 1999-01-27 | 2001-07-03 | International Business Machines Corporation | Method for forming a ferroelectric capacitor under the bit line |
| JP3910387B2 (ja) * | 2001-08-24 | 2007-04-25 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法並びに半導体装置 |
| US6847527B2 (en) * | 2001-08-24 | 2005-01-25 | 3M Innovative Properties Company | Interconnect module with reduced power distribution impedance |
| US6610417B2 (en) * | 2001-10-04 | 2003-08-26 | Oak-Mitsui, Inc. | Nickel coated copper as electrodes for embedded passive devices |
| JP4166013B2 (ja) * | 2001-12-26 | 2008-10-15 | 富士通株式会社 | 薄膜キャパシタ製造方法 |
| JP3835403B2 (ja) * | 2002-11-26 | 2006-10-18 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR100548999B1 (ko) * | 2003-10-28 | 2006-02-02 | 삼성전자주식회사 | 수직으로 연장된 배선간 엠아이엠 커패시터를 갖는로직소자 및 그것을 제조하는 방법 |
| JP4700332B2 (ja) * | 2003-12-05 | 2011-06-15 | イビデン株式会社 | 多層プリント配線板 |
| US7211289B2 (en) * | 2003-12-18 | 2007-05-01 | Endicott Interconnect Technologies, Inc. | Method of making multilayered printed circuit board with filled conductive holes |
| KR100619367B1 (ko) * | 2004-08-26 | 2006-09-08 | 삼성전기주식회사 | 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법 |
| US7312146B2 (en) * | 2004-09-21 | 2007-12-25 | Applied Materials, Inc. | Semiconductor device interconnect fabricating techniques |
-
2006
- 2006-10-14 TW TW095137914A patent/TW200746940A/zh unknown
- 2006-10-16 JP JP2007540223A patent/JP5058812B2/ja active Active
- 2006-10-16 CN CN2011102250277A patent/CN102291936B/zh active Active
- 2006-10-16 WO PCT/JP2006/320574 patent/WO2007043683A1/ja not_active Ceased
- 2006-10-16 EP EP06811835A patent/EP1936682A4/en not_active Withdrawn
- 2006-10-16 US US11/580,928 patent/US7888803B2/en active Active
- 2006-10-16 CN CN2006800381312A patent/CN101288168B/zh active Active
-
2008
- 2008-10-22 US US12/255,699 patent/US8108990B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101288168A (zh) | 2008-10-15 |
| EP1936682A4 (en) | 2011-08-03 |
| CN101288168B (zh) | 2011-08-31 |
| US7888803B2 (en) | 2011-02-15 |
| JP5058812B2 (ja) | 2012-10-24 |
| US20090064493A1 (en) | 2009-03-12 |
| EP1936682A1 (en) | 2008-06-25 |
| TW200746940A (en) | 2007-12-16 |
| CN102291936B (zh) | 2013-12-25 |
| WO2007043683A1 (ja) | 2007-04-19 |
| US20070132088A1 (en) | 2007-06-14 |
| JPWO2007043683A1 (ja) | 2009-04-23 |
| US8108990B2 (en) | 2012-02-07 |
| CN102291936A (zh) | 2011-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI365015B (zh) | ||
| CN102045967B (zh) | 多层印制线路板的制造方法 | |
| JP5095398B2 (ja) | 多層プリント配線板 | |
| JP4512497B2 (ja) | コンデンサ内蔵パッケージ基板及びその製法 | |
| JP4971152B2 (ja) | プリント配線板 | |
| KR101100557B1 (ko) | 다층 인쇄 배선판 및 그의 제조 방법 | |
| JP2012033968A (ja) | プリント配線板及びその製造方法 | |
| JP4960876B2 (ja) | 高誘電体シートの製法 | |
| TWI397362B (zh) | Multilayer printed wiring board |