JP2012033968A - プリント配線板及びその製造方法 - Google Patents

Abstract

【課題】ビルドアップの流れの中でコンデンサ部を形成することができるプリント配線板を提供する。
【解決手段】プリント配線板１０では、上部電極接続部５２は、上部電極接続部第１部５２ａがコンデンサ部４０と接触することなくコンデンサ部４０を上下方向に貫通し、コンデンサ部４０の上方に設けられた上部電極接続部第３部５２ｃを経て上部電極接続部第２部５２ｂから上部電極４２に繋がっている。また、下部電極接続部５１は、コンデンサ部４０の上部電極４２とは接触しないが下部電極４１とは接触するようにコンデンサ部４０を上下方向に貫通している。このため、ビルドアップしていく流れの中で、２枚の金属箔で高誘電体層を挟んだ構造を有し後にコンデンサ部４０となる高誘電体キャパシタシートでもって全面を覆ったあとでも、上部電極接続部５２や下部電極接続部５１を形成することができる。
【選択図】図１

Description

本発明は、プリント配線板及びその製造方法に関し、詳しくは、セラミックス製の高誘電体層を上部電極及び下部電極で挟んだ構造のコンデンサ部を内蔵し半導体素子を実装するプリント配線板及びその製法に関する。

従来より、絶縁層を介して複数積層された配線パターン同士を絶縁層内のバイアホールによって電気的に接続することにより構成されるビルドアップ部を備えたプリント配線板の構造が、種々提案されている。例えば、この種のプリント配線板では、実装される半導体素子が高速にオンオフするとスイッチングノイズが発生して電源ラインの電位が瞬時に低下することがあるが、このような電位の瞬時低下を抑えるために電源ラインとグランドラインとの間にコンデンサ部を接続してデカップリングすることが提案されている。

例えば、特開２００４−８７９７１号公報には、プリント配線板に薄膜のコンデンサ部を内蔵させることが提案されている（図２１参照）。この公報では、シリコンウエハ１００上に剥離層１０１、電極層１０２、誘電体層１０３、電極層１０４、絶縁層１０５をこの順に積層した積層体１０６を用意し（図２１（ａ）参照）、絶縁層１０５に２つのフィルドビア１０７，１０８を形成し、続いてグランド電極１１１と電源電極１１２を有する基板１１０を別途用意し先ほどのフィルドビア１０７，１０８がこの基板１１０の各電極１１１，１１２と対面するように積層体１０６をひっくり返して接着する（図２１（ｂ）参照）。その後、コンデンサ部１１３（電極層１０２、誘電体層１０３、電極層１０４の３層からなる部分）を所定形状にパターニングし（図２１（ｃ）参照）、そのコンデンサ部１１３を被覆するポリイミド層１１４を形成し、そのポリイミド層１１４の上面から電極層１０２まで穴を開けたあとその穴を導電性ペーストで充填してフィルドビア１１５とする一方、同じくポリイミド層１１４の上面からフィルドビア１０８まで穴を開けたあとその穴を導電性ペーストで充填してフィルドビア１１６とする（図２１（ｄ）参照）。そして、フィルドビア１１５，１１６は外層パターン１１７によって接続される。これにより、コンデンサ部１１３の電極層１０２には電源電極１１２から電荷が供給されるようになる。

しかしながら、上述した公報では、コンデンサ部１１３の電極層１０４は真下に延びるフィルドビア１０７を介してグランド電極１１１に接続されるため、ビルドアップの流れの中でコンデンサ部１１３を形成することはできず、図２１（ａ）から図２１（ｂ）のように、ビルドアップの流れとは別に積層体１０６を作製した後これをひっくり返して基板１１０の電極１１１，１１２とフィルドビア１０７，１０８とを対面させる必要があり、製造工程が複雑化するという問題があった。

本発明は、このような課題に鑑みなされたものであり、ビルドアップの流れの中でコンデンサ部を形成することができるプリント配線板を提供することを目的の一つとする。また、このようなプリント配線板を製造するのに適した方法を提供することを目的の一つとする。

本発明は、上述の目的の少なくとも一部を達成するために以下の手段を採った。
本発明のプリント配線板は、
セラミックス製の高誘電体層を上部電極及び下部電極で挟んだ構造のコンデンサ部を内蔵し半導体素子を実装するプリント配線板において、
前記コンデンサ部の上部電極にも下部電極にも接触することなく該コンデンサ部を上下方向に貫通し該コンデンサ部よりも上方に設けられた導体層を経て前記コンデンサ部の上部電極と電気的に接続された上部電極接続部と、
前記コンデンサ部の上部電極と接触せず下部電極と接触するように該コンデンサ部を上下方向に貫通する下部電極接続部と、
を備えたものである。

このプリント配線板では、コンデンサ部の上部電極に接続される上部電極接続部は、コンデンサ部と接触することなくコンデンサ部を上下方向に貫通しコンデンサ部よりも上方に設けられた導体層を経て上部電極に繋がっている。また、コンデンサ部の下部電極に接続される下部電極接続部は、コンデンサ部の上部電極とは接触しないが下部電極とは接触している。このため、ビルドアップしていく流れの中で、２枚の金属箔で高誘電体層を挟んだ構造を有し後にコンデンサ部となる高誘電体キャパシタシートでもって全面を覆ったあとでも、上部電極接続部や下部電極接続部を形成することができる。あるいは、ビルドアップの流れの中で、金属箔とセラミックス製の高誘電体層と金属箔とをこの順に全面を覆うように積層したあと、上部電極接続部や下部電極接続部を形成することもできる。このように、本発明のプリント配線板によれば、ビルドアップの流れの中でコンデンサ部を形成することができる。

なお、本明細書において「上」や「下」と表現することがあるが、これは相対的な位置関係を便宜的に表現したものに過ぎないので、例えば上と下を入れ替えたり上下を左右に置き換えたりしてもよい。

本発明のプリント配線板において、前記コンデンサ部は、前記高誘電体層を前記上部電極及び前記下部電極で挟んだ構造に別途作製され板面全体を覆う大きさの高誘電体キャパシタシートを利用して形成されていることが好ましい。一般的にプリント配線板は２００℃以下の温度条件でビルドアップされることが多いため、ビルドアップしていく流れの中で高誘電体材料を高温（例えば６００〜９５０℃）で焼成してセラミックスにすることは困難なことから、別途、高誘電体材料を高温で焼成してセラミックス製の高誘電体層とすることが好ましいのである。

本発明のプリント配線板において、前記上部電極接続部は、前記半導体素子の電源用端子又はグランド用端子と電気的に接続され、前記下部電極接続部は、前記半導体素子のグランド用端子又は電源用端子と電気的に接続されることが好ましい。こうすれば、半導体素子のオンオフの周波数が数ＧＨｚ〜数十ＧＨｚ（例えば３ＧＨｚ〜２０ＧＨｚ）と高く電位の瞬時低下が起きやすい状況下であっても十分なデカップリング効果を奏する。この態様において、前記上部電極接続部は、前記コンデンサ部を上下方向に貫通する部分の下端が電源用導体又はグランド用導体に電気的に接続され、前記下部電極接続部は、前記半導体素子のグランド用端子又は電源用端子と電気的に接続されると共に前記コンデンサ部を上下方向に貫通する部分の下端がグランド用導体又は電源用端子に電気的に接続されることが好ましい。

本発明のプリント配線板において、前記高誘電体層は、チタン酸バリウム（ＢａＴｉＯ₃）、チタン酸ストロンチウム（ＳｒＴｉＯ₃）、酸化タンタル（ＴａＯ₃、Ｔａ₂Ｏ₅）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、チタン酸ジルコン酸ニオブ鉛（ＰＮＺＴ）、チタン酸ジルコン酸カルシウム鉛（ＰＣＺＴ）及びチタン酸ジルコン酸ストロンチウム鉛（ＰＳＺＴ）からなる群より選ばれた１種又は２種以上の金属酸化物を含んでなる原料を焼成して作製したものであることが好ましい。これらは誘電率が高いため、コンデンサ部の電気容量が大きくなり、十分なデカップリング効果を得やすくなる。

本発明のプリント配線板において、前記上部電極及び前記下部電極は、ベタパターンとして形成されていることが好ましい。こうすれば、コンデンサ部の上部電極及び下部電極の面積を大きくすることができるため、このコンデンサ部の電気容量が大きくなる。なお、各ベタパターンは配線板の板面の略全面に設けられていることが好ましいが、略全面ではなく部分的に設けられていてもよい。

本発明のプリント配線板において、前記コンデンサ部は、前記上部電極及び前記下部電極の間の距離が１０μｍ以下であって実質的に短絡しない距離に設定されていることが好ましい。こうすれば、コンデンサ部の電極間距離が十分小さいため、このコンデンサ部の電気容量を大きくすることができる。

本発明のプリント配線板の製造方法は、
（ａ）セラミックス製の高誘電体層を２枚の金属箔で挟んだ構造に別途作製された高誘電体キャパシタシートを第１電気絶縁層上に貼り付ける工程と、
（ｂ）前記高誘電体キャパシタシートを上下方向に貫通する上部電極用シート貫通穴及び下部電極用シート貫通穴を形成する工程と、
（ｃ）前記両シート貫通穴を充填し且つ前記高誘電体キャパシタシートの上面を覆う第２電気絶縁層を形成する工程と、
（ｄ）前記第２電気絶縁層から前記上部電極まで開けられた上部電極接続用第１穴、前記第２電気絶縁層のうち前記上部電極用シート貫通穴の直上から前記第１電気絶縁層まで開けられ前記上部電極、前記高誘電体層及び前記下部電極のいずれもが内壁に露出していない上部電極接続用第２穴、及び、前記第２電気絶縁層のうち前記下部電極用シート貫通穴の直上から前記第１電気絶縁層まで開けられ前記上部電極が内壁に露出せず前記下部電極が内壁に露出する下部電極接続用穴を形成する工程と、
（ｅ）導体材料で前記上部電極接続用第１穴及び前記上部電極接続用第２穴を充填したうえで両者を前記第２絶縁層の上方で接続して上部電極接続部とすると共に導体材料で前記下部電極接続用穴を充填して下部電極接続部とする工程と、
を含むものである。

このプリント配線板の製造方法では、高誘電体キャパシタシートを第１電気絶縁層上に貼り付けたあと、この高誘電体キャパシタシートの上から上部電極用シート貫通穴及び下部電極用シート貫通穴を形成し、各シート貫通穴を充填し且つ高誘電体キャパシタシートの上面を覆う第２電気絶縁層を形成し、この第２電気絶縁層から上部電極接続用第１及び第２穴、下部電極接続用穴を形成し、導体材料で上部電極接続用第１及び第２穴を充填し両者を接続して上部電極接続部とすると共に導体材料で下部電極接続用穴を充填して下部電極接続部とする。そして、最終的に、高誘電体層を上部電極及び下部電極で挟んだ構造のコンデンサ部を内蔵したプリント配線板が得られる。このように、ビルドアップしていく流れの中で、高誘電体キャパシタシートでもって全面を覆ったあとでも、上部電極接続部や下部電極接続部を形成することができる。

本発明のプリント配線板の製造方法において、前記（ｂ）の工程では、前記下部電極用シート貫通穴を形成する際、前記上部電極を通過する部分の穴径が前記下部電極を通過する部分の穴径より大きくなるように形成することが好ましい。こうすれば、前記（ｃ）の工程を経て前記（ｄ）の工程で下部電極接続用穴を形成するとき、この下部電極接続用穴の内壁に上部電極が露出せず下部電極が露出するのを容易に具現化できる。なお、このような下部電極用シート貫通穴は、例えば、上部電極をエッチング等により所定面積分だけ除去したあと、この所定面積部分に存在する高誘電体層と下部電極をエッチング等により所定面積より小さな面積分だけで除去することにより、形成することができる。

本発明のプリント配線板の製造方法において、前記（ｄ）の工程では、前記上部電極接続用第２穴を、前記第２電気絶縁層のうち前記上部電極用シート貫通穴の直上から前記第１電気絶縁層内の電源用導体又はグランド用導体まで開け、前記下部電極接続用穴を、前記第２電気絶縁層のうち前記下部電極用シート貫通穴の直上から前記第１電気絶縁層内のグランド用端子又は電源用導体まで開けることが好ましい。また、前記（ｅ）の工程のあと、前記上部電極接続部を前記プリント配線板に実装される半導体素子の電源用端子又はグランド用端子に電気的に接続し、前記下部電極接続部を前記半導体素子のグランド用端子又は電源用端子に電気的に接続することが好ましい。こうすれば、半導体素子のオンオフの周波数が数ＧＨｚ〜数十ＧＨｚと高く電位の瞬時低下が起きやすい状況下であっても十分なデカップリング効果を奏する。

本発明のプリント配線板の製造方法において、前記高誘電体層は、チタン酸バリウム（ＢａＴｉＯ₃）、チタン酸ストロンチウム（ＳｒＴｉＯ₃）、酸化タンタル（ＴａＯ₃、Ｔａ₂Ｏ₅）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、チタン酸ジルコン酸ニオブ鉛（ＰＮＺＴ）、チタン酸ジルコン酸カルシウム鉛（ＰＣＺＴ）及びチタン酸ジルコン酸ストロンチウム鉛（ＰＳＺＴ）からなる群より選ばれた１種又は２種以上の金属酸化物を含んでなる原料を焼成して作製したものであることが好ましい。これらは誘電率が高いため、コンデンサ部の電気容量が大きくなり、十分なデカップリング効果を得やすくなる。

本発明のプリント配線板の製造方法において、前記コンデンサ部は、前記上部電極及び前記下部電極の間の距離が１０μｍ以下であって実質的に短絡しない距離に設定されていることが好ましい。こうすれば、コンデンサ部の電極間距離が十分小さいため、このコンデンサ部の電気容量を大きくすることができる。

プリント配線板１０の概略構成を表す断面図。 プリント配線板１０の作製手順を表す断面図（その１）。 プリント配線板１０の作製手順を表す断面図（その２）。 プリント配線板１０の作製手順を表す断面図（その３）。 プリント配線板１０の作製手順を表す断面図（その４）。 プリント配線板１０の作製手順を表す断面図（その５）。 プリント配線板１０の作製手順を表す断面図（その６）。 プリント配線板１０の作製手順を表す断面図（その７）。 プリント配線板１０の作製手順を表す断面図（その８）。 プリント配線板１０の作製手順を表す断面図（その９）。 プリント配線板１０の作製手順を表す断面図（その１０）。 プリント配線板１０の作製手順を表す断面図（その１１）。 プリント配線板１０の作製手順を表す断面図（その１２）。 プリント配線板１０の作製手順を表す断面図（その１３）。 プリント配線板１０の作製手順を表す断面図（その１４）。 プリント配線板１０の作製手順を表す断面図（その１５）。 プリント配線板１０の作製手順を表す断面図（その１６）。 プリント配線板１０の作製手順を表す断面図（その１７）。 プリント配線板１０の作製手順を表す断面図（その１８）。 ＩＣチップの駆動周波数ごとにコンデンサ部の容量とＩＣチップの電圧降下との関係をシミュレーションした結果を表すグラフ。 従来例の説明図。

次に、本発明の実施の形態を図面に基づいて説明する。図１は本発明の一実施形態であるプリント配線板１０の概略構成を表す断面図である。

本実施形態のプリント配線板１０は、いわゆるビルドアップ多層プリント配線板であり、セラミックス製の高誘電体層４３を下部電極４１及び上部電極４２で挟んだ構造のコンデンサ部４０を内蔵するものであり、実装面６０に形成されたグランド用パッド６２及び電源用パッド６４に、数ＧＨｚ〜数十ＧＨｚの周波数で動作する半導体素子（ＩＣチップ）７０のグランド用端子７２及び電源用端子７４がはんだバンプ７６，７８を介して電気的に接続されるものである。

コンデンサ部４０は、ビルドアップ部２０の上部に形成された第１電気絶縁層３１上に形成され、このコンデンサ部４０の上部には第２電気絶縁層３２が形成されている。ここで、ビルドアップ部２０は、コア基板上に絶縁層を形成したあと層間接続しつつ導体層（例えば厚みが１０μｍを超え２０μｍ未満）を積み上げることにより多層化した部分であるが、既に当業界において周知であるため、ここではその説明を省略する。但し、本実施形態では、ビルドアップ部２０は、絶縁層２３内で上下方向に延び上面にグランド用ランド２１ａを持つグランド用導体２１と、絶縁層２３内で上下方向に延び上面に電源用ランド２２ａを持つ電源用導体２２とを備えているものとする。

コンデンサ部４０のうち下部電極４１は、銅箔製（例えば厚みが２０〜５０μｍ）のベタパターンであり、部分的にエッチング等で除去されているものの、第１電気絶縁層３１の上面の略全面を覆っている。この下部電極４１は、下部電極接続部５１と電気的に接続されている。下部電極接続部５１は、コンデンサ部４０の上部電極４２と接触せず下部電極４１と接触するように、第２電気絶縁層３２の上面からコンデンサ部４０を上下方向に貫通しビルドアップ部２０の上面に形成されたグランド用導体２１のグランド用ランド２１ａに達している。この下部電極接続部５１の上端側は配線パターン５１ａであり、この配線パターン５１ａは第２電気絶縁層３２の上面に形成され、実装面６０に設けられたグランド用パッド６２と電気的に接続されている。このように、下部電極４１は、下部電極接続部５１を介してグランド用導体２１及びグランド用パッド６２に接続されている。

ここで、下部電極接続部５１は、必ずしもグランド用パッド６２と同数形成する必要はない。というのは、グランド用パッド６２同士を上部電極４２より上方の導体層で互いに電気的に接続しておけば、グランド用パッド６２に接続される下部電極接続部５１が少なくとも１つ存在するだけで、すべてのグランド用パッド６２がその下部電極接続部５１を介してグランド用導体２１に電気的に接続されることになるからである。こうすることにより、上部電極４２における孔（下部電極接続部５１が上部電極４２に接触することなく上部電極４２を貫通するための孔）の数が減るため、上部電極４２の面積を大きくすることができる。

コンデンサ部４０のうち上部電極４２は、銅箔製のベタパターンであり、部分的にエッチング等で除去されているものの、下部電極４１と略同等の面積となるように形成されている。この上部電極４２は、上部電極接続部５２と電気的に接続されている。この上部電極接続部５２は上部電極接続部第１〜第３部５２ａ〜５２ｃにより構成されている。そして、上部電極接続部第１部５２ａは、コンデンサ部４０の下部電極４１にも上部電極４２にも接触しないように第２電気絶縁層３２の上面からコンデンサ部４０を上下方向に貫通してビルドアップ部２０の上面に形成された電源用導体２２の電源用ランド２２ａに達するように形成されている。また、上部電極接続部第２部５２ｂは、第２電気絶縁層３２の上面からコンデンサ部４０の上部電極４２に達するように形成されている。更に、上部電極接続部第３部５２ｃは、第２電気絶縁層３２の上面にて上部電極接続部第１部５２ａと上部電極接続部第２部５２ｂとを電気的に接続するように形成されている。ここでは、上部電極接続部第３部５２ｃは、配線パターンとして形成されている。また、上部電極接続部５２は、上部電極接続部第３部５２ｃが実装面６０に設けられた電源用パッド６４と電気的に接続され、上部電極接続部第１部５２ａの下端がビルドアップ部２０に形成された電源用導体２２と電気的に接続されている。このように、上部電極４２は上部電極接続部５２を介して電源用導体２２と電源用パッド６４に接続されている。

ここで、上部電極接続部第１部５２ａは、必ずしも電源用パッド６４と同数形成する必要はない。というのは、電源用パッド６４同士を上部電極４２より上方の導体層で互いに電気的に接続しておけば、電源用パッド６４に接続される上部電極接続部第１部５２ａが少なくとも１つ存在するだけで、すべての電源用パッド６４がその上部電極接続部第１部５２ａを介して電源用導体２２に電気的に接続されることになるからである。こうすることにより、下部電極４１及び上部電極４２における孔（上部電極接続部第１部５２ａが両電極４１，４２に接触することなく両電極４１，４２を貫通するための孔）の数が減るため、両電極４１，４２の面積を大きくすることができる。

コンデンサ部４０のうち高誘電体層４３は、高誘電体材料を高温（例えば６００〜９５０℃）で焼成したセラミックス製であり、具体的にはＢａＴｉＯ₃、ＳｒＴｉＯ₃、ＴａＯ₃、Ｔａ₂Ｏ₅、ＰＺＴ、ＰＬＺＴ、ＰＮＺＴ、ＰＣＺＴ、ＰＳＺＴからなる群より選ばれた１種又は２種以上の金属酸化物を含んでなる高誘電体材料を０．１〜１０μｍの薄膜状にしたあと焼成してセラミックスにしたものである。この高誘電体層４３は、下部電極接続部５１とは接触しているが、上部電極接続部５２とは接触していない。

グランド用パッド６２は、実装面６０に露出するように形成され、第２電気絶縁層３２の上面に形成された絶縁層３３内で上下方向に延びるバイアホール６１と電気的に接続されている。このグランド用パッド６２は、半導体素子７０の裏面に形成されたグランド用端子７２とはんだバンプ７６を介して電気的に接続される。また、バイアホール６１は、下部電極接続部５１とグランド用パッド６２とを層間接続するように形成されている。

電源用パッド６４は、実装面６０に露出するように形成され、第２電気絶縁層３２の上面に形成された絶縁層３３内で上下方向に延びるバイアホール６３と電気的に接続されている。この電源用パッド６４は、半導体素子７０の裏面に形成された電源用端子７４とはんだバンプ７８を介して電気的に接続される。また、バイアホール６３は、上部電極接続部５２と電源用パッド６４とを層間接続するように形成されている。

なお、実装面６０にソルダーレジスト層を形成し、グランド用パッド６２や電源用パッド６４はこのソルダーレジスト層から外部に露出するように構成してもよい。

次に、このように構成されたプリント配線板１０の使用例について説明する。まず、裏面に多数のはんだバンプ７６，７８が配列された半導体素子７０をプリント配線板１０の実装面６０に載置する。このとき、半導体素子７０のグランド用端子７２、電源用端子７４、シグナル用端子（図示せず）がそれぞれ実装面６０のグランド用パッド６２、電源用パッド６４、シグナル用パッド（図示せず）と対応するように載置する。続いて、リフローにより各端子をはんだバンプを介して各パッドに接合する。その後、プリント配線板１０をマザーボード等の他のプリント配線板に接合する。このとき、予めプリント配線板１０の裏面に形成されたパッドにはんだバンプを形成しておき、他のプリント配線板上の対応するパッドと接触させた状態でリフローにより接合する。

ここで、半導体素子７０の電源用端子７４には、ビルドアップ部２０の電源用導体２２から上部電極接続部５２、バイアホール６３、電源用パッド６４及びはんだバンプ７８を介して電源が供給される。また、コンデンサ部４０の上部電極４２には、上部電極接続部５２から電荷が供給される。一方、半導体素子７０のグランド用端子７２は、はんだバンプ７６、グランド用パッド６２、バイアホール６１、下部電極接続部５１及びビルドアップ部２０のグランド用導体２１を介して接地される。また、コンデンサ部４０の下部電極４１も、下部電極接続部５１を介して接地される。したがって、コンデンサ部４０の上部電極４２には正の電荷が蓄えられ、下部電極４１に負の電荷が蓄えられる。そして、コンデンサ部４０の電気容量Ｃは、Ｃ＝εＳ／ｄ（ε：高誘電体層４３の誘電率、Ｓ：電極面積、ｄ：電極間距離）で表されるが、本実施形態では高誘電体層４３の誘電率εがチタン酸バリウム等のセラミックスであるため大きく、電極面積Ｓは両電極４１，４２がベタパターンであり配線板の板面の略全面を占めるほど大きく、電極間距離ｄが１μｍと小さいことから、電気容量Ｃは十分大きな値となる。更に、コンデンサ部４０は半導体素子７０のほぼ直下に内蔵されているため、コンデンサ部４０と半導体素子７０との配線の引き回し距離はチップコンデンサ（通常、実装面６７０のうち半導体素子７０の近くに配置される）と半導体素子７０との配線の引き回し距離に比べて短くなる。

次に、本実施形態のプリント配線板１０の製造例について、図２〜図１９に基づいて説明する。図２〜図１９はコンデンサ部の作製手順を表す説明図である。ここでは、図４に示すように片面にビルドアップ部２０が形成されたコア基板を用いるが、ビルドアップ部２０の作製手順は周知であるため（例えば２０００年６月２０日日刊工業新聞社発行の「ビルドアップ多層プリント配線板技術」（高木清著）参照）、ここではその作製手順の説明を省略し、コンデンサ部の作製手順を中心に説明する。

まず、図２に示すように、高誘電体層４３０が２枚の銅箔４１０，４２０で挟まれた高誘電体キャパシタシート４００を用意した。この高誘電体キャパシタシート４００は次のようにして作製した。即ち、厚さ３０〜１００μｍの銅箔４１０に、ＢａＴｉＯ₃、ＳｒＴｉＯ₃、ＴａＯ₃、Ｔａ₂Ｏ₅、ＰＺＴ、ＰＬＺＴ、ＰＮＺＴ、ＰＣＺＴ、ＰＳＺＴからなる群より選ばれた１種又は２種以上の金属酸化物を含んでなる高誘電体材料をロールコーター、ドクターブレード等の印刷機を用いて、厚さ０．１〜１０μｍ（ここでは１μｍ）の薄膜状に印刷し未焼成層とした。印刷後、この未焼成層を真空中またはＮ₂ガス等の非酸化雰囲気で６００〜９５０℃の温度範囲で焼成し、高誘電体層４３０とした。その後、スパッタ等の真空蒸着装置を用いて高誘電体層４３０の上に銅層を形成し、更にこの銅層上に電解めっき等で銅を１０μｍ程度足すことにより、銅箔４２０を形成した。

次に、高誘電体キャパシタシート４００の作製手順の別の例について以下に説明する。
（１）乾燥窒素中において、濃度１．０モル／リットルとなるように秤量したジエトキシバリウムとビテトライソプロポキシドチタンを、脱水したメタノールと２−メトキシエタノールとの混合溶媒（体積比３：２）に溶解し、室温の窒素雰囲気下で３日間攪拌してバリウムとチタンのアルコキシド前駆体組成物溶液を調製した。次いで、この前駆体組成物溶液を０℃に保ちながら攪拌し、あらかじめ脱炭酸した水を０．５マイクロリットル／分の速度で窒素気流中で噴霧して加水分解した。
（２）このようにして作製されたゾル−ゲル溶液を、０．２ミクロンのフィルターを通し、析出物等をろ過した。
（３）上記（２）で作製したろ過液を厚さ３０〜１００μｍの銅箔４１０（後に下部電極４１となる）上に１５００ｒｐｍで１分間スピンコートした。溶液をスピンコートした基板を１５０℃に保持されたホットプレート上に３分間置き乾燥した。その後基板を８５０℃に保持された電気炉中に挿入し、１５分間焼成を行った。ここで、１回のスピンコート／乾燥／焼成で得られる膜厚が０．０３μｍとなるようゾルーゲル液の粘度を調整した。なお、下部電極１４１としては銅の他に、ニッケル、白金、金、銀等を用いることもできる。
（４）スピンコート／乾燥／焼成を４０回繰り返し１．２μｍの高誘電体層４３０を得た。
（５）その後、スパッタ等の真空蒸着装置を用いて高誘電体層４３０の上に銅層を形成し更にこの銅層上に電解めっき等で銅を１０μｍ程度足すことにより、銅箔４２０（後に上部電極４２をなす）を形成した。このようにして、高誘電体キャパシタシート４００を得た。誘電特性は、ＩＮＰＥＤＡＮＣＥ／ＧＡＩＮ ＰＨＡＳＥ ＡＮＡＬＹＺＥＲ（ヒューレットパッカード社製、品名：４１９４Ａ）を用い、周波数１ｋＨｚ、温度２５℃、ＯＳＣレベル１Ｖという条件で測定したとことろ、その比誘電率は、１，８５０であった。なお、真空蒸着は銅以外に白金、金等の金属層を形成してもよいし、電解めっきも銅以外にニッケル、スズ等の金属層を形成してもよい。また、高誘電体層をチタン酸バリウムとしたが、他のゾル−ゲル溶液を用いることで、高誘電体層をチタン酸ストロンチウム（ＳｒＴｉＯ₃）、酸化タンタル（ＴａＯ₃、Ｔａ₂Ｏ₅）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、チタン酸ジルコン酸ニオブ鉛（ＰＮＺＴ）、チタン酸ジルコン酸カルシウム鉛（ＰＣＺＴ）及びチタン酸ジルコン酸ストロンチウム鉛（ＰＳＺＴ）のいずれかにすることも可能である。

なお、高誘電体キャパシタシート４００のその他の作製方法として、以下の方法もある。即ち、チタン酸バリウム粉末（富士チタン工業株式会社製、ＨＰＢＴシリーズ）を、チタン酸バリウム粉末の全重量に対して、ポリビニルアルコール５重量部、純水５０重量部および溶剤系可塑剤としてフタル酸ジオクチルまたはフタル酸ジブチル１重量部の割合で混合されたバインダ溶液に分散させ、これをロールコータ、ドクターブレード、αコータ等の印刷機を用いて、厚さ３０〜１００μｍの銅箔４１０（後に下部電極４１となる）に、厚さ５〜７μｍ程度の薄膜状に印刷し、６０℃で１時間、８０℃で３時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間乾燥し未焼成層とする。ＢａＴｉＯ₃以外にＳｒＴｉＯ₃、ＴａＯ₃、Ｔａ₂Ｏ₅、ＰＺＴ、ＰＬＺＴ、ＰＮＺＴ、ＰＣＺＴ、ＰＳＺＴからなる群より選ばれた１種又は２種以上の金属酸化物を含んでなるペーストをロールコータ、ドクターブレード等の印刷機を用いて、厚さ０．１〜１０μｍの薄膜状に印刷、乾燥し未焼成層としてもよい。印刷後、この未焼成層を６００〜９５０℃の温度範囲で焼成し、高誘電体層４３０とする。その後、スパッタ等の真空蒸着装置を用いて高誘電体層４３０の上に銅層を形成し更にこの銅層上に電解めっき等で銅を１０μｍ程度足すことにより、銅箔４２０（後に上部電極４２をなす）を形成する。なお、真空蒸着は銅以外に白金、金等の金属層を形成してもよいし、電解めっきも銅以外にニッケル、スズ等の金属層を形成してもよい。その他、チタン酸バリウムをターゲットにしたスッパタ法でも可能である。

このようにして得られた高誘電体キャパシタシート４００の片側の銅箔４１０をエッチングにより薄膜化して厚さ２０〜５０μｍとし、エッチング後の銅箔４１０の表面（下面）を粗化した（図３参照）。

続いて、ビルドアップ部２０が形成されたコア基板（図示略）を用意し、ビルドアップ部２０の上面全体を覆うようにＢステージ（未硬化）の熱硬化性樹脂シート３１０を積層したあと、先ほどの高誘電体キャパシタシート４００（５１ｍｍ×５１ｍｍ）のうち表面粗化を施した銅箔４１０を熱硬化性樹脂シート３１０上に貼り付け、その後熱硬化性樹脂シート３１０を完全に熱硬化させた（図４参照）。なお、ビルドアップ部２０は、絶縁層２３内にて上下方向に延設されたグランド用導体２１及び電源用導体２２と、ビルドアップ部２０の上面に形成されグランド用導体２１に電気的に接続されたグランド用ランド２１ａと、ビルドアップ部２０の上面に形成され電源用導体２２に電気的に接続された電源用ランド２２ａとを備えたものとした。

続いて、銅箔４２０をエッチングにより薄膜化して厚さ２０〜３０μｍとし（図５参照）、この銅箔４２０上に感光レジストであるドライフィルムをラミネートしたあとパターンマスクを通して露光、現像することによりパターン化したレジスト３１２を形成した（図６参照）。このパターン化は、ビルドアップ部２０のグランド用導体２１の直上に当たる部分と電源用導体２２の直上に当たる部分が除去されるように行い、その結果、グランド用ランド２１ａの直上にレジスト開口部３１２−１が形成され、電源用ランド２２ａの直上にレジスト開口部３１２−２が形成された。その後、レジスト開口部３１２−１，３１２−２内の銅箔４２０をエッチングにより除去した（図７参照）。このエッチングは、外部に露出している銅箔４２０のみが除去され直下の高誘電体層４３０は除去されないように、エッチャントとして硫酸と過酸化水素の混合液を使用した。なお、ここでも、感光レジストとしてドライフィルムを用いたが、液状レジストを用いてもよい。

続いて、レジスト３１２を除去し（図８参照）、再び感光レジストであるドライフィルムをラミネートしたあとパターンマスクを通して露光、現像することによりパターン化したレジスト３１４を形成した（図９参照）。このパターン化は、外部に露出していた高誘電体層４３０のうち、内周領域Ａｉｎをドライフィルムで覆わないようにし外周領域Ａｅｘをドライフィルムで覆うように行い、その結果、グランド用ランド２１ａの直上にレジスト開口部３１４−１を形成され、電源用ランド２２ａの直上にレジスト開口部３１４−２が形成された。その後、レジスト開口部３１４−１，３１４−２内の高誘電体層４３０をエッチングにより除去した（図１０参照）。このエッチングは、高誘電体層４３０のみが除去され直下の銅箔４１０は除去されないように、エッチャントとして塩酸を使用した。続いて、レジスト開口部３１４−１，３１４−２内の銅箔４１０をエッチングにより除去した（図１１参照）。このエッチングは、エッチャントとして塩化銅エッチャントを使用した。なお、ここでも、感光レジストとしてドライフィルムを用いたが、液状レジストを用いてもよい。また、図９におけるレジスト開口部３１４−１，３１４−２内の高誘電体層４３０と銅箔４１０とを同時にエッチングしてもよい。

その後、レジスト３１４を除去した（図１２参照）。これにより、高誘電体キャパシタシート４００には、グランド用導体２１及び電源用導体２２の直上にそれぞれシート貫通穴４０１，４０２が形成されたことになる。このうち、グランド用導体２１の直上のシート貫通穴４０１は、銅箔４１０と高誘電体層４３０を貫通する部分は径が小さく銅箔４２０を貫通する部分は径が大きく形成され、電源用導体２２の直上のシート貫通穴４０２は、銅箔４１０と高誘電体層４３０を貫通する部分は径が大きく銅箔４２０を貫通する部分は径が一段と大きく形成されている（下部電極接続部５１の径＜上部電極接続部第１部５２ａの径）。

続いて、作製途中の基板の上面全体を覆うようにＢステージ（未硬化）の熱硬化性樹脂シート３２０（例えば味の素社製のＡＢＦ−４５ＳＨ）を積層したあと完全に熱硬化させた（図１３参照）。そして、この熱硬化性樹脂シート３２０の表面の所定位置に炭酸ガスレーザやＵＶレーザ、ＹＡＧレーザ、エキシマレーザなどにより穴開けを行った（図１４参照）。ここでは、下部電極接続用穴５０１、上部電極接続用第１穴５０２及び上部電極接続用第２穴５０３の穴開けを行った。具体的には、グランド用導体２１の直上に下部電極接続用穴５０１を、銅箔４２０がこの穴５０１の内壁に露出せず銅箔４１０がこの穴５０１の内壁に露出するように、グランド用ランド２１ａに達するまで穿設した。このとき、予めシート貫通穴４０１につき銅箔４２０を通過する部分の穴径を、銅箔４１０を通過する部分の穴径よりも大きく形成しておいたため、下部電極接続用穴５０１の内壁に銅箔４２０を露出させずに銅箔４１０を露出させることを容易になし得た。また、電源用導体２２の直上に上部電極接続用第１穴５０２を、銅箔４１０，４２０のいずれもこの穴５０２の内壁に露出しないように、電源用ランド２２ａまで穿設した。このとき、予めシート貫通穴４０２の穴径を大きく形成しておいたため、上部電極接続用第１穴５０２の内壁に銅箔４１０，４２０のいずれも露出させないことを容易になし得た。更に、銅箔４２０の直上に上部電極接続用第２穴５０３を銅箔４２０に達するまで穿設した。このようにして穴開けを行ったあと、各穴５０１〜５０３内のスミア等を除去するためにデスミア処理を施した。なお、デスミア処理により熱硬化性樹脂シート３２０の表面が粗化された。

なお、下部電極接続部５１，上部電極接続部第１部５２ａの数は、図６におけるレジスト開口部３１２−１，３１２−２の数により調整することができる。例えば、レジスト開口部３１２−１，３１２−２の数をＩＣチップ７０の端子総数より少なくすれば、下部電極４１や上部電極４２に開ける孔が少なくなるため、その分各電極の面積が大きくなり、コンデンサ部４０の容量が大きくなる。また、下部電極４１の面積や上部電極４２の面積、下部電極接続部５１と銅箔４２０とのスペース、上部電極接続部第１部５２ａと銅箔４１０，４２０とのスペースは、レジスト開口部３１２−１，３１２−２，３１４−１，３１４−２の大きさにより調整することができる。このレジスト開口部３１２−１，３１２−２，３１４−１，３１４−２の大きさは、下部電極４１や上部電極４２に開ける孔のサイズと同視できるため、各電極の大きさひいてはコンデンサ部４０の容量を調整する因子とみることができる。

続いて、熱硬化性樹脂シート３２０のうち外部に露出している部分（各穴５０１〜５０３の内壁を含む）に無電解めっき触媒を付与した後、無電解銅めっき水溶液中に浸漬することにより、厚さ０．６〜３．０μｍの無電解銅めっき膜５０５を形成した（図１５参照）。次に、この無電解銅めっき膜５０５の全面に感光レジストであるドライフィルムをラミネートしたあとパターンマスクを通して露光、現像することによりパターン化したレジスト５０６を形成した（図１６参照）。そして、無電解銅めっき膜５０５のうち外部に露出している部分（各穴５０１〜５０３の内壁を含む）に電解銅めっき膜５０７を形成し（図１７参照）、その後パターン化されたレジスト５０６を除去し（図１８参照）、無電解銅めっき膜５０５のうち表面に露出している部分をエッチングにより除去した（図１９参照）。これにより、各穴５０１〜５０３が銅により充填されると共に熱硬化性樹脂シート３２０のうち露出していた部分に銅配線パターンが形成された。

なお、図１９において、熱硬化性樹脂シート３１０，３２０（例えば味の素社製のＡＢＦ−４５ＳＨ）がそれぞれ第１電気絶縁層３１及び第２電気絶縁層３２に相当し、高誘電体キャパシタシート４００の銅箔４１０、銅箔４２０及び高誘電体層４３０がそれぞれコンデンサ部４０の下部電極４１、上部電極４２及び高誘電体層４３に相当し、下部電極接続用穴５０１内に充填された銅及びそれに接続された第２電気絶縁層３２上の銅配線パターンがそれぞれ下部電極接続部５１及び配線パターン５１ａに相当し、上部電極接続用第１穴５０２内に充填された銅、上部電極接続用第２穴５０３内に充填された銅及びこれらを接続する第２電気絶縁層３２上の銅配線パターンがそれぞれ上部電極接続部第１部５２ａ〜５２ｃに相当する。

以上詳述したプリント配線板１０によれば、ビルドアップしていく流れの中で、２枚の銅箔４１０，４２０で高誘電体層４３０を挟んだ構造を有し後にコンデンサ部４０となる高誘電体キャパシタシート４００でもって配線板の板面の略全面を覆ったあとでも、下部電極接続部５１や上部電極接続部５２を形成することができる。

また、一般的にプリント配線板は２００℃以下の温度条件でビルドアップされることが多いため、ビルドアップしていく流れの中で高誘電体材料を高温（例えば６００〜９５０℃）で焼成してセラミックスにすることは困難なことから、上述した実施形態のように、別途、予め焼成済みの高誘電体層４３０を２枚の銅箔４１０，４２０で挟んだ構造の高誘電体キャパシタシート４００を利用してコンデンサ部４０を形成することが好ましい。

更に、上部電極接続部５２は、半導体素子７０の電源用端子７４と電気的に接続され、下部電極接続部５１は、半導体素子７０のグランド用端子７２と電気的に接続されるため、半導体素子７０のオンオフの周波数が数ＧＨｚ〜数十ＧＨｚと高く電位の瞬時低下が起きやすい状況下であっても十分なデカップリング効果を奏する。

更にまた、コンデンサ部４０の高誘電体層４３が誘電率の大きなチタン酸バリウム等を焼成して作製したものであること、コンデンサ部４０の上部電極４２や下部電極４１はベタパターンとして板面の略全面を覆うほど面積が大きいこと、両電極４１，４２の間隔が０．１〜１０μｍと小さいことから、コンデンサ部４０の電気容量が大きくなり、十分なデカップリング効果を得やすくなる。

そしてまた、半導体素子７０の周囲にチップコンデンサを配設する場合に比べて、コンデンサ部４０は半導体素子７０のほぼ直下に配設されているため、配線の引き回し距離を短くすることができ、ノイズの発生を抑制することができる。

なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。

例えば、上述した実施形態では、高誘電体キャパシタシート４００を利用してコンデンサ部４０を形成することとしたが、高誘電体キャパシタシート４００を利用する代わりに、ビルドアップ部２０の上面に形成した第１電気絶縁層３１上に、金属箔とセラミックス製の高誘電体層と金属箔とをこの順でいずれも全面を覆うように積層したあと、上述した実施形態と同様にして上部電極接続部５２や下部電極接続部５１を形成してもよい。この場合も、ビルドアップの流れの中でコンデンサ部４０を形成することができる。

また、上述した実施形態では、コンデンサ部４０の下部電極４１を半導体素子７０のグランド用端子７２やビルドアップ部２０のグランド用導体２１に接続し、上部電極４２を電源用端子７４や電源用導体２２に接続したが、逆に、下部電極４１を電源用端子７４や電源用導体２２と接続し、上部電極４２をグランド用端子７２やグランド用導体２１と接続してもよい。

更に、上述した実施形態では、コンデンサ部４０を内蔵するプリント配線板１０について説明したが、内蔵されたコンデンサ部４０のほかに、実装面６０にチップコンデンサを実装するようにしてもよい。こうすれば、コンデンサ部４０だけでは電気容量が不十分な場合等に実装面６０に実装したチップコンデンサにより補うことができる。このとき、チップコンデンサのプラス端子をコンデンサ部４０の電源用電極へ、チップコンデンサのマイナス端子をコンデンサ部のグランド用電極へ接続すると、チップコンデンサからＩＣチップに至る経路のインピーダンスが小さくなるため、電力ロスが少なくなるので好ましい。

（実施例１〜９）
上述した実施形態に準じて、表１に示す実施例を作製した。具体的には、図６に示した工程において、グランド用パッド６２の数とレジスト開口部３１２−１（下部電極接続部５１）の数との比が１：０．１、電源用パッド６４の数とレジスト開口部３１２−２（上部電極接続部第１部５２ａ）の数との比も１：０．１となるように形成した。さらに、図６、図９に示した開口部３１２−１，３１２−２，３１４−１，３１４−２の大きさを調整して、下部電極４１と上部電極４２とが対向する面積を３．２２×１０^-5ｍ²〜１．８３×１０^-3ｍ²に調整した。その結果、コンデンサ部の容量は、０．４４×１０^-6Ｆ〜２５×１０^-6Ｆとなった。この場合、１つの下部電極接続部５１には、ＩＣチップ７０の複数のグランド用端子７２が電気的に接続し、１つの上部電極接続部第１部５２ａには、ＩＣチップ７０の複数の電源用端子７４が電気的に接続することになる。

（実施例１０）
上述した実施形態において、高誘電体キャパシタシート４００のサイズを４９．５ｍｍ×４３ｍｍとし、グランド用パッド６２の数と下部電極接続部５１の数との比が１：１、電源用パッド６４の数と上部電極接続部第１部５２ａの数との比も１：１となるように形成した。なお、グランド用パッド６２の数及び電源用パッド６４の数はそれぞれ１１０００個とした。また、各開口部３１２−１，３１２−２の大きさを３００〜４００μｍφの範囲となるようにした。この結果、コンデンサ部の容量は、０．１８×１０^-6Ｆとなった。

（実施例１１）
実施例１０において、グランド用パッド６２の数と下部電極接続部５１の数との比が１：０．７、電源用パッド６４の数と上部電極接続部第１部５２ａの数との比も１：０．７となるように形成した。この結果、コンデンサ部の容量は、８．８×１０^-6Ｆとなった。

（実施例１２）
実施例１０において、グランド用パッド６２の数と下部電極接続部５１の数との比が１：０．５、電源用パッド６４の数と上部電極接続部第１部５２ａの数との比も１：０．５となるように形成した。この結果、コンデンサ部の容量は、１５×１０^-6Ｆとなった。

（実施例１３）
実施例１０において、グランド用パッド６２の数と下部電極接続部５１の数との比が１：０．１、電源用パッド６４の数と上部電極接続部第１部５２ａの数との比も１：０．１となるように形成した。この結果、コンデンサ部の容量は、２６×１０^-6Ｆとなった。

（実施例１４）
実施例１０において、グランド用パッド６２の数と下部電極接続部５１の数との比が１：０．０５、電源用パッド６４の数と上部電極接続部第１部５２ａの数との比も１：０．０５となるように形成した。この結果、コンデンサ部の容量は、２７．５×１０^-6Ｆとなった。

（実施例１５）
実施例１０において、グランド用パッド６２の数と下部電極接続部５１の数との比が１：０．０３、電源用パッド６４の数と上部電極接続部第１部５２ａの数との比も１：０．０３となるように形成した。この結果、コンデンサ部の容量は、２８×１０^-6Ｆとなった。

（実施例１６）
実施例１０において、グランド用パッド６２の数と下部電極接続部５１の数との比が１：０．０１、電源用パッド６４の数と上部電極接続部第１部５２ａの数との比も１：０．０１となるように形成した。この結果、コンデンサ部の容量は、２９×１０^-6Ｆとなった。

（実施例１７）
実施例６に準じて作製した。具体的には、高誘電体キャパシタシート４００の作製において、スピンコート／乾燥／焼成の繰り返し回数を１回とした。その結果、高誘電体層４３０の厚みは、０．０３μｍとなった。

（実施例１８）
実施例６に準じて作製した。具体的には、高誘電体キャパシタシート４００の作製において、スピンコート／乾燥／焼成の繰り返し回数を４回とした。その結果、高誘電体層４３０の厚みは、０．１２μｍとなった。

（実施例１９）
実施例６に準じて作製した。具体的には、高誘電体キャパシタシート４００の作製において、スピンコート／乾燥／焼成の繰り返し回数を１５回とした。その結果、高誘電体層４３０の厚みは、０．４５μｍとなった。

（実施例２０）
実施例６に準じて作製した。具体的には、高誘電体キャパシタシート４００の作製において、スピンコート／乾燥／焼成の繰り返し回数を２００回とした。その結果、高誘電体層４３０の厚みは、６μｍとなった。

（実施例２１）
実施例６に準じて作製した。具体的には、高誘電体キャパシタシート４００の作製において、スピンコート／乾燥／焼成の繰り返し回数を３３０回とした。その結果、高誘電体層４３０の厚みは、９．９μｍとなった。

（実施例２２）
実施例６に準じて作製した。具体的には、高誘電体キャパシタシート４００の作製において、スピンコート／乾燥／焼成の繰り返し回数を５００回とした。その結果、高誘電体層４３０の厚みは、１５μｍとなった。

（実施例２３）
実施例１のプリント配線板の表面にチップコンデンサを実施し、チップコンデンサとＩＣチップのグランド用端子、電源用端子間の接続は、プリント配線板に内蔵したコンデンサ部４０を介して行った。

（比較例）
比較例の高誘電体キャパシタシートは、実施形態中に記載した高誘電体キャパシタシートの別形態作製手順に基づいて作製した。但し、焼成することなく乾燥後の未焼成層上に電極を形成した。その結果、ダイ直下の静電容量は、０．００１μＦ未満となった。

（評価試験１）
実施例１〜１６、２３と比較例のプリント配線板に以下のＩＣチップを実装し、同時スイッチングを１００回繰り返して、パルス・パターン・ジェネレーター／エラー・ディテクタ（アドバンテスト社製、商品名：Ｄ３１８６／３２８６）を用いて誤動作の有無を確認した。誤動作がなかった場合を良品「○」、誤動作があった場合を不良「×」とした。
（１）クロック周波数：１．３ＧＨｚ、ＦＳＢ：４００ＭＨｚ
（２）クロック周波数：２．４ＧＨｚ、ＦＳＢ：５３３ＭＨｚ
（３）クロック周波数：３．０ＧＨｚ、ＦＳＢ：８００ＭＨｚ
（４）クロック周波数：３．７３ＧＨｚ、ＦＳＢ：１０６６ＭＨｚ
上記（１）のＩＣチップを実装した各実施例及び比較例の評価結果の比較から、セラミック製の誘電体層からなるコンデンサ部を内蔵することで、誤動作が発生し難くなることが分かる。また、上記（２）〜（４）のＩＣチップを実装した評価結果から、コンデンサ容量が大きいほど誤動作が生じがたく、０．８μＦ以上あれば、３．０ＧＨｚ以上の高周波のＩＣチップを搭載しても誤動作が発生しないことが分かった。

また、各実施例のプリント配線板には、ＩＣチップの電圧を測定できる回路をプリント配線板に設け、同時スイッチング時のＩＣチップの電圧降下を測定した。そして、ＩＣチップの駆動周波数ごとにコンデンサ部の容量とＩＣチップの電圧降下との関係をシミュレーションした。この結果を図２０に示す。横軸はコンデンサ部のコンデンサ容量、縦軸は各駆動電圧における電圧降下量（％）である。このシミュレーション結果から、電圧降下量が１０%を超えると誤動作が発生する可能性があることが示唆された。

（評価試験２）
実施例４、１７〜２２のプリント配線板を、−５５℃×５分、１２５℃×５分を１サイクルとして、１０００サイクル繰り返した。ＩＣチップ実装面とは反対側の端子から、ＩＣを介し、再度ＩＣチップ実装面とは反対側の端子（先ほどの反対側の端子とは別の端子）と繋がっている特定回路の接続抵抗をヒートサイクル試験前、５００サイクル目、１０００サイクル目で測定し、下記式の抵抗変化率を求めた。そして、抵抗変化率が±１０%以内なら合格「○」、±１０%を超えると不良「×」とし、表１にその結果をまとめた。

この試験結果から、コンデンサ部の高誘電体層の厚みが薄すぎても厚すぎても接続信頼性が低下しやすいことが分かる。その理由は定かではないが、高誘電体層が薄すぎると（すなわち０．０３μｍ以下になると）、プリント配線板の熱収縮によりセラミック製の高誘電体層にクラックが入り、プリント配線板の配線が断線したのではないかと推察している。一方、コンデンサ部の高誘電体層が厚すぎると（すなわち９．９μｍを超えると）、セラミック製の高誘電体層と上部電極・下部電極とは熱膨張係数が異なることから、プリント配線板の水平方向で高誘電体層と上部電極・下部電極との収縮・膨張量の違いが大きくなり、コンデンサ部とプリント配線板との間で剥離が発生してプリント配線板の配線が断線したのではないかと推察している。

（評価試験３）
実施例１０〜１６のプリント配線板に評価試験２と同様のヒートサイクル試験を５００サイクル、１０００サイクル行った。ヒートサイクル後、ＩＣチップ（クロック周波数：３．７３ＧＨｚ、ＦＳＢ：１０６６ＭＨｚ）を実装し、評価試験１と同様に誤動作の有無を確認した。その結果を表１に示す。

この試験結果から、パッド数に対する電極接続部数の比つまり電極接続部数／パッド数が小さすぎても大きすぎても誤動作が発生しやすいことが分かる。その理由は定かではないが、この比が小さすぎると（すなわち０．０３未満になると）、電極接続部（下部電極接続部５１や上部電極接続部第１部５２ａ）の数が少なすぎることからそれらの電気的な接続状態が劣化した場合にその影響を他の電極接続部でカバーしきれず誤動作が発生しやすくなったのではなないかと推察している。一方、この比が大きすぎると（すなわち０．７を超えると）、下部電極４１や上部電極４２には各電極接続部が非接触状態で通過する箇所が増加しその箇所に充填された樹脂と高誘電体層４３との熱膨張差によってセラミック製の脆い高誘電体層４３の収縮・膨張が起きやすくなり、その結果高誘電体層４３にクラックが入ったのではないかと推察している。

本発明は、２００４年６月２５日に出願された日本国特許出願２００４−１８８８５５号を優先権主張の基礎としており、その内容のすべてが編入される。

本発明のプリント配線板は、ＩＣチップなどの半導体素子を搭載するために用いられるものであり、例えば電気関連産業や通信関連産業などに利用される。

Claims (13)

1. セラミックス製の高誘電体層を上部電極及び下部電極で挟んだ構造のコンデンサ部を内蔵し半導体素子を実装するプリント配線板であって、
   前記コンデンサ部の上部電極にも下部電極にも接触することなく該コンデンサ部を上下方向に貫通し該コンデンサ部よりも上方に設けられた導体層を経て前記コンデンサ部の上部電極と電気的に接続された上部電極接続部と、
   前記コンデンサ部の上部電極と接触せず下部電極と接触するように該コンデンサ部を上下方向に貫通する下部電極接続部と、
   を備えたプリント配線板。
2. 前記コンデンサ部は、前記高誘電体層を前記上部電極及び前記下部電極で挟んだ構造に別途作製され板面全体を覆う大きさの高誘電体キャパシタシートを利用して形成されている、請求項１に記載のプリント配線板。
3. 前記上部電極接続部は、前記半導体素子の電源用端子又はグランド用端子と接続され、前記下部電極接続部は、前記半導体素子のグランド用端子又は電源用端子と接続される、請求項１に記載のプリント配線板。
4. 前記上部電極接続部は、前記コンデンサ部を上下方向に貫通する部分の下端が電源用導体又はグランド用導体に接続され、前記下部電極接続部は、前記半導体素子のグランド用端子又は電源用端子と接続されると共に前記コンデンサ部を上下方向に貫通する部分の下端がグランド用導体又は電源用端子に接続される、請求項３に記載のプリント配線板。
5. 前記高誘電体層は、チタン酸バリウム（ＢａＴｉＯ₃）、チタン酸ストロンチウム（ＳｒＴｉＯ₃）、酸化タンタル（ＴａＯ₃、Ｔａ₂Ｏ₅）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、チタン酸ジルコン酸ニオブ鉛（ＰＮＺＴ）、チタン酸ジルコン酸カルシウム鉛（ＰＣＺＴ）及びチタン酸ジルコン酸ストロンチウム鉛（ＰＳＺＴ）からなる群より選ばれた１種又は２種以上の金属酸化物を含んでなる原料を焼成して作製したものである、請求項１〜４のいずれかに記載のプリント配線板。
6. 前記上部電極及び前記下部電極は、ベタパターンとして形成されている、請求項１〜５のいずれか記載のプリント配線板。
7. 前記コンデンサ部は、前記上部電極及び前記下部電極の間の距離が１０μｍ以下であって実質的に短絡しない距離に設定されている、請求項１〜６のいずれか記載のプリント配線板。
8. プリント配線板の製造方法であって、
   （ａ）セラミックス製の高誘電体層を２枚の金属箔で挟んだ構造に別途作製された高誘電体キャパシタシートを第１電気絶縁層上に貼り付ける工程と、
   （ｂ）前記高誘電体キャパシタシートを上下方向に貫通する上部電極用シート貫通穴及び下部電極用シート貫通穴を形成する工程と、
   （ｃ）前記両シート貫通穴を充填し且つ前記高誘電体キャパシタシートの上面を覆う第２電気絶縁層を形成する工程と、
   （ｄ）前記第２電気絶縁層から前記上部電極まで開けられた上部電極接続用第１穴、前記第２電気絶縁層のうち前記上部電極用シート貫通穴の直上から前記第１電気絶縁層まで開けられ前記上部電極、前記高誘電体層及び前記下部電極のいずれもが内壁に露出していない上部電極接続用第２穴、及び、前記第２電気絶縁層のうち前記下部電極用シート貫通穴の直上から前記第１電気絶縁層まで開けられ前記上部電極が内壁に露出せず前記下部電極が内壁に露出する下部電極接続用穴を形成する工程と、
   （ｅ）導体材料で前記上部電極接続用第１穴及び前記上部電極接続用第２穴を充填したうえで両者を前記第２絶縁層の上方で接続して上部電極接続部とすると共に導体材料で前記下部電極接続用穴を充填して下部電極接続部とする工程と、
   を含むプリント配線板の製造方法。
9. 前記（ｂ）の工程では、前記下部電極用シート貫通穴を形成する際、前記上部電極を通過する部分の穴径が前記下部電極を通過する部分の穴径より大きくなるように形成する、
   請求項８に記載のプリント配線板の製造方法。
10. 前記（ｄ）の工程では、前記上部電極接続用第２穴を、前記第２電気絶縁層のうち前記上部電極用シート貫通穴の直上から前記第１電気絶縁層内の電源用導体又はグランド用導体まで開け、前記下部電極接続用穴を、前記第２電気絶縁層のうち前記下部電極用シート貫通穴の直上から前記第１電気絶縁層内のグランド用端子又は電源用導体まで開ける、
    請求項８又は９に記載のプリント配線板の製造方法。
11. 前記（ｅ）の工程のあと、前記上部電極接続部を前記プリント配線板に実装される半導体素子の電源用端子又はグランド用端子に接続し、前記下部電極接続部を前記半導体素子のグランド用端子又は電源用端子に接続する、請求項１０に記載のプリント配線板の製造方法。
12. 前記高誘電体層は、チタン酸バリウム（ＢａＴｉＯ₃）、チタン酸ストロンチウム（ＳｒＴｉＯ₃）、酸化タンタル（ＴａＯ₃、Ｔａ₂Ｏ₅）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、チタン酸ジルコン酸ニオブ鉛（ＰＮＺＴ）、チタン酸ジルコン酸カルシウム鉛（ＰＣＺＴ）及びチタン酸ジルコン酸ストロンチウム鉛（ＰＳＺＴ）からなる群より選ばれた１種又は２種以上の金属酸化物を含んでなる原料を焼成して作製したものである、請求項８〜１１のいずれかに記載のプリント配線板の製造方法。
13. 前記コンデンサ部は、前記上部電極及び前記下部電極の間の距離が１０μｍ以下であって実質的に短絡しない距離に設定されている、請求項８〜１２のいずれか記載のプリント配線板の製造方法。

Images