[go: up one dir, main page]

TWI364789B - - Google Patents

Download PDF

Info

Publication number
TWI364789B
TWI364789B TW091112669A TW91112669A TWI364789B TW I364789 B TWI364789 B TW I364789B TW 091112669 A TW091112669 A TW 091112669A TW 91112669 A TW91112669 A TW 91112669A TW I364789 B TWI364789 B TW I364789B
Authority
TW
Taiwan
Prior art keywords
groove
gas
dry etching
plasma treatment
etching method
Prior art date
Application number
TW091112669A
Other languages
English (en)
Inventor
Akiteru Koh
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001189579A external-priority patent/JP4854874B2/ja
Priority claimed from JP2002012206A external-priority patent/JP4516713B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Application granted granted Critical
Publication of TWI364789B publication Critical patent/TWI364789B/zh

Links

Classifications

    • H10P50/242
    • H10W10/0143
    • H10W10/17
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/978Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Drying Of Semiconductors (AREA)

Description

1364789 A7 B7 五、發明説明(!) 技術領域 (請先閲讀背面之注意事項再填寫本頁) 本發明係有關於半導體裝置之製造中的乾蝕刻方法, 特別是有關於一種在Shallow trench isolation ( S T I )中 針對單晶矽進行蝕刻,而形成所希望形狀的溝(trench)的 乾蝕刻方法。 背景技術 近年來在半導體裝置的製造領域中,元件分離技術則 大多採用所謂的Shallow trench isolation ( S T I )。 該ST I的過程是一藉由乾蝕刻在矽基板的S i控掘 溝(trench ),藉由C V D等將例如S i 0 2等的絕緣物埋 入到該溝中,而最後例如藉由C Μ P使其平坦化的過程。 經濟部智慧財產局員工消費合作社'印製 在該S Τ I中,必須要有一藉由異方性蝕刻在單晶矽 形成溝(trench )的溝蝕刻過程。在該溝蝕刻過程之前,首 先在由S i所構成的矽基板表面形成二氧化矽(S i 〇2) 等的熱氧化膜,與例如S i N膜,藉由通常所使用的光石 印技術來形成光阻圖案,以此作爲掩罩針對S i N膜以及 熱氧化膜實施圖案。 接著,在除去光阻圖案後,將S i N膜以及熱氧化膜 當作掩罩,而進行藉由乾蝕刻針對該掩罩的開口部實施異 方性蝕刻的溝蝕刻過程》 上述的溝蝕刻過程以往則是藉由將C 1 2、C 1 2與 〇2的混合氣體、C i2與HBr的混合氣體' C 12、 HBr、與〇2的混合氣體等當作蝕刻氣體來使用的電漿蝕 本紙張尺度適用中.國國家標準(CNS ) A4規格(210 X 297公釐) -4- 1364789 A7 _B7___ 五、發明説明(2 ) 刻處理等來進行。 (請先閲讀背面之注意事項再填寫本頁) 在上述的ST I中,必須要將例如S i 〇2等的介電材 料埋入到形成在單晶矽的溝。因此,爲了要確實且容易地 埋入上述介電材料,乃將溝的側壁形成爲從溝底部朝著上 側開口部慢慢地擴展之所定角度的推拔狀。 然而,溝的側壁形狀,例如即使是在一個晶圓內,也 會因爲中央部與周緣部分等的位置的差異、或是溝寬的差 異而有變化的傾向,而有很難將所有的溝的形狀皆設成所 希望的形狀的問題。 又,最近半導體裝置的集成度B呈飛躍地提升,隨之 而來,連形成在矽基板上之各種元件的微細化也成爲一個 技術上要求的項目。隨著該微細化,在進行上述S T I過 程中的蝕刻處理時,由於蝕刻面積變小,因此,在矽基板 上的加工部分容易變尖,而使得用來分離元件的溝的開口 會變得更小,而很難將絕緣物埋入到該溝內。因此,隨著 各種元件的微細化,則要求一容易將絕緣物埋入之溝的形 狀。 經濟部智慈財產局8工消費合作社吖製 又,藉由將上述溝的形狀形成爲容易將絕緣物埋入的 形狀,可以提高分隔(isolation)的效率,能夠減少產生漏 電流以及在埋入後較不會被施加應力。該溝的形狀例如溝 的底部分儘量不要是尖的,最好是一具有圓角(round)的 形狀。又,在溝之側壁中之S i N膜及熱氧化膜的掩罩與 S i的邊界部分則最好是呈圓角(round) » 然而以往如上所述般,由於是藉由C 1 2等的處理氣體. 本紙張尺度適用中.國國家標準(CNS ) A4規格(210X297公釐) -5- 1364789 A7 ___B7_ 五、發明説明(3 ) 等的電漿處理一次形成溝,因此非常困難在其溝的底部分 或側壁的掩罩與S i的邊界部分形成圓角。 (諳先閱讀背面之注意事項再填寫本頁) 發明的揭露 在此,本發明之目的在於提供一種即使是在溝的寬度 不同的情形下,也能夠將溝的側壁形狀設成所希望的形狀 ’而形成容易埋入絕緣物之形狀之溝的乾蝕刻方法。 本發明,其主要係針對一經由掩罩層而在矽單結晶( 單晶矽)形成所希望形狀的溝的乾蝕刻方法,其特徵在於 利用一將基板配置在設於蝕刻室內之一對的對向電極 中的其中一者,且將高週波電力供給到上述雙方之對向電 極,而藉由電漿進行蝕刻的裝置, 將蝕刻氣體導入到上述蝕刻室內,藉由調整施加在位 於配置有上述基板之一側的上述對向電極的高週波電力來 控制上述溝的側壁形狀。 經濟部智慧財產局員工消費合作社听製 又’本發明,其中上述蝕刻氣體至少是一包含有C 1 的氣體與包含有B r的氣體的混合氣體。 又’本發明,其中上述包含C 1的氣體爲C 1 2。 又’本發明,其中上述包含B r的氣體爲HB r。 又’本發明,其中上述蝕刻氣體包含氧。 又’本發明乃調整上述蝕刻氣體的總流量來控制上述 溝的側壁形狀。 又’本發明乃調整上述蝕刻氣體中的C 1 2的量來控制 本紙張尺度適用中.關家操準(〇叫44驗(21()/297公麓) -6- 1364789 經濟部智慧財產局肖工消費合作杜_製 A7 ________B7 _五、發明説明(4 ) 上述溝的側壁形狀。 又’本發明,施加在位於配置有上述基板之一側的上 述對向電極的高週波電力位在〇.157〜1·57W/ c m 2的範圍內。 又’本發明,在上述基板形成溝寬不同之多種的上述 溝。 又,本發明,其主要係針對一將處理氣體導入到氣密 的處理室內,藉由針對矽基板的矽實施電漿處理,而在上 述矽基板上形成溝的乾蝕刻方法,其特徵在於: 包含有: 將至少包含Η B I·與1^2的混合氣體當作上述處理氣體 來導入而實施電漿處理的第1過程; 在上述矽基板的矽實施用來形成上述溝的電漿處理的 第2過程及; 將至少包含Η B r與C 1 2的混合氣體當作上述處理氣 體來導入而實施電漿處理的第3過程。 又,本發明,其中上述第1過程是根據至少將在上述 處理室內的壓力設在6 . 7Pa (50mTor r)以下 ,將Η B r的流量相對於上述處理氣體的^^2的流量的比設 在3以上,爲了要產生電漿,將施加在設在上述處理室內 之電極的偏壓用的高週波電力設在1 0 0W以上的條件來 實施電漿處理。 又,本發明,其中上述第1過程是根據至少將在上述 處理室內的壓力設在20Pa (150mTorr)以下 本紙張尺度適用中國國家襟準(CNS ) A4規格(210X297公釐) I」-----.10! (請先閱讀背面之注意事項再填寫本頁) 訂 Ψ .ΙΓ · 1364789 A7 B7 經 濟 部 智 % 財 產 局 消 費 合· 作 社 印· 製 五、發明説明(5 ) ’將Η B r的流量相對於上述處理氣體的的流量的比設 在2以上,爲了要產生電漿,將施加在設在上述處理室內 之電極的偏壓用的高週波電力設在5 0W以上的條件來實 施電漿處理。 又’本發明,在上述第1過程中實施電漿處理的時間 則較在上述第2過程中實施電漿處理的時間爲短。 又’本發明,其中上述第1過程,當將在上述第2過 程中實施電漿處理的時間設爲1時,則實施電漿處理一相 對於該時間爲0 _ 1 5〜0 · 5之比例的時間。 又,本發明,在上述第3過程中實施電漿處理的時間 則較在上述第2過程中實施電漿處理的時間爲短。 又,本發明,其中上述第3過程,當將在上述第2過 程中實施電漿處理的時間設爲1時,則實施電漿處理一相 對於該時間爲0 . 3〜0 . 7之比例的時間。 又,本發明,其主要係針對一將處理氣體導入到氣密 的處理室內,藉由針對矽基板的矽實施電漿處理,而在上 述矽基板上形成溝的乾蝕刻方法,其特徵在於: 包含有: 在進行針對上述矽基板的矽形成上述溝的過程之前’ 實施一在上述溝之側壁中之蝕刻用的掩罩與矽的邊界部分 形成圓角之蝕刻處理的過程及; 在進行完針對上述矽基板的矽形成上述溝的過程後’ 實施一在上述溝的底部分形成圓角之鈾刻處理的過程。 本紙張尺度適用中.國國家標準(CNS ) A4規格(2丨0'〆297公釐) (請先閲讀背面之注意事項再填寫本頁) -8- 1364789 A7 _ B7__ 五、發明説明(6 ) 實施發明之最佳形態 以下請參照圖面針對實施形態來說明本發明的詳細內 (請先閲讀背面之注意事項再填寫本頁) 容。 圖1爲爲了要說明本發明之一實施形態,以模型方式 將半導體晶圓(矽基板)之縱斷面的一部分放大來表示。 如同圖(a)所示,在半導體晶圓(矽基板)1〇1 上形成厚度例如約9 nm的二氧化矽層1 0 2、以及厚度 例如約16 0 nm的氮化矽層1 〇 3 ,該些爲了要具有用 來形成溝的開口部,乃被圖案化成所設定的形狀,而構成 所謂的硬式掩罩(hard mask)。 此外,在本實施形態中,經由由上述的氮化矽層 1 0 3等所構成的硬式掩罩(hard mask),藉由餓刻氣體 使用至少包含有C 1 2與HB r的氣體的電漿蝕刻,針對由 單晶矽所構成的半導體晶圓1 0 1進行蝕刻,而如同圖( b)所示般,在半導體晶圓101形成溝l〇4a、 10 4b。 經濟部智慧財產局員工消費合作社印製 上述的溝1 0 4 a、1 0 4 b則分別形成爲所設定的 寬度,在圖中左側所示的溝1 0 4 a的寬度例如設爲 0 . 2 4 /zm,而圖中右側所示的溝1 〇 4 b的寬度例如 設爲1 · 0 0//Π1’兩者的寬度並不相同。該些的溝 104a 、l〇4b的側壁l〇5a 'l〇5b則分別形 成大約相同的推拔角度,且深度也形成爲大約相同。 圖2爲以模型方式來表示在本發明之實施形態中所使 用之電漿處理裝置之構成的一例。如同圖所示,電漿處理 本紙張尺度適用中國國家標举(CNS ) A4規格(210X 297公釐) ' --— -9 - 1364789 經濟部智慈財產局員工消費合作社印製 A 7 ___B7___五、發明説明(7 ) 裝置1 ,其中電極板乃上下平行相對著,且雙方皆連接有 高週波電源而構成電容結合型平行平板蝕刻裝置。 該蝕刻處理裝置1則具有由例如表面經過陽極氧化處 理所構成的鋁而形成爲圓筒形狀的室2,該室2則被接地 \ 。在室2內的底部則經由陶瓷等的絕緣板3而設有用來載 置晶圓W之大略爲圓柱狀的基座(suscepter )支撑台4 0在 該基座支撑台4之上則設有用來構成下部電極的基座( suscepter) 5。在該基座5則連接有高通濾波器(HP F )6 〇 在基座支撑台4的內部設有溫度調節媒體室7,而在 該溫度調節媒體室7則經由導入管8而讓溫度調節媒體導 入而循環,且從排出管9被排出以將基座5控制在所希望 的溫度。 基座5的上中央部則形成爲凸狀的圓板狀,而在其上 設有與晶圓大略形狀的靜電夾頭11。靜電夾頭11是一 在絕緣材之間具有電極1 2的構造。此外,藉由從連接到 電極12的直流電源13施加例如1 . 5 kV的直流電壓 ,而藉由庫侖力以靜電來吸住晶圓W。 在絕緣板3、基座支撑台4、基座5.,更者,靜電夾 頭11 ,則在作爲被處理體之晶圓W的背面形成用來形成 傳熱媒體,例如H e氣體等的氣體通路1 4。此外,則經 由該傳熱媒體來進行基座5與晶圓W之間的熱傳導以將晶 圓W維持在所設定的溫度。 在基座5的上端周緣部則如包圍著被載置在靜電夾頭 本紙張尺度適用中.國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -10- 1364789 A7 B7 五、發明説明(8 ) 1 1上的晶圓W般地配置有環狀的聚焦環1 5 〇該聚焦環 (請先聞讀背面之注意事項再填寫本頁} 1 5是由陶瓷或是石英等的絕緣性材料所構成,而提高齡 刻的均勻性。 又’在基座5的上方則與該基座5呈平行地相對著設 有上部電極2 1。該上部電極2 1則經由絕緣材2 2而被 支撑在室2的內部,上部電極2 1是由具有多數的吐出孔 2 3的電極板2 4 (例如由石英所構成),以及用來支撑 該電極板24的電極支撑體25(由導電性材料例如表面 經陽極氧化處理的鋁所構成)。此外,基座5與上部電極 2 1的間隔則設成可以調節。 經濟部智慧財產局員工消費合·作社印製 在上部電極2 1之電極支撑體2 5的中央設有氣體導 入口 26。在該氣體導入口 26則連接有氣體供給管27 。更者,在該氣體供給管2 7則經由閥2 8、以及流量控 制閥2 9而連接有處理氣體供給器3 0。此外,則從該處 理氣體供給器3 0供給有用於電漿鈾刻的蝕刻氣體。此外 ’在圖2中則只表示3 1個由上述的處理氣體供給器3 0 等所構成的處理氣體供給系統,然而該些的處理氣體供給 系統可以設有多個。例如分別獨立地控制Η B r、C 1 2、 〇2、Ν2等的氣體的流量而供給到室2內。 另一方面,在室2的底部則連接有排氣管3 1 ,而在 該排氣管3 1則連接有排氣裝置3 5。排氣裝置3 5具備 有渦輪分子泵等的真空泵,藉此,可以將室2內抽真空到 所設定的減壓環境,例如IPa(7.5mT〇rr)以 下之所設定的壓力。又,在室2的側壁設有閘閥(gate 本紙張尺度適用中.國國家標準(CNS ) A4規格(210X 297公釐) 1364789 A7 B7 經濟部智慧財產局員工消費合.作社印製 五、發明説明(9 ) valve ) 3 2 »在打開該閘閥3 2的狀態下 9 晶 圓 W 在 室 2 與相 鄰的載入(load lock)室(未圖示)之 間 被 搬 送 〇 在上部電極21連接有第1高週波電 源 4 0 ) 而 將 整 4 1插入於其供電線。又,在上部電 極 2 1 則 連 接 有 低通 濾波器(CPF) 42。該第1高週 波 電 源 4 0 具 有 5 0 〜1 5 0MHz之範圍的頻率。藉由 施 加 如 此 般 的 高 頻率 ,可以在室2內形成處於最好的解離 狀 態 且 高 密 度 的 電漿 ,而能夠進行在較以往爲低壓的條件 下 的 電 漿 處 理 〇 該第 1高週波電源4 0的頻率最好是採用5 0 8 0 Μ Η ζ ,典型則如圖所示之6 0 Μ Η ζ或其 附 近 的 頻 率 0 在作爲下部電極的基座5則連接有第2 局 週 波 電 源 5 0 ,而整合器51則插入在其供電線。 該 第 2 商 週 波 電 源5 〇具有數百〜十數ΜΗ ζ的範圍的頻 率 〇 藉 由 施 加 如 此範 圍的頻率,可以在不對作爲被處理體 的 晶 圓 W 帶 來 損 傷的 情形下給予適當的離子作用。第2高 週 波 電 源 5 0 的 頻率 典型則採用如圖所示之1 3 . 56ΜΗ 2 或 8 0 0 k Η ζ等的頻率。 接著則針對藉由上述構造的電漿處理 裝 置 1 對 由 單 晶 矽所 構成的晶圓W實施鈾刻而形成溝的過程加 以 說 明 〇 首先,如上所述,打開閘閥3 2,將 已 形 成 有 由 二 氧 化矽 層1 0 2、氮化矽層1 0 3所構成之 掩 罩 ( mask ) 層 的晶 圓W,從未圖示的載入室搬入到室2 內 而 載 置 在 靜 電 夾頭 11上。此外,藉著從高壓直流電源 1 3 施加 直 流 電 壓, 而以靜電將晶圓W吸著在靜電夾頭11 上 〇 本紙張疋度適用中.國國家標準(CNS ) A4規格(2】0X297公釐〉 •12- 經濟部智慈財產局貸工消費合作社印製 1364789 A7 ____ B7 五、發明説明(10) 接著’則關閉閘閥3 2,藉由排氣裝置3 5 ,將室2 內實施真空抽成到所設定的真空度.爲止。之後,則打開閥 2 8,藉由流量控制器2 9來調整來自處理氣體供給器 3 0之主触刻用的飽刻氣體(例如HB r與C 1 2、或 HB r與、C 1 2與〇2)的流量,而通過處理氣體供給管 2 7、氣體導入口 2 6、上部電極2 1的中空部' 電極板 2 4的吐出孔2 3,如圖2之箭頭所示,對晶圓w均勻地 被吐出。 在此同時,在室2內的壓力則維持在所設定的壓力, 例如1 3 P a (.1 〇〇mT 〇 r r )左右的壓力。此外, 則從第1高週波電源4 0以及第2高週波電源5 0,將高 週波電壓施加在作爲上部電極21以及下部電極的基座5 ,將蝕刻氣體予以電漿化而進行晶圓W的蝕刻。+ 圖3 、4的說明圖(縱軸爲推拔角度、橫軸爲下部電 力(針對下部電極的供給電力))係表示在利用上述的触 刻處理裝置1針對8吋直徑的晶圓W進行蝕刻時,從第2 高週波電源5 0供給到作爲下部電極之基座5的電力,與 溝之側壁之推拔角度的關係。圖3爲溝寬爲〇.2 的情形、圖4爲溝寬爲1 . 00//m的情形。 又,在圖3 、4中,實線A、C表示晶圓w的中央部 分,虛線B、D表示在晶圓W之周邊部分的溝推拔角度。 此外,蝕刻條件爲 蝕刻氣體:Cl2(流量 15SCCM) + HBr(流量 285SCCM) + 〇2(流量 2.5SCCM) 本紙張尺度適用ί國國家標準(CNS ) A4規格(21& 297^釐) ' (請先閲讀背面之注意事項再填寫本頁)
-13- 1364789 Α7 Β7 五、發明説明’(11) τ 1 m : ο 力 ο 電 1波 C週 a 高 P 加 3 施 1 極 : 電 力部 壓上 ο Γ Γ
W 電極間距離:80mm
He壓力(中央/邊緣):4〇0/400Pa(3 T 〇 r r )
室溫度(上部/底部/牆):6 0/6 0/5 0 °C 蝕刻時間:4 7秒 如圖.3所示,當爲溝寬爲〇 . 2 4 之狹窄的溝 1 ◦ 4 a時,則顯示出隨著下部電力的上昇,推拔角度會 呈線性地增加的傾向。另一方面,如圖4所示,當爲溝寬 爲1 _ 0 0 之寬的溝時,則即使是讓下部電力變化, 推拔角度也幾乎不會變.化。 因此,在圖3 ' 4所示的例子中.,藉由將下部電力設 成100WCO.314W/cm2),則可將溝寬狹窄的 溝1 0 4 a、與溝寬寬廣的溝1 〇 4 b之兩者的推拔角度 控制成大約相同。 此外,圖5、6的說明圖(縱軸爲推拔角度' 橫軸爲 針對上部電極的供給電力)係表示當利用上述蝕刻處理 裝置1來對8吋直徑的晶圓W進行蝕刻時,從第.1高週波 電源4 0供給到上部電極2 1的電力、與溝之側壁之推拔 角度的關係。圖5表示當溝寬爲〇.24ym的情形、圖 6表示當溝寬爲1.00#m的情形。 又’在圖5、6中’實線E、G表示晶圓w的中央部 分,虛線F或Η表示在晶圓W之周邊部分的溝的推拔角度 本紙張尺度適用中.國國家標準(CNS > A4規格(210 X 297公釐) II------#! (請先閱讀背面之注意事項再填寫本頁) -9 Φ. 經濟部智慧財產局員工消費合作社印製 -14- 1364789 經濟部智慧財產局員工消費舍作社印製 A7 B7五、發明説明(12) 0 如圖5、6所示般,即使是變更上部電力,推拔角度 也未見到顯著的變化,因此,當要控制推拔角度時,如上 所述,可知藉由調整下部電力可以有效地進行該控制。 此外,當下部電力太多時,在蝕刻速度上昇的同時由 於與作爲掩罩層的氮化矽等的選擇比會降低,因此最好最 大在5 0 0W左右。又,當遠低於上述的1 〇 〇W,而不 足5 0 W時,由於蝕刻速度降低,因此,針對8吋直徑的 晶圓最好爲5 0〜5 0 0 W左右,亦即,每單位面積的電 力最好是0 . 1 57〜1 . 57W/cm2的範圍。 圖7的說明圖(縱軸爲蝕刻深度(實質上爲蝕刻速度 )橫軸爲在鈾刻氣體中之C 1 2的比(C 1 2流量/總流量 )),係表示在利用上述蝕刻處理裝置1針對8吋直徑的 晶圓W進行蝕刻時之蝕刻深度與C 1 2的比的關係,實線I 表示溝寬爲0.24#m的情形,虛線J爲溝寬爲 1 . 〇〇#m的情形。 又,圖8的說明圖(縱軸爲推拔角度、橫軸爲在蝕刻 氣體中的C 1 2的比(C 1 2流量/總流量),係表示在利 用上述蝕刻處理裝置1針對8吋直徑的晶圓W進行蝕刻時 之推拔角度C 1 2之比的關係,實線K表示溝寬爲〇 . 2 4 // m的情形,虛線L表示溝寬爲1 . 0 0 μ m的情形。 此外,蝕刻條件爲 蝕刻氣體:Ch + HBr(合計流量200SCCM) 添加CM流量1.6SCCM) $紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) ' -15- II------4|丨丨 (請先閱讀背面之注意事項再填寫本頁) 訂 1364789 A7 _____B7_ 五、發明説明(13) 壓力:1. 3 P a ( 1 〇 〇 m T 〇 r r ) (請先聞讀背面之注意事項再填寫本頁) 上部電極施加高週波電力:1 Ο 0 OW 下部電極施加高週波電力:2 0 OW 電極間距離:80mm
He壓力(中央/邊緣):400/400Pa(3 T 〇 .r r ) 室溫度(上部/底部/牆):6 0/6 0/5 0 °C 蝕刻.時間:8 3秒 如該些圖7、8的說明圖所示,藉由變更在蝕刻氣體 中的C 1 2的比可以改變蝕刻速度,又,推拔角度也會變化 。更者,如圖8所示,推拔角度的變化在溝寬爲0.24 時(實線K)、與溝寬爲1 · OO/zm時(虛線L) 並不相同。 經濟部智葸財產局員工消費合作社印製 因此,例如爲了要得到必要的蝕刻速度與推拔角度, 而要變更在蝕刻氣體中的C 1 2的比時,則溝寬狹窄的溝與 溝寬寬廣的溝會成爲不同之推拔角度的可能性會提高。此 時’如上所述,藉由調整下部電力可以控制消除上述推拔 角度的差距。亦即,當溝寬狹窄的溝的推拔角度較溝寬爲 寬廣的溝的推拔角度爲小時,則再加大下部電力。又,相 反地’當溝寬狹窄的溝的推拔角度較溝寬寬廣的溝的推拔 角度爲大時,則再減小下部電力。 圖9的說明·圖(縱軸爲蝕刻深度(實質上爲蝕刻速度 )橫軸爲在蝕刻氣體的總流量,係表示在利用上述蝕刻處 理裝置1針對8吋直徑的晶圓W進行蝕刻時之蝕刻深度與 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -16- !364789 A7 B7 一 __ 五、發明説明(14) 蝕刻氣體之總流量的的關係,實線Μ表示溝寬爲〇 . 2 4 的情形,虛線Ν爲溝寬爲1 . 〇 〇 //m的情形。 (請先閲讀背面之注意事項再填寫本頁) 又,圖1 0的說明圖(縱軸爲推拔角度、橫軸爲蝕刻 氣體的總流量),係表示在利用上述蝕刻處理裝置1針對 8吋直徑的晶圓W進行蝕刻時之推拔角度與蝕刻氣體之總 流量的關係,實線〇表示溝寬爲0 . 24//m的情形,虛 線P表示溝寬爲1 · 〇〇/zm的情形》 此外/触刻條件爲 蝕刻氣體:Cl2 + HBr + 〇2Cl2 = 25%(對 Ch/HBr總流量) 〇2 = 0. 8%(對Cl"HBr總流量) 壓力:13Pa(lOOmTorr) 上部電極施加高週波電力:1 ο o ow 下部電極施加高週波電力:2 0 0 W 電極間距離·’ 8 0 m m
He壓力(中央/邊緣):400/400Pa(3 ηι T 〇 r r ) 經濟部智慧財產局員工消費合作社印製 室溘度(上部/底部/牆):60/60/50 °C 蝕刻時間:8 3秒 如該些圖9、1 0的說明圖所示,藉由變更蝕刻氣體 中的總流量可以改變蝕刻速度,又,推拔角度也會變化。 更者,如圖10所示,推拔角度的變化在溝寬爲0 . 24 Mm時(實線K)、與溝寬1 . 00/zm時(虛線L)並 不相同。 因此,例如爲了要得到必要的蝕刻速度與推拔角度, 本紙張尺度適用中.國國家標準(CNS ) A4規格(210X 297公釐) -17- 1364789 經濟部智慧財產局Μ工消費入7作社•印製 A7 ____B7_ 五、發明説明(彳5) 而要變更蝕刻氣體的總流量時,則溝寬狹窄的溝與溝寬寬 廣的溝會成爲不同之推拔角度的可.能性會提高。此時,如 上所述’藉由調整下部電力可以控制消除上述推拔角度的 差距。亦即,當溝寬狹窄的溝的推拔角度較溝寬爲寬廣的 溝的推拔角度爲小時,則再加大下部電力。又,相反地, 當溝寬狹窄的溝的推拔角度較該溝寬寬廣的溝的推拔角度 爲大時,則再減小下部電力。 如上.所述,本實施形態的乾蝕刻方法,除了蝕刻氣體 的總流量,在蝕刻氣體中的C 1 2的量(比)等外,也藉由 調整下部電力,即使混合存在有溝寬不同的溝,也能夠將 該些溝的側壁形狀如具有所希望的推拔角度般地設成所設 定的形狀。 · 因此,之後可將介電體良好地埋入,而能夠藉由· s T I良好地將元件分離。 接著請參照圖1 1來說明本發明之其他實施形態之 s T I過程中之針對S i實施蝕刻的過程。此外,圖示的 例子是表示爲了要進行S T I過程中的元件分離而形成用 來埋入S i 〇2等之絕緣物的溝的過程》 如圖1 1 ( a )所示,首先在由S i所構成的矽基板 2 0 2的表面形成例如1 0 nm左右的氧化矽(s i 〇2) 等的熱氧化膜2 0 4與S i N膜2 0 6,而藉由通常所使 用的光石印技術來形成光阻圖案,以此作爲掩罩而針對 S i N膜206、熱氧化膜204實施圖案。此外,針對 剩餘的光阻層進行灰化處理(ashing )而除去光阻圖案。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -18 - 1364789 A 7 _B7________ 五、發明説明(16) (請先閱讀背面之注意事項再填寫本頁) 接著,以SiN膜206、熱氧化膜204作爲掩罩 ,藉由乾蝕刻針對開口部實施異方性蝕刻,而形成用於埋 入用來元件分離之絕緣物的溝。 在本實施形態中,在藉由例如已混合有C 1 2與〇2的 處理氣體來進行電漿處理之主過程(第2過程)之前,除 了爲了要在上述溝之側壁的上述掩罩與S i的邊界部分形 成圓角(round)而進行前置過程(第1過程)外,也在上 述主過程.(第2過程)後,爲了要在上述溝的底部分形成 圓角乃進行後置過程(第3過程)。 上述前置過程藉由包含HB 1"與^[2在內的混合氣體所 構成的處理氣體,針對作爲掩罩的S i N膜2 0 6與熱氧 化膜204實施電漿處理,而對S i進行蝕刻。 此時,至少在室2內的壓力,最好是一可以很容易藉 由蝕刻形成反應產生物(堆積)的圓角形狀,具體地說在 6 · 7Pa (50mTorr)以下,由實用的觀點來看 經濟部智慧財產局員工消費合作社印製 ,最好是在2.7Pa (20mTorr)以上,且 6 .7Pa (50mTorr)以下,處理氣體的HBr 與N 2的流量比,則最好蝕刻進行的程度,具體地說, Η B r的流量相對於1^2的流量在3以上,而施加在作爲下 部電極之基座5的偏壓用的高週波電力最好是在不至於發 生停止蝕刻(etch stop )程度,具體地說爲1 〇 〇W以上, 最好是在1 5 0W以上,又更好是在2 0 0W以上,而能 夠良好地實施電漿處理。 當藉由如此前置過程的電漿處理來進行蝕刻時,則如 本纸張尺度適用中.國國家標準(CNS ) A4規格(210X297公釐) -19- 1364789 經濟部智蚝財產局員工消費合作社印製 A7 ___ B7____ 五、發明説明(17) 圖11(b)所示將Si淺淺地挖掘,而在該所挖掘的溝 2 0 1的側壁形成圓角。在此狀態下當藉由主過程進行蝕 刻時,如圖1 1 ( c )所示,在溝2 1 0之側壁的上側部 分,例如掩罩與S i的邊界部分2 1 2形成圓角。 在此狀態下藉由主過程的電漿處理進行蝕刻。該主過 程,則與以往同樣地,藉由例如由包含有C 1 2與◦ 2的混 合氣體所構成的處理氣體等,針對作爲掩罩的S i N膜 2 0 6與熱氧化膜2 0 4實施電漿處理以對S i進行異方 性蝕刻。在此時的蝕刻條件則與以往相同。 具體地說當以例如包含有C 1 2與〇2在內的混合氣體 作爲處理氣體來進行鈾刻時,則將在室2內的壓力設爲 2-7Pa (20mTorr),將施加在上部電極21 的高週波電力設爲2 0W,將上部電極2 1與基台5的間 隔設爲1 1 5mm,將處理氣體的C 1 2與〇2的氣體流量 比(C 1 2的氣體流量/ 〇2的氣體流量)設爲1 6 8 s c cm/32 s c cm。至於在室2內的設定溫度,則 將基台5設爲4 0 °C,上部電極2 1設爲8 0 °C,側壁部 設爲6 0 °C。 當藉由該主過程的電漿處理來進行蝕刻時,則如圖 11(c)所示,溝210的底部分214會被挖掘更深 ,而在溝2 1 0之側壁的掩罩與S i的邊界部分2 1 2留 下圓角。此外,在藉由該過程的電漿處理來進行蝕刻時, 如上述實施形態般藉由該設定條件可以控制溝2 1 0的推 拔角度。 (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中.國國家標準(CNS ) A4规格(210X297公釐) -20- 1364789 經濟部智慈財產局員工消費合作社印製 A7 B7五、發明説明(18) 接著,藉由後置過程的電漿處理來進行蝕刻β該後置 過程,由於即使藉由前置過程以及主過程來蝕刻,溝的底 部分仍會有尖銳的部分,因此是一爲了將溝2 1 0的底部 分2 1 4形成圓角的過程。 在上述後置過程中,以包含有C 1 2與HB r在內的混 合氣體針對作爲掩罩的S i N膜2 0 6與熱氧化膜2 0 4 的實施電漿處理以對S i進行蝕刻。此時,至少在室2內 的壓力要能夠使堆積多而容易形成圓角的程度,具體地說 最好是在20Pa (lSOmTorr)以上。處理氣體 的Η B r與C 1 2的流量比,則最好蝕刻進行的程度,具體 地說Η B I·的流量相對於C 1 2的流量在2以上。施加在作 爲下部電極之基台5之偏壓用的高週波電力最好是在不會 使蝕刻停止的程度,具體地說在5 0W以上進行電漿處理 〇 當藉由後置過程的電漿處理來進行蝕刻時,如圖1 1 (d )所示,在將溝2 1 0的底部分挖掘更深的同時,也 在該所挖掘之溝2 1 0的底部分形成圓角。如此般形成很 容易將絕緣物埋入到矽基板的S i的溝2 1 0的形狀。 前置過程以及後置過程的電漿處理則以較實施主過程 中之電漿處理的時間爲少的時間。例如當將實施主過程中 之電漿處理的時間爲1時,在前置過程中的電漿處理則依 0·15〜0.5之比例的時間來進行,而在後置過程中 的電漿處理則依0 . 3〜0 . 7比例的時間來進行。具體 地說在主過程進行3 0秒左右時,則前置過程只進行5〜 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中.國國家標準(CNS ) A4規格(210 X 297公釐) -21 - 1364789 A7 _ B7 五、發明説明(19) 1 5秒左右的時間,而後置過程只進行1 〇〜2 0秒左右 的時間。 (請先閲讀背面之注意事項再填寫本頁) 藉此,在前置過程中,可將S i繼續挖掘到在溝 2 1 0之側壁的掩罩與S i的邊界部分2 1 2形成圓角的 程度,又,在後置過程中,則可以將S i繼續挖掘到可在 溝210之底部分214形成圓角的程度。 在此,針對由本發明之蝕刻處理所形成的溝的形狀而 與以往的情形一邊比較一邊說明。首先,實際上在只藉由 以往的主過程來進行蝕刻時以及藉由前置過程以及主過程 來進行蝕刻時之溝的側壁部分的形狀分別表示在圖1 2、 圖1 3。 圖1 2爲表示以往的主過程,利用由包含C 1 2與〇2 在內的混合氣體所構成的處理氣體,將在室2內的壓力設 爲2 7Pa (2〇mTor r),施加在上部電極21 的高週波電力設爲6 0 0W,施加在下部電極之基台5的 高週波電力設爲2 0 0W、上部電極2 1與基台5的間隔 設爲1 1 5mm、處理氣體C 1 2與〇2的氣體流量比( 經濟部智慧財產局貞工消費合作社印製 C 1 2的氣體流量/〇2的氣體流量)設爲1 6 8 s c cm /3 2 s c cm,針對在室2內的設定溫度,依據將基台 5設爲4 0 °C、上部電極2 1設爲8 0 °C、側壁部設爲 6 0 °C的條件來進行電漿處理。 又,圖1 3爲藉由本發明之前置過程以及主過程來進 行蝕刻的情形,前置過程爲將在室2內的壓力設爲2 . 7 Pa (20mTorr),將施加在上部電極21的高週 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -22- 1364789 A7 _____B7__ 五、發明説明(20) (請先閲讀背面之注意事項再填寫本頁) 波電力設爲7 0 0W,將施加在作爲下部電極之基台5的 高週波電力設爲3 0 0W,將上部電極2 1與基台5的間 隔設爲1 1 5mm,將處理氣體B r與N2的氣體流量比( HB r的氣體流量/N2的氣體流量)設爲3 0 0 s c cm /1 0 0 s c cm,至於在室2內的設定溫度,則依據將 基台5設爲5 0 °C、上部電極2 1設爲6 0 °C、側壁部設 爲6 0 °C的條件,將電漿處理只進行5〜1 5秒左右的短 時間。而主過程則依據與上述同樣的條件將電漿處理只進 行3 0秒左右的時間。 根據該實驗結果,在藉由以往的主過程來進行蝕刻時 ’則如圖1 2所示,在形成在S i的溝3 1 0的側壁的掩 罩(S i N膜206、熱氧化膜204)與S i的邊界部 分3 1 2則成爲直線。相較於此,在藉由本發明的前置過 程以及主過程來進行時,如圖1 3所示,可知在S i的溝 2 1 0的側壁的掩罩與S i的邊界部分2 1 2形成爲圓角 〇 經濟部智祛財產局員工消費合作社印製 接著,實際'上只藉由以往的主過程來進行蝕刻時,與 藉由後置過程進行蝕刻時的溝的底部分的形狀則分別表示 在圖1 4、圖1 5。 圖1 4爲在以與圖1 2的情形同樣的條件,藉由主過 程進行蝕刻所形成之溝3 1 0的底部分3 1 4的形狀。又 ’圖1 5則是在進行完與圖1 3的情形同樣的主過程後, 藉由後置過程來進行蝕刻時的情形。 有關該後置過程,則是以在室2內的壓力爲2 0 P a 本紙張尺度適用中.國國家標準(CNS ) A4規格(210X297公釐) -23- 1364789 A7 _____B7 五、發明説明(21) (請先閱讀背面之注意事項再填寫本頁) (1 5 0 m Τ ο r r ),施加在上部電極21的高週波電 力爲5 0 0W'施加在作爲下部電極之基台5的高週波電 力爲5 0 0W上部電極2 1與基台5的間隔爲丨4 〇mm 、處理氣體HB r與C 1 2的氣體流量比(HB r的氣體流 量/C 12的氣體流量)爲225 s c cm/75 s c cm ’至於在室2內的設定溫度,則基台5爲4 Ot、上部電 極2 1爲8 0 °C、側壁部爲6 0 °C爲條件而只進行i 〇〜 2 0秒左右的短時間的電漿處理。 根據該實驗結果’當藉由以往的主過程來進行触刻時 ,如圖1 4所示,形成在S i的溝3 1 0的底部分3 1 2 則存在有尖的部分。相較於此,如本發明般,在主過程之 後,在進行完後置過程時,如圖1 5所示,+S i的溝 2 1 0的底部分2 1 4則可知整體形成爲圓角,尖的部分 會消失。 經濟部智慧財產局員工消費合作社印製 如此般,以往的溝3 1 0的形狀由於具有尖的部分, 當例如藉由成膜而將S i ◦ 2等的絕緣物埋入到溝2 1 0 時,則由於成膜是1層1層地重疊在溝2 1 0的表面,因 此在將各層結合時會產生應力,而會有產生空洞或產生漏 電流的缺點。相較於此,藉由本發明之蝕刻方法所形成的 溝2 1 0 ,由於形成爲圓角,而尖的部分消失,因此容易 埋入絕緣物。亦即,提高分隔(isolation )的效率,也較不 會產生漏電流或是被施加埋入後的應力。 如此般,根據本實施形態,在s T I過程中,當在矽 基板的S i形成供用於元件分離的絕緣物埋入的溝2 1 0 本紙張尺度適用中.國國家標準(CNS ) A4規格(210X297公釐) -24- 1364789 經濟部智慧財產局員工消費合作社印製 A7 B7 ___五、發明説明(22) 時,則在藉由主過程(第2過程)進行蝕刻之前’除了藉 由由包含Η B r與N 2在內之混合氣體所構成的處理氣體進 行短時間的電漿處理(前置過程:第1過程)外’在藉由 主過程進行完電漿處理後,則藉由由包含c 1 2與ΗΒ Γ在 內的混合氣體所構成的處理氣體進行短時間的電獎處理( 後置過程:第3過程),藉以可以形成S i 〇2等的絕緣物 容易埋入的溝2 1 0。具體地說,溝2 1 0的形狀,如圖 1 1 ( d )所示,除了在溝2 1 0之側壁的掩罩與S i的 邊界部分(溝2 1 0的側面的上側部分)2 1 2形成爲圓 角外,在溝2 1 0的底部分2 1 4也形成圓角’而可以成 爲一沒有變尖之部分的形狀。 由於可以形成如此形狀的溝2 1 0,因此能夠提高分 隔的效果,而較不會產生漏電流或是被施加在埋入後的應 加藉此能夠使各種元件更加微細化。 此外,在本實施形態中,雖然是就在作爲上部電極 2 1與下部電極的基台5分別施加高週波電力的電漿蝕刻 處理裝置來加以說明,但也不一定限定於此,也可以適用 在只在下部電極施加高週波電力的電漿處理裝置。 產業上之可利用性 本發明之乾蝕刻方法可以使用在用來製造半導體裝置 的半導體製造產業等上。因此具有產業上的可利用性。 圖面之說明 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) -25- 1364789 A7 _ B7_ 五、發明説明(23) 圖1爲以模型方式來表示用來說明本發明之一實施形 態之晶圓斷面的構成的說明圖。 (請先閱讀背面之注意事項再填寫本頁) 圖2爲在本發明之一實施形態中所使用之裝置之構成 之例子的說明圖。 圖3爲表示下部電力與溝寬爲0 . 2 之溝的推 拔(taper )角度之關係的說明圖。 圖4爲表示下部電力與溝寬爲1 . OO/zm之溝的推 拔角度之關係的說明圖。 圖5爲表示上部電力與溝寬爲0 . 2 4以〇1之溝的推 拔角度之關係的說明圖。 圖6爲表示上部電力與溝寬爲1·OOym之溝的推 拔角度之關係的說明圖。 圖7爲表示蝕刻深度與C 1 2之比的關係的說明圖。 圖8爲表示推拔角度與C 1 2之比的關係的說明圖。 圖9爲表示蝕刻深度與蝕刻氣體之總流量的關係的說 明圖。 經濟部智毡財產局8工消費合作社印製 圖1 0爲表示推拔角度與.鈾刻氣體之總流量的關係的 說明圖。 圖1 1爲以模型方式來表示用來說明本發明之其他實 施形態之晶圓斷面之構成的說明圖。 圖1 2爲以模型方式來表示當藉由以往之主過程來進 行電漿處理時之溝的側壁的一部分的說明圖》 圖1 3爲以模型方式來表示當藉由實施形態之前置過 程(第1過程)以及主過程(第2過程)來進行電漿處理 本紙張尺度適用中.國國家標準< CNS ) A4規格(210 X 297公釐) -26- 1364789 Α7 Β7 五、發明説明(24) 時之溝之側壁的一部分的說明圖。 圖14爲以模型方式來表示當藉由以往的主過程來進 行電漿處理時之溝的底部分的說明圖。 圖15爲以模型方式來表示當藉由位在實施形態之主 過程(第2過程)之後的後置過程(第3過程)來進行電 漿處理時之溝的底部分的說明圖。 主要元件對照表 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1 蝕刻處理裝置 2 室 3 絕緣板 4 基座支撑台 5 基座 6 高通濾波器 7 溫度調節媒體室 8 導入管 9 推出管 1 1 靜電夾頭 1 2 電極 1 3 直流電源 1 4 氣體通路 1 5 聚焦環 2 1 上部電極 2 2 絕緣材 本纸张尺度適用中.國國家標準(CNS ) A4規格(210χ297公釐) -27- 1364789 A7 B7 經濟部智慧財產局肖工消費合作社印製 五、發明説明(25) 2 3 2 4 2 5 2 6 2 7 2 8 2 9 3 0 3 1 3 2 3 5 4 0 4 2 5 0 10 1 10 2 10 3 10 4a 2 0 4 2 0 6 2 10 2 12 2 14 3 10 吐出孔 電極板 電極支撑體 氣體導入口 氣體供給管 閥 流量控制器 處理氣體供給器 排氣管 閘閥 排氣裝置 第1高週波電源 低通濾波器 第2高週波電源 半導體晶圓 二氧化矽層 氮化砂層 10 4b 溝 熱氧化膜 S i N膜 溝 邊界部分 底部分 溝 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -28- 1364789 A7 B7 五、發明説明(26) 2 邊界部分 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇Χ:297公釐) -29-

Claims (1)

1364789 A8 BS C8 D8__ 六、申請專利範圍 _____ 第9 1 1 1 2669號專利申請案义年《月ώ日修(餐)正本 中文申請專利範圍修正本 (請先閱讀背面之注意事項再填寫本頁) 民國9 8年4月 20日修正 1 . 一種乾蝕刻方法,其主要係針對一經由掩罩層而 在矽單結晶形成所希望形狀的溝的乾蝕刻方法,其特徵在 於: 利用一將基板配置在設於蝕刻室內之一對的對向電極 中的其中一者,且將高週波電力供給到上述雙方之對向電 極,而藉由電漿進行蝕刻的裝置, 將蝕刻氣體導入到上述蝕刻室內,藉由調整施加在位 於配置有上述基板之一側的上述對向電極的高週波電力來 控制上述溝的側壁形狀,在上述基板形成溝寬不同之多種 之上述溝,前述側壁形狀乃呈推拔角、溝寬狹窄之溝之推 拔角較溝寬爲寬之溝之推拔角小時,使下部電力更大、溝 寬狹窄之溝之推拔角較溝寬爲寬之溝之推拔角大時,使下 部電力更小者。 經濟部智慧財產局員工消費合作社印製 2 ·如申請專利範圍第1項之乾蝕刻方法,其中上述 蝕刻氣體至少是一包含有C 1的氣體與包含有β r的氣體 的混合氣體。 3 .如申請專利範圍第2項之乾蝕刻方法,其中上述 包含C 1的氣體爲C 1 2。 4 .如申請專利範圍第2項之乾蝕刻方法,其中上述 包含B r的氣體爲Η B r。 5 .如申請專利範圍第1項之乾蝕刻方法,其中上述 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1364789 A8 B8 C8 D8 六、申請專利範園 蝕刻氣體包含氧。 6 ·如申請專利範圍第1項之乾蝕刻方法,其中調整 上述蝕刻氣體的總流量來控制上述溝的側壁形狀。 7 .如申請專利範圍第3項之乾蝕刻方法,其中調整 上述蝕刻氣體中的C 1 2的量來控制上述溝的側壁形狀。 8 .如申請專利範圍第1項之乾蝕刻方法,施加在位 於配置有上述基板之一側的上述對向電極的高週波電力爲 在0 . 157〜1 . 57W/cm2的範圍內。 9 . 一種乾蝕刻方法,其主要係針對一將處理氣體導 入到氣密的處理室內,藉由針對矽基板的矽實施電漿處理 ,而在上述矽基板上形成溝的乾蝕刻方法,其特徵在於: 包含有: 將至少包含Η B r與N2的混合氣體當作上述處理氣體 來導入而實施電漿處理的第1過程; 對上述矽基板的矽實施用來形成上述溝的電漿處理的 第2過程及; 經濟部智慧財產局員工消費合作社印製 將至少包含HB I·與C 1 2的混合氣體當作上述處理氣 體來導入而實施電漿處理的第3過程。 1 0 .如申請專利範圍第9項之乾蝕刻方法,其中上 述第1過程是根據至少將在上述處理室內的壓力設在6. 7 P a (50mTorr)以下,將HBr的流量相對於 上述處理氣體的N2的流量的比設在3以上,爲了要產生電 漿,將施加在設在上述處理室內之電極的偏壓用的高週波 電力設在1 0 0W以上的條件來實施電漿處理。 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) ' ' -2- 經濟部智慧財產局員工消費合作社印製 1364789 Α8 Β8 C8 D8 _ 六、申請專利範圍 1 1 .如申請專利範圍第9項之乾蝕刻方法,其中上 述第3過程是根據至少將在上述處理室內的壓力設在2 0 Pa (150mTorr)以上,將HBr的流量相對於 上述處理氣體的C 1 2的流量的比設在2以上,爲了要產生 電漿,將施加在設在上述處理室內之電極的偏壓用的高週 波電力設在5 0W以上的條件來實施電漿處理。 1 2 .如申請專利範圍第9項之乾蝕刻方法,在上述 第1過程中實施電漿處理的時間則較在上述第2過程中實 施電漿處理的時間爲短。 1 3 .如申請專利範圍第1 2項之乾蝕刻方法,其中 上述第1過程,當將在上述第2過程中實施電漿處理的時 間設爲1時,則實施電漿處理之時間相對於該時間爲〇 . 1 5〜0 · 5之比例。 1 4 .如申請專利範圍第9項之乾蝕刻方法,在上述 第3過程中實施電漿處理的時間則較在上述第2過程中實 施電漿處理的時間爲短。 1 5 .如申請專利範圍第1 4項之乾蝕刻方法,其中 上述第3過程,當將在上述第2過程中實施電漿處理的時 間設爲1時’則實施電漿處理之時間相對於該時間爲〇 . 3〜0 · 7之比例。 1 6 . —種乾蝕刻方法,其主要係針對一將處理氣體 導入到氣密的處理室內,藉由針對矽基板的矽實施電漿處 理’而在上述矽基板上形成溝的乾蝕刻方法,其特徵在於 本紙張用 辦(CNS ) A術^ ( 210X297公釐) " ' ----------^------訂.------^ (請先閱'#背面之注意事項再填寫本頁) -3- 1364789 A8 B8 C8 D8 _ 六、申請專利範圍 將HBr及1^2做爲蝕刻氣體; 包含有: 在進行針對上述矽基板的矽形成上述溝的過程之前 實施一在上述溝之側壁中之蝕刻用的掩罩與矽的邊界部分 形成圓角之蝕刻處理的過程及; 在進行完針對上述矽基板的矽形成上述溝的過程後, 實施一在上述溝的底部分形成圓角之蝕刻處理的過程。 (請先聞请背面之注意事項再填寫本页) 經濟部智慧財產局員工消費合作社印製 1¾. -紙 本 A4 \—/ CNS /IV 準 標 家 國 國 中 用 適 公 7 9 2 -4-
TW091112669A 2001-06-22 2002-06-11 TWI364789B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001189579A JP4854874B2 (ja) 2001-06-22 2001-06-22 ドライエッチング方法
JP2002012206A JP4516713B2 (ja) 2002-01-21 2002-01-21 エッチング方法

Publications (1)

Publication Number Publication Date
TWI364789B true TWI364789B (zh) 2012-05-21

Family

ID=26617413

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091112669A TWI364789B (zh) 2001-06-22 2002-06-11

Country Status (5)

Country Link
US (2) US7183217B2 (zh)
KR (2) KR100595065B1 (zh)
CN (1) CN100336180C (zh)
TW (1) TWI364789B (zh)
WO (1) WO2003001577A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5820841A (en) * 1996-09-19 1998-10-13 Ethicon, Inc. Hydrogen peroxide complexes of inorganic salts and synthesis thereof
KR100595065B1 (ko) * 2001-06-22 2006-06-30 동경 엘렉트론 주식회사 드라이 에칭 방법
US7531461B2 (en) * 2005-09-14 2009-05-12 Tokyo Electron Limited Process and system for etching doped silicon using SF6-based chemistry
JP2007184356A (ja) * 2006-01-05 2007-07-19 Oki Electric Ind Co Ltd エッチング方法
US20070218681A1 (en) * 2006-03-16 2007-09-20 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
KR100806799B1 (ko) * 2006-09-18 2008-02-27 동부일렉트로닉스 주식회사 이미지 센서의 제조 방법
KR100853485B1 (ko) * 2007-03-19 2008-08-21 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조 방법
US8241993B2 (en) 2007-07-13 2012-08-14 Marvell World Trade Ltd. Method for shallow trench isolation
US7863180B2 (en) * 2008-05-06 2011-01-04 International Business Machines Corporation Through substrate via including variable sidewall profile
JP5235596B2 (ja) * 2008-10-15 2013-07-10 東京エレクトロン株式会社 Siエッチング方法
CN102456610B (zh) * 2010-10-20 2013-11-06 中国科学院微电子研究所 控制背孔剖面形状的方法
CN104217985A (zh) * 2013-05-31 2014-12-17 中芯国际集成电路制造(上海)有限公司 半导体器件和浅沟槽的制作方法
US20150371889A1 (en) * 2014-06-20 2015-12-24 Applied Materials, Inc. Methods for shallow trench isolation formation in a silicon germanium layer
KR200488004Y1 (ko) 2014-07-28 2018-12-03 오종만 피자 고정구에 착탈되는 캐릭터
CN106298636B (zh) * 2015-05-22 2019-05-14 中芯国际集成电路制造(上海)有限公司 一种超低k介质材料刻蚀深度的控制方法
KR20170023654A (ko) * 2015-08-24 2017-03-06 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9966312B2 (en) 2015-08-25 2018-05-08 Tokyo Electron Limited Method for etching a silicon-containing substrate
US9793164B2 (en) * 2015-11-12 2017-10-17 Qualcomm Incorporated Self-aligned metal cut and via for back-end-of-line (BEOL) processes for semiconductor integrated circuit (IC) fabrication, and related processes and devices
JP6556046B2 (ja) * 2015-12-17 2019-08-07 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP6643950B2 (ja) * 2016-05-23 2020-02-12 東京エレクトロン株式会社 プラズマ処理方法
JP6524562B2 (ja) * 2017-02-23 2019-06-05 パナソニックIpマネジメント株式会社 素子チップおよびその製造方法
US11877434B2 (en) * 2020-07-09 2024-01-16 Micron Technology, Inc. Microelectronic devices having features with a fin portion of different sidewall slope than a lower portion, and related methods and electronic systems

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812347B2 (ja) * 1981-02-09 1983-03-08 日本電信電話株式会社 プラズマエッチング装置
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US4729815A (en) * 1986-07-21 1988-03-08 Motorola, Inc. Multiple step trench etching process
US5258332A (en) * 1987-08-28 1993-11-02 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices including rounding of corner portions by etching
US5316616A (en) * 1988-02-09 1994-05-31 Fujitsu Limited Dry etching with hydrogen bromide or bromine
JPH0214548A (ja) * 1988-07-01 1990-01-18 Hitachi Ltd 半導体装置およびその製造方法
JPH02260424A (ja) * 1989-03-30 1990-10-23 Matsushita Electric Ind Co Ltd ドライエッチング方法
EP0414372A3 (en) * 1989-07-21 1991-04-24 Sony Corporation Dry etching methods
JP2995762B2 (ja) 1989-10-26 1999-12-27 ソニー株式会社 半導体装置の製造方法
JP2884970B2 (ja) * 1992-11-18 1999-04-19 株式会社デンソー 半導体のドライエッチング方法
TW297919B (zh) * 1995-03-06 1997-02-11 Motorola Inc
TW344118B (en) * 1996-07-16 1998-11-01 Applied Materials Inc Etch process for single crystal silicon
US5843846A (en) * 1996-12-31 1998-12-01 Intel Corporation Etch process to produce rounded top corners for sub-micron silicon trench applications
US5882982A (en) * 1997-01-16 1999-03-16 Vlsi Technology, Inc. Trench isolation method
US5807789A (en) * 1997-03-20 1998-09-15 Taiwan Semiconductor Manufacturing, Co., Ltd. Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolation (STI)
US5880004A (en) * 1997-06-10 1999-03-09 Winbond Electronics Corp. Trench isolation process
TW328162B (en) 1997-07-07 1998-03-11 Winbond Electronics Corp The method for rounding the top corner in shallow trench isolation process
US6124212A (en) * 1997-10-08 2000-09-26 Taiwan Semiconductor Manufacturing Co. High density plasma (HDP) etch method for suppressing micro-loading effects when etching polysilicon layers
US6103635A (en) * 1997-10-28 2000-08-15 Fairchild Semiconductor Corp. Trench forming process and integrated circuit device including a trench
US6136211A (en) * 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process
JPH11145113A (ja) 1997-11-13 1999-05-28 Nec Corp エッチング方法
US6008131A (en) * 1997-12-22 1999-12-28 Taiwan Semiconductor Manufacturing Company Ltd. Bottom rounding in shallow trench etching using a highly isotropic etching step
JPH11220017A (ja) * 1998-01-30 1999-08-10 Mitsubishi Electric Corp 半導体装置とその製造方法
JPH11243080A (ja) 1998-02-25 1999-09-07 Nec Corp 半導体基板のエッチング方法
US5945724A (en) * 1998-04-09 1999-08-31 Micron Technology, Inc. Trench isolation region for semiconductor device
US6390019B1 (en) * 1998-06-11 2002-05-21 Applied Materials, Inc. Chamber having improved process monitoring window
JP3062163B2 (ja) * 1998-12-01 2000-07-10 キヤノン販売株式会社 半導体装置及び半導体装置の膜の形成方法
US6225187B1 (en) * 1999-02-12 2001-05-01 Nanya Technology Corporation Method for STI-top rounding control
DE19910886B4 (de) * 1999-03-11 2008-08-14 Infineon Technologies Ag Verfahren zur Herstellung einer flachen Grabenisolation für elektrisch aktive Bauelemente
JP2000294626A (ja) 1999-04-07 2000-10-20 Sony Corp 半導体装置の製造方法
US6432832B1 (en) * 1999-06-30 2002-08-13 Lam Research Corporation Method of improving the profile angle between narrow and wide features
US6180533B1 (en) * 1999-08-10 2001-01-30 Applied Materials, Inc. Method for etching a trench having rounded top corners in a silicon substrate
US6235643B1 (en) * 1999-08-10 2001-05-22 Applied Materials, Inc. Method for etching a trench having rounded top and bottom corners in a silicon substrate
EP1077475A3 (en) * 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
KR20010045623A (ko) 1999-11-05 2001-06-05 윤종용 반도체 장치의 트렌치 소자분리 방법
KR100358130B1 (ko) * 1999-12-24 2002-10-25 주식회사 하이닉스반도체 트렌치 저면의 스트레스 집중 현상을 완화시킬 수 있는 트렌치형 소자분리막 형성방법
US6544860B1 (en) * 2000-03-06 2003-04-08 Koninklijke Philips Electronics N.V. Shallow trench isolation method for forming rounded bottom trench corners
US6527968B1 (en) * 2000-03-27 2003-03-04 Applied Materials Inc. Two-stage self-cleaning silicon etch process
US6762129B2 (en) * 2000-04-19 2004-07-13 Matsushita Electric Industrial Co., Ltd. Dry etching method, fabrication method for semiconductor device, and dry etching apparatus
JP2001345375A (ja) * 2000-05-31 2001-12-14 Miyazaki Oki Electric Co Ltd 半導体装置および半導体装置の製造方法
US6821900B2 (en) * 2001-01-09 2004-11-23 Infineon Technologies Ag Method for dry etching deep trenches in a substrate
US6440816B1 (en) * 2001-01-30 2002-08-27 Agere Systems Guardian Corp. Alignment mark fabrication process to limit accumulation of errors in level to level overlay
KR100595065B1 (ko) * 2001-06-22 2006-06-30 동경 엘렉트론 주식회사 드라이 에칭 방법
US6500727B1 (en) * 2001-09-21 2002-12-31 Taiwan Semiconductor Manufacturing Company Silicon shallow trench etching with round top corner by photoresist-free process
US6821901B2 (en) * 2002-02-28 2004-11-23 Seung-Jin Song Method of through-etching substrate
JP3586678B2 (ja) * 2002-04-12 2004-11-10 エルピーダメモリ株式会社 エッチング方法
US6849554B2 (en) * 2002-05-01 2005-02-01 Applied Materials, Inc. Method of etching a deep trench having a tapered profile in silicon
US6709984B2 (en) * 2002-08-13 2004-03-23 Hitachi High-Technologies Corporation Method for manufacturing semiconductor device
US6919259B2 (en) * 2002-10-21 2005-07-19 Taiwan Semiconductor Manufacturing Co., Ltd Method for STI etching using endpoint detection

Also Published As

Publication number Publication date
CN100336180C (zh) 2007-09-05
KR100595065B1 (ko) 2006-06-30
US7531460B2 (en) 2009-05-12
US7183217B2 (en) 2007-02-27
CN1518759A (zh) 2004-08-04
WO2003001577A1 (fr) 2003-01-03
KR100702723B1 (ko) 2007-04-03
US20060172546A1 (en) 2006-08-03
KR20060028660A (ko) 2006-03-30
KR20040021613A (ko) 2004-03-10
US20040171254A1 (en) 2004-09-02

Similar Documents

Publication Publication Date Title
TWI364789B (zh)
TW520405B (en) Methods for etching a trench in a silicon layer
TWI270937B (en) Dry etching method
TWI375991B (en) Method for multi-layer resist plasma etch
TWI525692B (zh) Plasma etching method, control program and computer memory media
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
WO2013187429A1 (ja) プラズマエッチング方法及びプラズマ処理装置
TW202125568A (zh) 間隔物蝕刻製程
CN112714944A (zh) 使用双等离子体的间隔件开口工艺
CN101960569A (zh) 等离子处理方法
WO2000031787A1 (en) Dry etching device and dry etching method
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
CN100403494C (zh) 干蚀刻方法
TW200406840A (en) Method for hard CD trim
JP4615290B2 (ja) プラズマエッチング方法
JP2004259927A (ja) ドライエッチング方法
JP4684924B2 (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP4778715B2 (ja) 半導体の製造方法
JP2007116031A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP5171091B2 (ja) プラズマ処理方法
JP5089871B2 (ja) 半導体装置の製造方法
JP7202489B2 (ja) プラズマ処理方法
TWI895415B (zh) 用於光阻底層應用之矽碳化物膜的乾式蝕刻方法
JP4800077B2 (ja) プラズマエッチング方法
TW556285B (en) Etching method

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees