TW297919B - - Google Patents
Download PDFInfo
- Publication number
- TW297919B TW297919B TW085100837A TW85100837A TW297919B TW 297919 B TW297919 B TW 297919B TW 085100837 A TW085100837 A TW 085100837A TW 85100837 A TW85100837 A TW 85100837A TW 297919 B TW297919 B TW 297919B
- Authority
- TW
- Taiwan
- Prior art keywords
- opening
- processing chamber
- substrate
- input gas
- dielectric layer
- Prior art date
Links
Classifications
-
- H10P52/00—
-
- H10P50/242—
Landscapes
- Drying Of Semiconductors (AREA)
Description
A7 ---------B7 五、發明説明(1 ) t考先前申請案 此申請案己經在1995年3月6日,在美國提出申請,其專利 申請案號爲08/339,245。 I明範圍 本發明係關於半導體程序,而更特別地係關於在半導體 基材上形成錐形開口之方法。 爱1明背景 、 於目前之半導體加工中’通常且經常想要有淺溝形成, 以便把形成壕溝絕緣。目前這些壕溝的尺度爲亞微型尺寸 。要小心控制壕溝剖面’才能夠獲得具有低滲漏和高擊穿 電壓的壕溝絕緣。 壕溝絕緣技術涉及利用一種電介質,例如鄰矽酸四乙醋 (TEOS)來填充壕溝。在te〇s積附進入壕溝的期間,經常會發 生成洞問題,在其中係在壕溝整個體積尚未填滿前,就己 二填滿了缘溝的頂面。成洞通常發生在當壕溝側壁是筆直 的或疋垂直的時候,定義爲大於幻。。這些空隙會造成一個 嚴重的問題,因爲在後續之加工步驟中,聚矽氧烷纖維會 召存在二隙中’而引起電短路β而解決此成洞問題的一種 方法係增加壕溝的寬度。此解決方案並不實際,且和趨新 的技術不一致,該趨新技術中設備是將尺寸減小而非加大 。因此,在矽基材上的不動產是相當可貴的,同時不可浪 費而另個解決成洞問題的方案,係將壕溝的側壁逐漸 變小,來加強均勻地填充。爲了達到錐形開口小於〇45微米 寬度之均勻填充,從水平面測量起,錐形角度必須要小於 -4- A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 85' 目前,利用氣氣和漠化氫(Clj/HBr)化學作用之蚀刻方法, 於矽中形成壕溝開口。此種化學作用可以得到製造環境所 能接受之優良蝕刻速率,約每分鐘2600埃(A)。伴随此化學作 用有一個問題,係所得之壕溝開口剖面不足以使得開口小 於0.45微米。此方法只能夠使得壞溝開口之側壁雖形角度將 近85 ’幾乎等於垂直了。,若是壕溝開口小於45微米時,這 個角度就不能如同想要的一樣,可以均勻地充填缘溝,來 避免成洞問題。因此,雖然在形成大樣溝的時候, 學作用能夠符合所需,可是此方法在減小幾何尺寸時,無 法得到想要的結果。 第二種蚀刻加工技術係利用三氟化氮和氩,在矽 中形成錐形開口。雖然此方法可得有接近82。之側壁錐形角 度的開口,係爲好之剖面,可是有一個缺點,即生產量相 當低。利用NFyAr之化學作用,需要約9分鐘才能得到〇 5微 米深t開口,該深度爲一般想要之深度。再者,,此化學作 用不易制或者完成調整錐形剖面。 雖然幾度在側壁錐形角度上努力,似乎有些無聊,可是 僅僅幾個角度的變化,就是成功方法或者不適合方法的關 鍵了。然而’因爲受制於幾何形狀、材料和涉及之化學作 用’所以決定一個方法能否達成錐形角度少許之變化,龙 非總是無聊的。但是,頃希望能找到一個方法,其所形成 之錐形i豕溝说同時有可接受之生產量及良好之錐形剖面, 而fib減少在壞溝填充時所產生之隙缝。 -5- 本紙張尺度適用中國11¾¾ ( cns ) (請先閲讀背面之注意事項再填寫本頁) 裝· -訂 297919 A7 B7 繁 五、發明説明( 圖 圖\織1系橫截面圖,爲根據本發明在矽基材上之開口,所 想要_^形剖面。 於此必須指明,該圖形並沒有一定要按比例繪出,且 本發明之另一個具體實施例並沒有特別繪出。 詳述較佳具體實施例 本發明係提出一種方法、,利用特殊之蝕刻化學在矽基材 上形成錐形開口。摻合三氟化氮和溴化氫(νρ·3/ηβι·)之電漿蝕 刻,可同時具有良好之錐形剖面及蚀刻速率,得到具有控 制性及週期短之想要的製造方法。雖然並沒有限制壕溝尺 寸,可是本發明之方法特別適合小於0.45微米之開口。從以 下詳細之説明暨對照之圖形,將可更清楚地瞭解這些及其 他特徵與優點。 - 頃發現,電漿之NF3/HBr可提供在矽加工中,蝕刻錐形開 口 18所想要的所有優點。首先,矽基材14放置在電漿蝕刻儀 器中的處理室中。本發明中一種適當之蚀刻機,器的實例爲 應用材料精密度 5000™ (Applied Materials Precision 5000™)。熟 諳此技藝者都熟知該設備之操作,且可查看該設備所附随 之操作手册。矽基材應該已經經過先前之步驟,例如其上 表面已有基材,一層或幾層電介質做爲絕緣體,在電介質 層上面有硬掩模16,於其中該硬掩模可含有另一種不同於下 面電介質層之有機電介質材料,同時在電介質層和硬掩模 之開口,係要曝露出部份下層之矽基材。硬掩模之目的係 要在電漿蚀刻期間保護下層之基材。 -6- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) —-------\裝-- • - (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標隼局員工消費合作社印製 經濟部中央標準局C貝工消費合作社印製 A7 B7 五、發明説明(4 ) 設備上設定之動力要設定在事先選定之數値。頃發現, 若改變應用材料精密度5000™上之RF動力,就會影響所得錐 形開口之剖面。當增加動力時,就會減少開口之錐形角度q ,在其中較小的角度就會變成更大之錐形開口。在本發明 之較佳動力範圍係爲約300至550瓦。如果將動力設定在此範 圍内,所得之錐狀開口之錐狀角度q,將在較佳範圍60°至 85。内。 ' 除了要設定動力外,也可以設定程序之壓力。可以利用 事先選定之壓力100毫托爾(millitorr),於進行之反應中,可是 決不可認定該値爲限制値。可以改變設定之壓力,以更進 一步調整開口 18之所得剖面。 引视3和HBr進入處理室中。於本發明進行中,該流量不需' 同時引入。然而,在實際操作之情況中,在互相很短暫的 間隔内,就必須引入該二流量,例如在相互差60秒之間隔内 。實際上,應該同時引入該二流量,或者在5至10秒之間隔 内。並沒有限定該二流量引入之次序。在進行f,利用nf3 之流量爲每分鐘5毫升(cc),而HBr之流速爲每分鐘40毫升 (40cc/分鐘)。此即爲NF3/HBr比爲1 : 8。然而,在操作本發明 時,並非限制爲這些特定之流速或此比例,因爲可以改變 此値,而來調整錐形剖面。特定言之,咸發現增加NF3相對 於HBr之流速,將減少錐形角度q,而得到更大之錐形開口。 例如,咸發現於操作時,將视3流速加倍,而保持其他參數 不變的話,將使角度從82°減爲60° 。實際上設定之NF3/HBr 比範圍可從1 : 8至1 : 4。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) I A 裝 訂 (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明( 一旦NFS和HBr兩者流量已經穩定,且設備上所設定之其他 參數也達到穩態條件時,輸入氣體ΝΡ3和HBr在處理室中燃燒 ’將會產生電漿。此電漿將會在沒有硬掩模16覆蓋之矽基材 14的部份,蝕刻出錐形開口 18。雖然並沒有只限制定於亞微 型寬度的開口,可是咸發現本發明特別可蝕刻開口寬度…少 於0.45微米,而其錐形角度q之範圍仍保持於幻。至6〇。的開 口。本發明之蚀刻速率約爲每分鐘25〇〇至3〇〇〇埃。因此,對 深度d約0_5微米之開口而言,蚀刻約需費時15分鐘。當然, 要物理性地將開口深度d限定爲〇·5 . w . tanc][,對於寬〇 45微米 ,錐形角度82。之開口而言,其深度換算爲約16微米。然而 ,實際上對於一般半導體裝置應用而言,開口深度範圍可 從0.3微米至1.0微米。 在電漿蝕刻中摻合NF3和ΗβΓ,以形成錐形開口,可得到具 備好蝕刻速率和錐形剖面良好控制性的想要製造方法。首 先,NF3/HBr電漿之蚀刻速率比得上先前技藝之%贿電漿蝕 刻速率。因爲發現只有利用师3時,能夠有相當快的蚀刻速 率,所以咸相信,在電衆中%的存在可提供方法具有良好 之蝕刻速率。然而,單獨採用师3時,在開口中會產生不想 經濟部中央標準局員工消費合作社印製 — i n nn n n L n n • « l请先開该背面·注意事項鼻填寫本寅) 要的凹割問題。然而,^本發明方法中之存在,似乎解 決了由NF3所引起之凹割問題。實際上,本發明可以在小於 0.45微米寬的開口上,得到想要的錐形剖面,而技蔽之 電漿則不可能辦到。如同前 二 w四所敘述炙,先前利用 NF3/Ar電漿確實可以得到好的錐來圳 叼錐彤°]面,但是由於此化學作 用之蝕刻速率很慢,因此就造成週期 风W朔很長。然而,本發明 本紙張尺度適用中國國家標準(CNS ) Μ規^ΤΤΐ 0 X 29T^jy A7 B7 、發明説明( :提供快速之㈣速率。因此,採行本發明將能夠有全部 先前技藝中的優點,却不含有其缺點。 夕於此中所含之先前説明與圖示,皆證實了本發明具有許 〔:點。因此顯而易見地,根據本發明’在矽基材上形成 開口〈万法’能夠完成先前陳述之需求與優點。雖然已經 ,月本發明’並且附有圖示説明之具體實施例,可是並不 2本發明限料這些説、明之具體實施例中。熟諸此技 者曰在不背離本發明精神下,瞭解其中的修正和變化。 :’可以改變流程中的動力、壓力和%紙之比例,來微 2形剖面n也可m個參數,而其他參數 由不欠’來凋整錐形剖面。因此,在附加之申請專利範 ,含有本發明之所有此類變化和修正。 藝 例 (請先閱讀背面之注意事項再填寫本頁) 裝- -s 經濟部中央梯準局員工消費合作社印製 本紙張尺度 (eNS} -9-
Claims (1)
- A8 no 297919 g88 六、申請專利範圍 1. 一種於半導體基材中形成開口之方法,其包括以下步驟 提供一個於上表面具有電介質層(16)的碎基材(14),於此 電介質層中具有第一個開口,以暴露出部份矽基材表面 » 且 只利用1^3和HBr做爲輸入氣體,在石夕基材的部份表面上 形成或電漿,以在該部份表面上蚀刻出第二個開口。 2. 一種於半導體基材上形'成錐形開口之方法,其包括以下 步驟: 將一個基材放置於電漿蝕刻機之處理室中,該基材在矽 表面上具有電介質層,於此電介質層中具有第一個開口 ,以露出部份矽表面; 設定電漿蝕刻機上的動力値; 設定處理室之壓力; 將第一個輸入氣體]^3引入處理室中; 將第二個輸入氣體HBr引入處理室中,其中沒,有其他輸入 氣體被引入處理室中; 經濟部中央標準局員工消費合作社印製 ----------* ^------訂 . · (請先閱讀背面之注意事項再填寫本頁) 燃燒由第一與第二個輸入氣體兩者所產生之電漿;及 在矽之表面部份蝕刻錐形第二個開口。 3. 一種於半導體基材中形成錐形開口之方法,其包括以下 步驟: 將一個基材放置在電漿蚀刻機之處理室中,該基材在矽 表面上具有電介質層,於此電介質層中具有第一個開口 -10- 本紙張尺度適用中國國家標準(CNS ) A4g ( 210X297公釐) A8 B8 C8 D8 申請專利範圍 ,以露出部份矽表面; 將電漿蝕刻機上的動力設定在300至550瓦範圍之値; 設定處理室之壓力; 將第一個輸入氣體1^3引入處理室中; 將第二個輸入氣體HBr引入處理室中,其中引入第二個輸 入氣體之步驟,係在引入第一個輸入氣體步驟之60秒内 進行,且其中沒有其他輸入氣體被引入處理室中; 燃燒由第一和第二個輸入氣體所產生之電漿;及 在矽之表面部份中蝕刻錐形第二個開口,其具有相對於 水平參考線約85。至60。之剖面。 (請先閱讀背面之注意事項再填寫本頁) 、ν-β 經濟部中央標隼局員工消費合作社印製 -11 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US39924595A | 1995-03-06 | 1995-03-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW297919B true TW297919B (zh) | 1997-02-11 |
Family
ID=23578769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW085100837A TW297919B (zh) | 1995-03-06 | 1996-01-24 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5651858A (zh) |
| JP (1) | JPH08250485A (zh) |
| KR (1) | KR960035858A (zh) |
| SG (1) | SG40837A1 (zh) |
| TW (1) | TW297919B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2644912B2 (ja) | 1990-08-29 | 1997-08-25 | 株式会社日立製作所 | 真空処理装置及びその運転方法 |
| USD453402S1 (en) | 1990-08-22 | 2002-02-05 | Hitachi, Ltd. | Vacuum processing equipment configuration |
| USRE39756E1 (en) * | 1990-08-29 | 2007-08-07 | Hitachi, Ltd. | Vacuum processing operating method with wafers, substrates and/or semiconductors |
| USD473354S1 (en) | 1990-08-29 | 2003-04-15 | Hitachi, Ltd. | Vacuum processing equipment configuration |
| US7089680B1 (en) | 1990-08-29 | 2006-08-15 | Hitachi, Ltd. | Vacuum processing apparatus and operating method therefor |
| USRE39823E1 (en) * | 1990-08-29 | 2007-09-11 | Hitachi, Ltd. | Vacuum processing operating method with wafers, substrates and/or semiconductors |
| TW388100B (en) | 1997-02-18 | 2000-04-21 | Hitachi Ulsi Eng Corp | Semiconductor deivce and process for producing the same |
| US6008131A (en) * | 1997-12-22 | 1999-12-28 | Taiwan Semiconductor Manufacturing Company Ltd. | Bottom rounding in shallow trench etching using a highly isotropic etching step |
| KR100702723B1 (ko) * | 2001-06-22 | 2007-04-03 | 동경 엘렉트론 주식회사 | 드라이 에칭 방법 |
| US7514328B2 (en) * | 2003-06-26 | 2009-04-07 | Mears Technologies, Inc. | Method for making a semiconductor device including shallow trench isolation (STI) regions with a superlattice therebetween |
| US7332737B2 (en) * | 2004-06-22 | 2008-02-19 | Micron Technology, Inc. | Isolation trench geometry for image sensors |
| US8703619B2 (en) * | 2012-01-19 | 2014-04-22 | Headway Technologies, Inc. | Taper-etching method and method of manufacturing near-field light generator |
| US9985094B2 (en) * | 2013-12-27 | 2018-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Super junction with an angled trench, transistor having the super junction and method of making the same |
| US9865471B2 (en) * | 2015-04-30 | 2018-01-09 | Tokyo Electron Limited | Etching method and etching apparatus |
| US20250299928A1 (en) * | 2022-12-13 | 2025-09-25 | Hitachi High-Tech Corporation | Plasma processing method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4702795A (en) * | 1985-05-03 | 1987-10-27 | Texas Instruments Incorporated | Trench etch process |
| US4855017A (en) * | 1985-05-03 | 1989-08-08 | Texas Instruments Incorporated | Trench etch process for a single-wafer RIE dry etch reactor |
| JPS62224687A (ja) * | 1986-03-25 | 1987-10-02 | Anelva Corp | エツチング方法 |
| US5118384A (en) * | 1990-04-03 | 1992-06-02 | International Business Machines Corporation | Reactive ion etching buffer mask |
-
1996
- 1996-01-24 TW TW085100837A patent/TW297919B/zh active
- 1996-02-29 KR KR1019960005640A patent/KR960035858A/ko not_active Withdrawn
- 1996-03-04 JP JP8073216A patent/JPH08250485A/ja active Pending
- 1996-03-05 SG SG1996006407A patent/SG40837A1/en unknown
- 1996-07-26 US US08/690,192 patent/US5651858A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5651858A (en) | 1997-07-29 |
| SG40837A1 (en) | 1997-06-14 |
| JPH08250485A (ja) | 1996-09-27 |
| KR960035858A (ko) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW297919B (zh) | ||
| JP2734915B2 (ja) | 半導体のドライエッチング方法 | |
| US5626716A (en) | Plasma etching of semiconductors | |
| US8133817B2 (en) | Shallow trench isolation etch process | |
| US4618398A (en) | Dry etching method | |
| US5851926A (en) | Method for etching transistor gates using a hardmask | |
| US5871659A (en) | Dry etching process for semiconductor | |
| WO2009123038A1 (ja) | プラズマエッチング方法 | |
| US5522966A (en) | Dry etching process for semiconductor | |
| US6171974B1 (en) | High selectivity oxide etch process for integrated circuit structures | |
| US7329610B2 (en) | Method of high selectivity SAC etching | |
| US20010003678A1 (en) | Oxide plasma etching process with a controlled wineglass shape | |
| CN101379600A (zh) | 各向异性刻蚀方法 | |
| JPH11354499A (ja) | コンタクトホール等の形成方法 | |
| TW411605B (en) | Plug forming method for semiconductor device | |
| JP2906997B2 (ja) | 半導体装置の製造方法 | |
| JPS62224687A (ja) | エツチング方法 | |
| TW201442110A (zh) | 一種在矽基底刻蝕通孔的方法 | |
| JP2004259927A (ja) | ドライエッチング方法 | |
| US6093653A (en) | Gas mixture for etching a polysilicon electrode layer and etching method using the same | |
| TW554441B (en) | Reduced thickness variation in a material layer deposited in narrow and wide integrated circuit trenches | |
| JPH031825B2 (zh) | ||
| JP3096008B2 (ja) | 半導体装置の製造方法 | |
| JPH0121230B2 (zh) | ||
| JP2734748B2 (ja) | 反応性ドライエッチング法 |