TWI363255B - Method for removing masking materials with reduced low-k dielectric material damage - Google Patents
Method for removing masking materials with reduced low-k dielectric material damage Download PDFInfo
- Publication number
- TWI363255B TWI363255B TW096112373A TW96112373A TWI363255B TW I363255 B TWI363255 B TW I363255B TW 096112373 A TW096112373 A TW 096112373A TW 96112373 A TW96112373 A TW 96112373A TW I363255 B TWI363255 B TW I363255B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- chemical
- plasma
- mtorr
- readable medium
- Prior art date
Links
Classifications
-
- H10P76/2041—
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H10P50/287—
-
- H10W20/085—
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Γ363255 九、發明說明: 【發明所屬之技術領域】 本發明一般涉及積體電路的製造,更尤其涉及一種在 積體電路製造期間從具有低介電常數的介電材料(以下稱 爲低k材料)移除遮罩材料的方法。 【先前技術】
積體電路已經發展爲可在單一晶片上包括數百萬個元 件(例如,電晶體、電容器和電阻器)的複雜器件。晶片 設計的發展不斷需要更快的電路以及更高的電路密度。對 於更高電路密度的需求係使得積體電路元件的尺寸降低成 為必需。
隨著積體電路元件尺寸減小(例如,次微米尺寸),用 於製造這些元件的材料將對積體電路的電性效能具有更大 的影響。例如,低電阻係數金屬内連線(例如,銅與鋁) 提供積體電路上元件之間的導電通道。金屬内連線藉由絕 緣材料而彼此電性隔離。當鄰近的金屬内連線之間的距離 和/或絕緣材料的厚度是次微米尺寸時,在金屬内連線之間 可能發生電容耦合,從而造成串音(cross talk )和/或阻容 (resistance-capacitance; RC)延遲,並使積體電路的總 體效能退化。爲了降低鄰近的金屬内連線之間的電容耦 合,係利用低k材料(例如,介電常數小於約4.0的材料)。 不幸的是,低k材料不易使用習知製造技術來進行處 理。特別是,低k材料在電漿處理過程中易受到破壞,例 5 1363255 如·在已經將一個特徵結構(feature)蝕刻入低k材料層 之後:用於剝除遮罩材肖(即光阻層)的電漿處理。例 如’當使用氧電装移除光阻時,氧係與暴露的⑯k材料表 面附近的碳和/或氫反應並將其移除,從而破壞低k材料》 低k材料的變化會導致低k遷移(i〇w_k shift ),其中材料 的介電常數會發生變化。 另外’這種破壞通常進一步産生額外的處理問題。例 如’在隨後去除殘留物的濕式蝕刻步驟中,諸如氫氟酸 (HF )浸潰’被破壞的低k材料亦被不期望地去除。在諸 如形成内連線結構或者在低k材料中蝕刻其他特徵結構的 製ie·過程中’此將造成側壁反拉(sidewall pUn_back)情 况。其中不易受影響的層仍然存在,諸如可設置於低让材 料上部的覆蓋層,構成部分内連線特徵結構的暴露低k材 料的側壁輪廊的不均勻性會導致完成内連線特徵結構所需 的隨後導電材料沉積步驟面臨困難,並可能造成包括有缺 陷性内連線結構的積體電路的完全失效。 因此’需要有從低k材料移除遮罩材料的改善方法。 【發明内容】 本發明提供一種自具有暴露的低介電常數(k)材料的 基材移除遮罩材料,且同時使對⑯k材料之暴露表面的破 ' 匕的方法。在一個貫施例中,一種自基材移除遮罩 材料的方法包括:提供具有暴露的低k材料和待移除的遮 罩材料之基材;在第一時間期間將遮罩材料暴露於由還原 6 1363255
性化學物質形成的第一電漿;以及在第二時間期間將 材料暴露於由氧化性化學物質形成的第二電漿中。可 據需要而重複該些步驟以及可採用相反順序執行該 驟。可選地,可以於氧化性化學物質中加入至少一稀 體。 在另一實施例中,一種在製程室内自基材上移除 材料的方法,包括:(a)提供具有暴露的低k材料和 除的遮罩材料之基材;(b)執行以下步驟其中之一者: 在第一時間期間將遮罩材料暴露於由還原性化學物質 的第一電漿中;或者(b2 )在第二時間期間將遮罩材 露於由氧化性化學物質形成的第二電漿中;(c )執行 (b)中並未執行的步驟(bl)或者(b2);以及(d) 最初在步驟(b)中執行的步驟。 【實施方式】 本發明的實施例係涉及處理低k材料的方法,尤 及從具有暴露的低k介電材料的基材移除遮罩材料 法。 第1圖描述了依據本發明的一個實施例而從低k 移除遮罩材料的方法步驟的方法100。第2A〜2B圖 雙鑲嵌内連線製造順序的不同階段期間之内連線特徵 的戴面圖。爲了更了解本發明,讀者應該同時參照第 和第2A·〜·2Β圖。 方法100從步驟102開始,其中在步驟102中提 遮罩 以根 些步 釋氣 遮罩 待移 :bl ) 形成 料暴 步驟 重複 其涉 的方 材料 是在 結構 1圖 供具 7 Γ363255
有暴露的低k材料220以及將被移除的遮罩材料222之 材200。基材200可以是任何基材,諸如矽基材或者其 半導體基材,其通常包括在其上形成有至少一種低k材 層202的支撐層204。低k材料可以是摻雜碳的介電材米 諸如摻雜碳的氧化矽(SiOC)、有機聚合物(諸如聚醯 胺、聚對二曱苯)等。 通常以蝕刻或者其他方式在低k材料層202中形成 如溝槽(trenches) 212和/或通孔210的特徵結構,從 暴露部分的低k材料層202,諸如側壁2 1 6。在低k材料 202上部形成(例如,沉積或者圖案化)遮罩層208,以 利於.在低k材料層202中蝕刻特徵結構。遮罩層208可 括光阻或者其他有機遮罩材料,諸如有機聚合物。可選id 可在形成遮罩層208之前,先在低k材料層202上設置 蓋層206。覆蓋層206可包括氧化薄膜以及有助於氧化 可較佳黏附到低k材料層2 0 2上的結合膜。可以預期基 200可包括不同或者附加的材料層,並且可以在低k材 層2 02中形成除了通孔和溝槽之外的特徵結構。 接著,在步驟104中,遮罩層208暴露於由還原性 學物質形成的第一電漿中。該還原性化學物質包括鈍化 體或者聚合物沉積氣體。鈍化氣體可以是含氮氣體或者 氫氣體。在一個實施例中,鈍化氣體包括氨氣(N Η 3 )、 氣(Η2 )、甲烷(CH4 )、氮氣(Ν2 )及其組合的至少其 之一者。在第一電漿中利用的還原性化學物質在特徵結 的側壁上沉積一聚合物,從而保護側壁不受剝除處理的 基 他 料 卜 亞 諸 而 層 有 包 ,> 覆 膜 材 料 化 氣 含 氫 中 構 破 8 1363255 壞。有利地是’與其他剝除化學物質相比,還原性化學物 質具有大的操作視窗(0perati〇nai wind〇w),並對諸如側 壁216的暴露表面産生相對少量的低让材料破壞。 在一個實施例中,藉由提供約100 seem至lOOOsccm 範圍内的總氣體流速的鈍化氣體以及提供約5〇至約500 瓦特範圍的功率,而可在約2mTorr (毫托)至約300mTorr • 範圍的腔室壓力下形成第一電漿。遮罩層208暴露於第一 φ 電漿下約1 〇至1 0〇〇秒之間的時間期間。在一個實施例中, 製程溫度係保持在大約〇 _ 6 〇。(:。 在步驟104之後,方法1〇〇進行至步驟ι〇6,其中遮 罩層208暴露於由氧化性化學物質形成的第二電漿中。該 氧化性化學物質包括含氧氣體。在一個實施例中,含氧氣 • 體包括氧氣(〇2)、一氧化碳(CO)'二氧化碳(c〇2 )、水 蒸氣(HsO)或其混合物至少其中之一者。第二電漿的氧 化性化學物質與步驟104的第一電漿之還原性化學物質相 比其趨向於具有更高的剝除速率和較佳的光阻及其他有 9 機遮罩材料的移除力。另外,第二電漿的氧化性化學物質 與设置而鄰近低k材料層202的暴露表面之碳和氫劇烈反 應。然而’在步驟1 〇6期間,由於在步驟1 〇4期間,在這 二表面上/几積的聚合物’因此使得從低k材料的暴露表面 移除的碜和/或氫最小化。 ' 在~個實施例中,以小於或等於約1 00 mT〇rr的腔室 壓力下執行步驟1 06,並持續約1 0至約3 00秒的一段時 間。在—個實施例中,當於超低k ( ELK )介電材料(例 9 1363255
如,具有介電常數低於約2.7的材料)上實施該 則在小於或者等於約10 mTorr、或者小於或等於ί 的腔室壓力下持續約10至約300秒來執行步驟 環境保持無碰撞的電漿鞘(即,在電漿中顆粒的 路徑較電漿鞘厚度長的多)。當帶電粒子在電漿鞘 用下被吸引至基材並與蝕刻的特徵結構接觸時, 幾乎與基材垂直(即,各向異性蝕刻條件)並且 與鞘中的其他粒子碰撞。同樣地,蝕刻的垂直側 電粒子非常少量的攻擊。在這樣的製程條件下, 低了化學活性粒子在特徵結構的垂直側壁上的隨 可亦保持低的總氣體流速,以有利地藉由限制腔 體量而進一步降低側壁破壞。在一個實施例中, 内氧化性化學物質的氣體流速在約1 0-500 seem 一個實施例中,腔室内的總氣體流速小於約2 0 0 可將供應到製程腔室的功率最小化,以維持具有 的離子和中性粒子密度的氧化電漿。在一個實施 入到腔室的RF功率係小於約200瓦特。 可選地,步驟106的第二電漿還可包括一種 性稀釋氣體。可將稀釋氣體以稀釋氣體與氧化性 的比率在約1 : 1和5 : 1之間添加到氧化性化學 在一個實施例中,惰性稀釋氣體包括氦氣(He )、 和氙氣(Xe )的至少一種。於第二電漿的氧化性 中添加惰性稀釋氣體係有利於稀釋電楽·中的氧原 從而降低對暴露的低k材料的破壞。添加惰性稀 方法時, ^ 2 m To r r 1 0 6。低壓 平均自由 的電位作 帶電粒子 極少機會 壁受到帶 進一步降 機攻擊。 室内的氣 製程腔室 之間。在 seem ° 亦 盡可能低 例中,輸 或多種惰 化學物質 物質中。 氬氣(Ar ) 化學物質 子密度, 釋氣體更 10 1363255
有利於在電漿中添加離子轟擊成分,從而增加覆蓋層 (當其存在時)的蝕刻速率,並防止覆蓋層外懸 overhang )(由於低 k材料和覆蓋層各自的姓刻速 同,而導致覆蓋層延伸超過低k材料的側壁輪廓之現 如虛線108所示,一旦完成步驟106可重複步驟 可以繼續重複方法步驟直到完全移除遮罩層 208»否 方法100終止,且可繼續基材200的進一步處理以完 如積體電路的製造。 儘管如上所述的方法1 00利用由還原性化學物質 驟 104)形成的電漿,並隨後利用由氧化性化學物質 驟106)形成的電漿來移除光阻或者有機材料,可以 也可以以相反的順序執行這些步驟。例如,如果在具 步驟106的氧化性化學物質破壞非常敏感的暴露低k 的基材2 0 0上執行方法1 0 0,則方法1 0 0可以有利地 聚合物-沉積還原性化學物質的步驟1 04作爲第一步專 選地,在低-k材料較堅固的情況下,則方法100可以 地從步驟1 06開始從而更快地去除遮罩材料。 在本發明的一個實施例中,在由位於加州聖克拉 美國應用材料有限公司(Applied Materials Inc.)提 商用ENABLER®製程反應器中或者其他適當的製程反 中實施方法1 0 0。第3圖描述了可用於示例性地實施 本發明的一個適當的製程(蝕刻)反應器302的示意 蝕刻反應器3 02 —般用作CENTURA®半導體晶圓處理 的處理模組,其中該系統由位於加州聖克拉拉的美國 206 (cap 率不 象)。 104° 則, 成例 (步 (步 預期 有對 材料 利用 择。可 有利 拉的 供的 應器 部分 圖。 系統 應用 11 1363255 材料有限公司提供。
反應器302 —般包括製程室310和控制器340。製程 室310是由所控制的節流閥327和真空幫浦336供應的高 真空容器。製程室310更包括導電主體(壁)330、上蓋組 件313、晶片支撐底座316和陶瓷襯墊331。上蓋組件313 一般包括噴頭332和上電極328»噴頭332安裝在上電極 328上,並且可包括數個氣體分配區,使得各種氣體可以 特定的流速供應到製程室310的反應空間内。上電極328 透過阻抗變壓器3 1 9 (例如,四分之一波長匹配短截線 (matching stub))與特高頻(very high frequency ; VHF) 源3 1 8連接。vhF源3 18在大於約100MHz的調頻下一般 能產生高達3000瓦特的功率。
支撐底座316包括用於保持基材300的靜電吸座 326。在操作中,基材30〇放置在支撐底座(即,陰極)316 上。使用DC電源320控制靜電吸座326。支撐底座316 透過匹配網絡324與偏壓源322連接》偏壓源322在約50 kHz至13.6 MHz的可調頻率時,一般能産生高達5〇〇〇w 的射頻(RF)功率(即’陰極偏壓功率)。可選地,偏壓 源3 22可以是DC電源或者脈衝DC電源。 腔至壁330 —般由金屬(例如,鋁(八丨)、不銹鋼等) 形成並與反應器302的電性接地端334連接。陶瓷襯墊 331有利於製程室31〇的原位清洗。 製程氣體從氣體分配盤3 3 8透過噴頭3 32供應到製程 室3丨〇。可以使用氣體分配盤338和/或節流閥327控制製 12 1363255 程室310内氣體混合物350的壓力。藉由從VHF源318施 加功率而將製程室310之反應空間内的氣體混合物350點 燃成爲電漿3 5 1。
藉由穩定靜電吸座326的溫度並且將氦(He)氣體從 氣源348流入通道而控制基材300的溫度,其中通道由基 材300的背面和靜電吸座326表面上的凹槽(未示出)形 成。氦氣促進基材300和靜電吸座326之間的均勻熱傳遞。 利用這類熱控制,基材300可以保持在1 0至500°C範圍内 的控制溫度。
如上所述,爲了促進對製程室310的控制,控制器340 可以是可用於控制各種腔室和.次級處理器(sub-processor) 的工業設定中的任意一種形式的通用電腦處理器。CPU 344的記憶體或者電腦可讀取媒體342可以是一個或多個 快速有效的記憶體,諸如隨機存取記憶體(RAM )、唯讀 記憶體(ROM )、軟碟、硬碟或者原位或遠端之其他形式 的數位儲存裝置。輔助電路346係耦接至CPU 344,並以 傳統方式而支援處理器。這些電路包括快取記憶體 (cache )、電源、時鐘電路、輸入/輸出電路和子系統等。 發明方法100 —般以軟體常式(software routine) 304 存儲在記憶體342中。也可以透過第二CPU (未示出)而 存儲和/或執行軟體常式3 04,該第二CPU位於遠離由CPU 344控制的硬體定位。本發明的部分或全部方法步驟也可 以在硬體中執行。因而,本發明可以在軟體中以及在諸如 專用積體電路或者其他類型的硬體中利用電腦系統或者軟 13 Ϊ363255 趙和硬體結合實施本發明。當使用CPU 344執行軟體 304時,軟體常式304使反應器302執行本發明的製 並且該軟體常式304 —般存儲在記憶體342中。也可 由和CPU 344控制的硬艎遠端定位的第二CPU (未示 來存儲和/或執行軟體常式304。 在基材300定位於底座316上之後執行軟胃 3 〇4。當以CPU 344執行軟體常式3 〇4時,軟體常式 將通用電腦轉變爲控制腔室操作從而執行蝕刻製程的 電腦(控制器)340。儘管在此以軟體常式執行的方式 了本發明的製程,但是所討論的部分方法步驟既可以 軟體控制器又可以在硬體令執行。因此,本發明可以 由電腦系統實施的軟體中執行、在專用積體電路的硬 執行或其他類型硬體實現或者軟體和硬體結合執行。 因此,在此提供了一種用於從基材移除光阻和其 機遮罩材料並使對暴露的低k材料之破壞最小化的方 儘管以上結合形成雙鑲嵌結構中採用的方法描述了本 的實施例,但是可以預期可以結合任意人們期望從具 露的低k材料的基材移除光阻或者其他遮罩材料的1C 或者結構製造過程中利用方法100。 儘管以上描述針對本發明的實施方式但是在不 其基本範圍以及以下權利要求所闡述的範圍的情況下 以推導本發明的其他m步實施方式。 【圖式簡單說明】 常式 程, 以藉 出) 常式 304 專用 討論 通過 在藉 體中 他有 法。 發明 有暴 器件 脫離 ,可 14 Γ363255
爲了獲得 本 發 明 上 述 特 徵的 方 法 並 詳 細理 解 該 方 法 9 將參 照在附圖 中 示 出 的 實 施 例對 本 發 明 的 以上 概 況 描 述 進 行具 體說明。 然而,應 該 理 解 附 圖 僅 不出 本 發 明 的 典型 實 施 方 式 因此 本發明並 不 揭 限 於 該 範 圍, 而 本 發 明 可包 括 其 他 等 效 的實 施例。 第1圖描 述 了 依 據 在 此 描述 的 本 發 明 的一 個 實 施 例 來 移除 設置在低 k 材 料 上 方 的 遮罩材 料 之 方 法步. 驟. 順 列 t 第 2A〜2B 圖 是 根 據 本 發明 的 一 個 實 施例 在 雙 鑲 嵌 内 連線 處理過程 中 的 不 同 階 段 之基材 的 截 面 視圖 > 第3圖是 示 意 性 地 可 用 於實 施 部 分 本 發明 的 製 程 ( 4k 刻) 反應器的 示 意 圖 〇 爲了便於 理 解 盡 可 能 的使 用 相 同 的 元件 符 號 以 表 示 附圖 中共用的 相 同 元 件 〇 【主 要元件符 號 說 明 ] 100 方法 102 步 驟 1 04 步驟 106 步 驟 108 線 200 基 材 202 低k材料層 204 支 撐 層 206 覆蓋層 208 遮 罩 層 2 10 通孔 2 12 溝 槽 216 側壁 220 低 k 材 料 222 遮罩材料 300 基 材 15 1363255
302 反應器 304 軟體常式 3 10 製程室 313 上蓋組件 3 16 底座 3 18 特高頻源/VHF源 319 阻抗變壓器 320 DC電源 322 偏壓源 324 匹配網絡 326 靜電吸座 327 節流閥 328 上電極 330 導電主體/腔室壁 33 1 襯墊 332 喷頭 334 接地端 336 真空幫浦 338 氣體分配盤 340 控制器 342 記憶體 344 CPU /電腦可讀取媒體 346 輔助電路 348 氣源 350 氣體混合物 35 1 電漿
16
Claims (1)
1363255 十、申請專利範圍: 1- 一種用於在一製程室内自一基材移除一遮罩材料的方 法,該方法包括: (Ο提供一基材,該基材具有—經暴露的特徵(feature) 與待移除之一遮罩材料覆蓋層,該經暴露的特徵形成於一 低介電常數(k)材料層内; (b)在一第一時間期間,將該遮罩材料層暴露於由一 還原性化學物質形成的一第一電漿中,以在該經暴露之特 徵的側壁上沉積一聚合物.;以及 (C )在一第二時間期間,將該遮罩材料層暴露於由一 氡化性化學物質形成的一第二電襞中,以局部性移除該遮 罩材料層β (d)依序執行步驟(b)與步驟(c);以及 (e )如同初期所執行之方式以相同順序重複步驟(b ) 與步驟(c),直到該遮罩材料層被移除為止。 2 ·如申請專利範圍第1項所述之方法,其中該還原性化學 物質包括下列至少其中之一者:氨(NH3 )、氫氣(h2 )、 甲烷(CH4 )和氮氣(N2 )。 3_如申請專利範圍第2項所述之方法,其中該還原性化學 物質的流速約為1〇〇〜1000 seem,且該製程室之一壓 力係維持在約2mTorr (毫托)〜300 mTorr之間。 17 Γ363255 4.如申請專利範圍第1項所述之方法,其中該氧化性化學 物質包括下列至少其中之一者:氧氣(〇2 )、一氧化碳 (C0 )、二氧化碳(C02 )和水蒸氣(H20 )。
5.如申請專利範圍第4項所述之方法,其中該氧化性化學 物質的流速介於約1 0〜5 0 0 s c c m之間,且該製程室之 一壓力係維持在小於或等於約1 00 mTorr » 6. 如申請專利範圍第1項所述之方法,其中該第二電漿更 包括至少一稀釋氣體。 7. 如申請專利範圍第6項所述之方法,其中該至少一稀釋 氣體包括下列至少其中之一者:氦(He )、氬(Ar )和 氙(Xe)。
8. 如申請專利範圍第6項所述之方法,其中該稀釋氣體係 以該稀釋氣體與該氧化性化學物質約為1 : 1至 5:1 之間的比率提供。 9. 如申請專利範圍第1項所述之方法,其中步驟(c)在 步驟(b)之前發生。 18 1363255 10.如申請專利範圍第1項所述之方法,其中該第一時間期 間介於約1 0〜1 0 0 0秒之間,而該第二時間期間介於約 1 0〜3 0 0秒之間。
11. 一種含有軟體的電腦可讀取媒體,當以一電腦執行該軟 體時,該軟體促使一處理系統在一製程室内自具有一經 暴露之特徵(feature)的一基材移除一遮罩材料層,該經 暴露之特徵形成於一低介電常數(k)材料層内,包括 下列步驟: (a)在一第一時間期間,將該遮罩材料層暴露在由一 還原性化學物質形成的一第一電漿中,以在該經暴露之特 徵的側壁上沉積一聚合物;以及 (b )在一第二時間期間,將該遮罩材料層暴露在由一 氧化性化學物質形成的一第二電漿中,以局部性移除該遮 罩材料層。
(c) 依序執行步驟(a)與步驟(b);以及 (d) 重複先前發生之步驟(a)或步驟(b)其中之一 者,直到該遮罩材料層被移除為止。 12.如申請專利範圍第11項所述之電腦可讀取媒體,其中 該還原性化學物質包括下列至少其中之一者:氨 (NH3 )、氫氣(H2 )、甲烷(CH4 )和氮氣(N2 )。 19 Γ363255 13.如申請專利範圍第11項所述之電腦可讀取媒體,其 該還原性化學物質的流速約為 100〜1000 seem,且 製程室之壓力係維持在約2mTorr〜300 mTorr之間。 14.如申請專利範圍第11項所述之電腦可讀取媒體,其 該氧化性化學物質包括下列至少其中之一者:氧 (02 )、一氧化碳(CO )、二氧化碳(C02 )和水蒸
1 5 .如申請專利範圍第1 1項所述之電腦可讀取媒體,其 該氧化性化學物質的流速介於約1 0〜5 0 0 s c c m之間, 該製程室之壓力係維持在小於或等於約1 00 mTorr » 1 6.如 該
申請專利範圍第 第二電漿更包括 列至少其中之一 1 1項所述之電腦 至少一稀釋氣體, 者:氦(He )、氬 可讀取媒體,其 而該稀釋氣體包 (Ar)和氣(Xe 17.如申請專利範圍第16項所述之電腦可讀取媒體,其 該稀釋氣體係以該稀釋氣體與該氧化性化學物質之 率為約1 : 1至5 : 1之間而提供。 18.如申請專利範圍第11項所述之電腦可讀取媒體,其 該第一時間期間係介於約1 〇〜1 〇 〇 〇秒之間,且其中 中 該 中 氣 氣 中 且 中 括 )° 中 比 中 該 20 Γ363255
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/410,786 US7790047B2 (en) | 2006-04-25 | 2006-04-25 | Method for removing masking materials with reduced low-k dielectric material damage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200745786A TW200745786A (en) | 2007-12-16 |
| TWI363255B true TWI363255B (en) | 2012-05-01 |
Family
ID=38620015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096112373A TWI363255B (en) | 2006-04-25 | 2007-04-09 | Method for removing masking materials with reduced low-k dielectric material damage |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7790047B2 (zh) |
| KR (1) | KR20070105259A (zh) |
| CN (1) | CN101064253A (zh) |
| SG (1) | SG136917A1 (zh) |
| TW (1) | TWI363255B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7858476B2 (en) * | 2006-10-30 | 2010-12-28 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device with recess gate |
| US7758763B2 (en) * | 2006-10-31 | 2010-07-20 | Applied Materials, Inc. | Plasma for resist removal and facet control of underlying features |
| US7637269B1 (en) * | 2009-07-29 | 2009-12-29 | Tokyo Electron Limited | Low damage method for ashing a substrate using CO2/CO-based process |
| JP5264834B2 (ja) * | 2010-06-29 | 2013-08-14 | 東京エレクトロン株式会社 | エッチング方法及び装置、半導体装置の製造方法 |
| US8304262B2 (en) * | 2011-02-17 | 2012-11-06 | Lam Research Corporation | Wiggling control for pseudo-hardmask |
| WO2014014907A1 (en) * | 2012-07-16 | 2014-01-23 | Mattson Technology, Inc. | Method for high aspect ratio photoresist removal in pure reducing plasma |
| US9304396B2 (en) | 2013-02-25 | 2016-04-05 | Lam Research Corporation | PECVD films for EUV lithography |
| US9040430B2 (en) | 2013-06-27 | 2015-05-26 | Lam Research Corporation | Method of stripping organic mask with reduced damage to low-K film |
| JP6170378B2 (ja) * | 2013-08-29 | 2017-07-26 | 東京エレクトロン株式会社 | エッチング方法 |
| US9589799B2 (en) | 2013-09-30 | 2017-03-07 | Lam Research Corporation | High selectivity and low stress carbon hardmask by pulsed low frequency RF power |
| JP6224490B2 (ja) * | 2014-03-10 | 2017-11-01 | 東京応化工業株式会社 | エッチングマスクを形成するためのガラス基板の前処理方法 |
| US9691590B2 (en) * | 2015-06-29 | 2017-06-27 | Lam Research Corporation | Selective removal of boron doped carbon hard mask layers |
| CN108919407A (zh) * | 2018-07-11 | 2018-11-30 | 京东方科技集团股份有限公司 | 金属线及金属线栅的制备方法以及线栅偏振片、电子装置 |
| CN113891954B (zh) | 2019-05-29 | 2025-09-19 | 朗姆研究公司 | 通过高功率脉冲低频率rf产生的高选择性、低应力、且低氢的类金刚石碳硬掩模 |
| US12435412B2 (en) | 2019-08-30 | 2025-10-07 | Lam Research Corporation | High density, modulus, and hardness amorphous carbon films at low pressure |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6635185B2 (en) * | 1997-12-31 | 2003-10-21 | Alliedsignal Inc. | Method of etching and cleaning using fluorinated carbonyl compounds |
| US6105588A (en) * | 1998-05-27 | 2000-08-22 | Micron Technology, Inc. | Method of resist stripping during semiconductor device fabrication |
| US6028015A (en) * | 1999-03-29 | 2000-02-22 | Lsi Logic Corporation | Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption |
| US6030901A (en) * | 1999-06-24 | 2000-02-29 | Advanced Micro Devices, Inc. | Photoresist stripping without degrading low dielectric constant materials |
| US6235453B1 (en) * | 1999-07-07 | 2001-05-22 | Advanced Micro Devices, Inc. | Low-k photoresist removal process |
| US6114259A (en) * | 1999-07-27 | 2000-09-05 | Lsi Logic Corporation | Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage |
| US6316354B1 (en) * | 1999-10-26 | 2001-11-13 | Lsi Logic Corporation | Process for removing resist mask of integrated circuit structure which mitigates damage to underlying low dielectric constant silicon oxide dielectric layer |
| US6492257B1 (en) * | 2000-02-04 | 2002-12-10 | Advanced Micro Devices, Inc. | Water vapor plasma for effective low-k dielectric resist stripping |
| US6413877B1 (en) * | 2000-12-22 | 2002-07-02 | Lam Research Corporation | Method of preventing damage to organo-silicate-glass materials during resist stripping |
| US6951823B2 (en) * | 2001-05-14 | 2005-10-04 | Axcelis Technologies, Inc. | Plasma ashing process |
| US6673721B1 (en) * | 2001-07-02 | 2004-01-06 | Lsi Logic Corporation | Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask |
| US6680164B2 (en) * | 2001-11-30 | 2004-01-20 | Applied Materials Inc. | Solvent free photoresist strip and residue removal processing for post etching of low-k films |
| US6647994B1 (en) * | 2002-01-02 | 2003-11-18 | Taiwan Semiconductor Manufacturing Company | Method of resist stripping over low-k dielectric material |
| US7029992B2 (en) * | 2004-08-17 | 2006-04-18 | Taiwan Semiconductor Manufacturing Company | Low oxygen content photoresist stripping process for low dielectric constant materials |
| US7598176B2 (en) * | 2004-09-23 | 2009-10-06 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method for photoresist stripping and treatment of low-k dielectric material |
| US7288488B2 (en) * | 2005-05-10 | 2007-10-30 | Lam Research Corporation | Method for resist strip in presence of regular low k and/or porous low k dielectric materials |
| US7413994B2 (en) * | 2005-06-08 | 2008-08-19 | Texas Instruments Incorporated | Hydrogen and oxygen based photoresist removal process |
| US7479457B2 (en) * | 2005-09-08 | 2009-01-20 | Lam Research Corporation | Gas mixture for removing photoresist and post etch residue from low-k dielectric material and method of use thereof |
-
2006
- 2006-04-25 US US11/410,786 patent/US7790047B2/en not_active Expired - Fee Related
-
2007
- 2007-04-09 TW TW096112373A patent/TWI363255B/zh not_active IP Right Cessation
- 2007-04-10 CN CNA2007100958576A patent/CN101064253A/zh active Pending
- 2007-04-23 SG SG200702981-2A patent/SG136917A1/en unknown
- 2007-04-24 KR KR1020070039771A patent/KR20070105259A/ko not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070105259A (ko) | 2007-10-30 |
| US7790047B2 (en) | 2010-09-07 |
| US20070249172A1 (en) | 2007-10-25 |
| TW200745786A (en) | 2007-12-16 |
| SG136917A1 (en) | 2007-11-29 |
| CN101064253A (zh) | 2007-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI363255B (en) | Method for removing masking materials with reduced low-k dielectric material damage | |
| US9653327B2 (en) | Methods of removing a material layer from a substrate using water vapor treatment | |
| CN101606234B (zh) | 蚀刻方法及存储介质 | |
| CN107564888B (zh) | 互连结构及其制造方法 | |
| US9263331B2 (en) | Method for forming self-aligned contacts/vias with high corner selectivity | |
| JP2006013190A (ja) | 半導体装置の製造方法 | |
| TW201017819A (en) | Semiconductor device manufacturing method and storage medium | |
| JP2001358218A (ja) | 有機膜のエッチング方法及び素子の製造方法 | |
| US20190259650A1 (en) | Method for protecting cobalt plugs | |
| JP4451934B2 (ja) | 導電層をエッチングする方法及び集積回路 | |
| WO2006057236A1 (ja) | 基板処理方法および半導体装置の製造方法 | |
| KR20080053239A (ko) | 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭 | |
| JP2891952B2 (ja) | 半導体装置の製造方法 | |
| JP4999419B2 (ja) | 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体 | |
| TW515042B (en) | Method to produce a conductor-structure for an integrated circuit | |
| JP2012114287A (ja) | パターン化金属膜及びその形成方法 | |
| TWI899090B (zh) | 蝕刻輪廓控制用之使用超薄釕金屬硬遮罩的方法 | |
| JP2007142099A (ja) | プラズマエッチング方法 | |
| CN112242347A (zh) | 半导体结构及其形成方法 | |
| JP2005005697A (ja) | 半導体装置の製造方法 | |
| JP2000164569A (ja) | 半導体装置の製造方法 | |
| JP2001237228A (ja) | 基板処理方法および基板処理装置ならびにデバイス製造方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| JP2008085297A (ja) | 半導体装置の製造方法 | |
| JP2008311258A (ja) | 低誘電率の誘電材料の損傷を低減したマスキング材料の除去方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |