[go: up one dir, main page]

CN107564888B - 互连结构及其制造方法 - Google Patents

互连结构及其制造方法 Download PDF

Info

Publication number
CN107564888B
CN107564888B CN201610512129.XA CN201610512129A CN107564888B CN 107564888 B CN107564888 B CN 107564888B CN 201610512129 A CN201610512129 A CN 201610512129A CN 107564888 B CN107564888 B CN 107564888B
Authority
CN
China
Prior art keywords
layer
dielectric layer
metal
interconnect
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610512129.XA
Other languages
English (en)
Other versions
CN107564888A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610512129.XA priority Critical patent/CN107564888B/zh
Priority to US15/477,829 priority patent/US9929096B2/en
Priority to EP17178818.5A priority patent/EP3264458A1/en
Publication of CN107564888A publication Critical patent/CN107564888A/zh
Priority to US15/893,460 priority patent/US11205617B2/en
Application granted granted Critical
Publication of CN107564888B publication Critical patent/CN107564888B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W20/4424—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10W20/01—
    • H10W20/037—
    • H10W20/0698—
    • H10W20/074—
    • H10W20/425—
    • H10W70/092—
    • H10W70/28—
    • H10W74/40—
    • H10W20/087—
    • H10W20/088—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明公开了互连结构及其制造方法，涉及半导体技术领域。该互连结构包括：衬底；位于所述衬底上的介质层；形成在所述介质层中与所述衬底接触的金属互连层，所述介质层的上表面与所述金属互连层的上表面齐平；以及位于所述金属互连层上的石墨烯层。在该互连结构中，石墨烯层可以将金属与空气隔绝，防止金属被空气中的氧气氧化，从而可以增加CMP工艺的等待时间，并且可以提高器件的可靠性。

Description

互连结构及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及互连结构及其制造方法。
背景技术
在半导体器件中，互连结构尺寸的逐渐减小有可能导致信号传播受到限制，而利用铜和低k(介电常数)电介质材料制造的互连结构可以降低这样的信号限制。但是电磁场模拟已经证明，铜向电介质层的扩散将影响电介质层的有效k值，并且这种影响随着扩散严重程度的增加而变得越来越大，甚至有可能造成电介质导通而发生短路。再者，铜也很容易被空气氧化，导致比较短的CMP(ChemicalMechanical Planarization，化学机械平坦化)工艺的等待时间(Q-time)，不利于制造工艺的实施。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
本发明一个实施例的目的之一是：提供一种互连结构的制造方法。本发明一个实施例的目的之一是：提供一种互连结构。本发明的互连结构可以防止金属被氧化。
根据本发明的第一方面，提供了一种互连结构的制造方法，包括：
提供半导体结构，所述半导体结构包括：衬底，位于所述衬底上的介质层，以及形成在所述介质层中与所述衬底接触的金属互连层，所述介质层的上表面与所述金属互连层的上表面齐平；以及
执行石墨烯沉积以在所述金属互连层上形成石墨烯层。
在一个实施例中，所述执行石墨烯沉积的步骤还在所述介质层上形成非晶碳层，其中所述石墨烯层与所述非晶碳层邻接。
在一个实施例中，执行石墨烯沉积的步骤以下列条件执行：将甲烷和载流气体通入反应腔室组成混合气体，所述甲烷在所述混合气体中所占的体积分数的范围为0.1％至50％，在300℃至450℃的温度下，在0.1毫托至10托的压强下，以及在10W至1000W的射频功率下执行。
在一个实施例中，所述载流气体包括氮气和/或氢气。
在一个实施例中，在执行石墨烯沉积步骤之前，所述制造方法还包括：对所述金属互连层的上表面执行氢等离子体清洁处理。
在一个实施例中，执行氢等离子体清洁处理的步骤以下列条件执行：将氢气通入反应腔室，所述氢气的流量范围为10sccm至3000sccm，在300℃至450℃的温度下，在0.1毫托至10托的压强下，在10W至2000W的射频功率下执行。
在一个实施例中，所述石墨烯层包括1层至30层的石墨烯单原子层。
在一个实施例中，所述衬底包括半导体衬底；所述介质层包括位于所述半导体衬底上的第一介质层；所述金属互连层包括形成在所述第一介质层中与所述半导体衬底接触的第一金属互连层；
提供半导体结构的步骤包括：
提供衬底结构，所述衬底结构包括：半导体衬底和在所述半导体衬底上的第一介质层；
蚀刻所述第一介质层以形成到所述半导体衬底的第一通孔；
在所述第一通孔的侧壁和底部上形成第一阻挡层；
在所述第一通孔中在所述第一阻挡层上形成第一金属互连层；
对形成所述第一金属互连层后的衬底结构执行平坦化以露出所述第一介质层的上表面。
在一个实施例中，其中，所述石墨烯层形成在所述第一金属互连层上，所述非晶碳层形成在所述第一介质层上。
在一个实施例中，所述第一通孔为大马士革结构的通孔。
在一个实施例中，在所述第一通孔中在所述第一阻挡层上形成第一金属互连层的步骤包括：在所述第一阻挡层上形成第一金属籽晶层；以及利用电镀工艺在所述第一金属籽晶层上形成第一金属互连层。
在一个实施例中，所述介质层还包括位于所述第一介质层上的第二介质层；所述金属互连层还包括形成在所述第二介质层中与所述第一金属互连层接触的第二金属互连层；
提供半导体结构的步骤还包括：
在所述第一介质层和第一金属互连层上形成第二介质层；
蚀刻所述第二介质层以形成到所述第一金属互连层的第二通孔；
在所述第二通孔的侧壁和底部上形成第二阻挡层；
在所述第二通孔中在所述第二阻挡层上形成第二金属互连层；
对形成所述第二金属互连层后的衬底结构执行平坦化以露出所述第二介质层的上表面；
其中，所述石墨烯层形成在所述第二金属互连层上，所述非晶碳层形成在所述第二介质层上。
在一个实施例中，所述第二通孔为大马士革结构的通孔。
在一个实施例中，所述第一介质层包括：在所述半导体衬底上的第一碳氮化硅层，在所述第一碳氮化硅层上的第一硅的氧化物层，以及在所述第一硅的氧化物层上的第一低k电介质层；所述第二介质层包括：在所述第一介质层和所述第一金属互连层上的第二碳氮化硅层，在所述第二碳氮化硅层上的第二硅的氧化物层，以及在所述第二硅的氧化物层上的第二低k电介质层。
在一个实施例中，所述第一阻挡层和所述第二阻挡层的材料分别包括氮化钽和钽；所述第一金属互连层和所述第二金属互连层的材料分别包括铜。
在一个实施例中，所述第一低k电介质层和所述第二低k电介质层分别包括多孔的或无孔的SiOCH层。
在一个实施例中，所述制造方法还包括：在所述石墨烯层和所述非晶碳层上形成用于下一个互连结构的介质层。
根据本发明的第二方面，提供了一种互连结构，包括：衬底；位于所述衬底上的介质层；形成在所述介质层中与所述衬底接触的金属互连层，所述介质层的上表面与所述金属互连层的上表面齐平；以及位于所述金属互连层上的石墨烯层。
在一个实施例中，所述互连结构还包括：位于所述介质层上的非晶碳层，其中所述石墨烯层与所述非晶碳层邻接。
在一个实施例中，所述石墨烯层包括1层至30层的石墨烯单原子层。
在一个实施例中，所述金属互连层为大马士革结构的金属互连层。
在一个实施例中，所述互连结构还包括：位于所述介质层与所述金属互连层之间的阻挡层。
在一个实施例中，所述阻挡层的材料包括氮化钽和钽；所述金属互连层的材料包括铜。
在一个实施例中，所述衬底包括半导体衬底；所述介质层包括位于所述半导体衬底上的第一介质层；所述金属互连层包括形成在所述第一介质层中与所述半导体衬底接触的第一金属互连层。
在一个实施例中，其中，所述石墨烯层形成在所述第一金属互连层上，所述非晶碳层形成在所述第一介质层上。
在一个实施例中，所述介质层还包括位于所述第一介质层上的第二介质层；所述金属互连层还包括形成在所述第二介质层中与所述第一金属互连层接触的第二金属互连层；其中，所述石墨烯层形成在所述第二金属互连层上，所述非晶碳层形成在所述第二介质层上。
在一个实施例中，所述第一介质层包括：在所述半导体衬底上的第一碳氮化硅层，在所述第一碳氮化硅层上的第一硅的氧化物层，以及在所述第一硅的氧化物层上的第一低k电介质层；所述第二介质层包括：在所述第一介质层和所述第一金属互连层上的第二碳氮化硅层，在所述第二碳氮化硅层上的第二硅的氧化物层，以及在所述第二硅的氧化物层上的第二低k电介质层。
在一个实施例中，所述第一低k电介质层和所述第二低k电介质层分别包括多孔的或无孔的SiOCH层。
在一个实施例中，所述互连结构还包括：在所述石墨烯层和所述非晶碳层上的用于下一个互连结构的介质层。
在本发明的互连结构中，石墨烯层可以将金属与空气隔绝，防止金属被空气中的氧气氧化，从而可以增加CMP工艺的等待时间，有利于制造工艺的实施，并且可以提高器件的可靠性。
进一步地，非晶碳层可以作为绝缘物层来防止在不同金属互连层上的石墨烯层相连，从而可以防止不同的金属互连层相连。
进一步地，石墨烯层可以防止金属(例如铜)向在其上形成的电介质层(例如用于下一个互连结构的介质层)中扩散，从而可以提高器件的可靠性。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出根据本发明一个实施例的互连结构的制造方法的流程图。
图2A至图2H是示意性地示出根据本发明一个实施例的互连结构的制造过程中若干阶段的结构的横截面示意图。
图3A至图3K是示意性地示出根据本发明另一个实施例的互连结构的制造过程中若干阶段的结构的横截面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1是示出根据本发明一个实施例的互连结构的制造方法的流程图。
在步骤S101，提供半导体结构，该半导体结构包括：衬底，位于该衬底上的介质层，以及形成在该介质层中与该衬底接触的金属互连层，该介质层的上表面与该金属互连层的上表面齐平。
在步骤S103，执行石墨烯沉积以在金属互连层上形成石墨烯层。
至此，提供了本发明一个实施例的互连结构的制造方法。在该制造方法中，石墨烯层可以将金属与空气隔绝，防止金属被空气中的氧气氧化，从而可以增加CMP工艺的等待时间，有利于制造工艺的实施，并且可以提高器件的可靠性。
需要说明的是，在此所使用的术语“衬底”，包括但不限于半导体材料的衬底(例如硅衬底)。例如，该“衬底”还可以包括在该半导体材料的衬底上形成的半导体器件。又例如，该“衬底”还可以包括在半导体器件上形成的金属接触件等。
还需要说明的是，在此所使用的术语“齐平”，包括但不限于绝对地齐平，而是可以有一定的误差，就好像在“齐平”前面有“基本上”的限定一样。
在一个实施例中，可以利用PECVD(Plasma Enhanced Chemical VaporDeposition，等离子体增强化学气相沉积)工艺实施石墨烯沉积。例如，执行石墨烯沉积的步骤可以以下列条件执行：将甲烷(CH4)和载流气体通入反应腔室组成混合气体，甲烷在上述混合气体中所占的体积分数的范围可以为0.1％至50％(例如0.4％、10％或20％等)，在300℃至450℃(例如350℃、372℃、400℃或425℃)的温度下，在0.1毫托至10托(例如25毫托、30毫托、1托或5托)的压强下，以及在10W至1000W(例如40W)的射频功率下执行。例如，该石墨烯沉积工艺可以实施在8×13mm2的晶圆片上。
在另一个实施例中，甲烷(CH4)、氮气(N2)和氢气(H2)的体积比可以为CH4：N2：H2＝1：x：y，其中x可以为0.1至30之间的任意值，y可以为0.1至30之间的任意值。
在一个实施例中，载流气体可以包括氮气和/或氢气。
在一个实施例中，甲烷的流量范围可以为2sccm至5sccm(例如4sccm)。在一个实施例中，载流气体的流量范围可以为50sccm至10000sccm。
在一个实施例中，石墨烯层可以包括一层或多层石墨烯单原子层(也可以称为单层石墨烯层)，例如可以包括1层至30层的石墨烯单原子层。在一个实施例中，可以通过控制石墨烯沉积的时间来控制获得所期望层数的石墨烯单原子层。
在一个实施例中，执行石墨烯沉积的步骤还可以在介质层上形成非晶碳层，其中上述石墨烯层与该非晶碳层邻接。即，该石墨烯沉积可以为选择性沉积。在上述石墨烯沉积的过程中，在不同的基底上可以形成不同的结构，例如在金属互连层上形成石墨烯层，同时在介质层(例如低k电介质层)上形成非晶碳层。即在石墨烯沉积的过程中，同时形成石墨烯层和非晶碳层。该非晶碳层可以作为绝缘物层来防止在不同金属互连层上的石墨烯层相连，从而可以防止不同的金属互连层相连。
在另一个实施例中，执行石墨烯沉积的步骤也可以不在介质层上形成薄膜层，例如可以不在介质层上形成石墨烯层和非晶碳层。在该实施例中，在金属互连层上形成石墨烯层，而在介质层上不形成薄膜层，也可以对不同金属互连层上的石墨烯层形成绝缘，从而也可以防止不同的金属互连层相连。
在一个实施例中，在执行石墨烯沉积步骤之前，该互连结构的制造方法还可以包括：对金属互连层的上表面执行氢等离子体清洁处理。该氢等离子体清洁处理可以使得金属互连层的表面清洁，从而有利于石墨烯层的生长。
在一个实施例中，可以在PECVD的反应腔室中执行氢等离子体清洁处理。例如，执行氢等离子体清洁处理的步骤可以以下列条件执行：将氢气通入反应腔室，该氢气的流量范围为10sccm至3000sccm(例如100sccm、500sccm或1000sccm)，在300℃至450℃(例如350℃或400℃)的温度下，在0.1毫托至10托(例如1托、5托或8托)的压强下，在10W至2000W(例如20W、100W、500W或1000W)的射频功率下执行。
在一个实施例中，该互连结构的制造方法还可以包括：在石墨烯层和非晶碳层上形成用于下一个互连结构的介质层。
在一个实施例中，衬底可以包括半导体衬底。在一个实施例中，介质层可以包括位于该半导体衬底上的第一介质层。在一个实施例中，金属互连层可以包括形成在该第一介质层中与该半导体衬底接触的第一金属互连层。
图2A至图2F示意性地示出了形成图1中步骤S101的一个实施例的半导体结构的过程。下面结合图2A至图2F描述根据本发明一个实施例的提供半导体结构的过程，包括如下：
首先，如图2A所示，提供衬底结构。该衬底结构可以包括：半导体衬底(例如该半导体衬底可以为包括半导体器件的衬底)210和在该半导体衬底210上的第一介质层220。
在一个实施例中，如图2A所示，第一介质层220可以包括：在半导体衬底210上的第一碳氮化硅(SiCN)层221、在该第一碳氮化硅层221上的第一硅的氧化物层222、以及在第一硅的氧化物层222上的第一低k电介质层223。该第一硅的氧化物层也可以称为初始层(Initial layer)。在一个实施例中，该第一硅的氧化物层可以包括二氧化硅。在一个实施例中，该第一硅的氧化物层可以包含非常低量的碳。在一个实施例中，第一低k电介质层的材料可以包括ULK(UltraLow K，超低介电常数)材料。例如，第一低k电介质层可以包括多孔的或无孔的SiOCH(碳氢氧化硅)层。
在一个实施例中，提供上述衬底结构的步骤可以包括：例如通过沉积工艺在半导体衬底210上形成第一碳氮化硅层221。可选地，该步骤还可以包括：例如通过沉积工艺在第一碳氮化硅层221上形成第一硅的氧化物层222。可选地，该步骤还可以包括：例如通过沉积工艺在第一硅的氧化物层222上形成第一低k电介质层223。
接下来，蚀刻第一介质层220以形成到半导体衬底210的第一通孔。例如如图2B所示，在第一介质层220上依次形成第一HMBD(例如可以为硬掩模SiOCH(Hard Mask SiOCH))层231、第一HMTEOS(Hard Mask TEOS，硬掩模正硅酸乙酯，例如可以为基于硅的氧化物的Hard Mask TEOS)层232、第一TiN(氮化钛)层233、第一遮蔽氧化物层(Screen Oxide，例如二氧化硅)234以及图案化的第一掩模层(例如光致抗蚀剂)235。然后，如图2C所示，以第一掩模层235作为掩模，执行蚀刻操作(例如干法蚀刻和/或湿法蚀刻)，可以形成第一通孔230。然后去除第一掩模层235和第一遮蔽氧化物层234，如图2C所示。
在一个实施例中，该第一通孔可以为大马士革结构的通孔。在后面的实施例中，将描述关于形成大马士革结构的通孔的过程。
接下来，如图2D所示，例如通过PVD(Physical Vapor Deposition，物理气相沉积)工艺在第一通孔230的侧壁和底部上形成第一阻挡层240。
在另一实施例中，该第一阻挡层240还可以形成在例如图2D中的第一TiN层233的上表面上。
在一个实施例中，该第一阻挡层240的材料可以包括氮化钽(TaN)和钽(Ta)。
接下来，如图2E所示，在第一通孔230中在第一阻挡层240上形成第一金属互连层250。该第一金属互连层250用于填充第一通孔230。例如该第一金属互连层的材料可以包括铜。
在一个实施例中，形成第一金属互连层的步骤可以包括：在第一阻挡层240上形成第一金属籽晶层(图中未示出)。可选地，该步骤还可以包括：利用电镀工艺(Electrochemical Plating，简称为ECP)在第一金属籽晶层上形成第一金属互连层250。在一个实施例中，第一金属互连层250还可以形成在第一TiN层233之上，如图2E所示。
接下来，如图2F所示，对形成第一金属互连层250后的衬底结构(例如图2E所示的衬底结构)执行平坦化(例如CMP)以露出第一介质层220的上表面，例如露出第一低k电介质层223的上表面。
至此，提供了形成图1中步骤S101的一个实施例的半导体结构的制造方法。
接下来，对第一金属互连层250的上表面执行氢等离子体清洁处理。
接下来，如图2G所示，执行石墨烯沉积以在第一金属互连层250上形成石墨烯层260、在第一介质层220(例如第一介质层220中的第一低k电介质层223)上形成非晶碳层270，其中该石墨烯层260与该非晶碳层270邻接。
至此，提供了根据本发明一个实施例的互连结构的制造方法。在该实施例中，石墨烯层形成在第一金属互连层上，非晶碳层形成在第一介质层上。
在一个实施例中，如图2H所示，互连结构的制造方法还可以包括：在石墨烯层260和非晶碳层270上形成用于下一个互连结构的介质层420。该介质层420可以包括：位于石墨烯层260和非晶碳层270上的第三碳氮化硅层421，位于第三碳氮化硅层421上的第三硅的氧化物层422，以及位于第三硅的氧化物层422上的第三低k电介质层423。
在另一实施例中，上述石墨烯沉积步骤可以不在第一介质层形成非晶碳层，则上述制造方法还可以包括：在石墨烯层和当前的介质层上形成形成用于下一个互连结构的介质层。
在另一实施例中，介质层还可以包括位于第一介质层上的第二介质层。在另一实施例中，金属互连层还可以包括形成在第二介质层中与第一金属互连层接触的第二金属互连层。
图3A至图3K示意性地示出了形成图1中步骤S101的另一个实施例的半导体结构的过程。下面结合图3A至图3K描述根据本发明另一个实施例的提供半导体结构的过程。
该提供半导体结构的步骤可以包括如图2A至图2F所示的步骤，这里不再赘述。该提供半导体结构的步骤还可以包括：
如图3A所示，在第一介质层220和第一金属互连层250上形成第二介质层320。
在一个实施例中，该第二介质层可以具有与第一介质层相同或相似的材料或结构。例如，该第二介质层320可以包括：在第一介质层220和第一金属互连层250上的第二碳氮化硅层321，在该第二碳氮化硅层321上的第二硅的氧化物层322，以及在该第二硅的氧化物层322上的第二低k电介质层323。在一个实施例中，该第二硅的氧化物层可以包括二氧化硅。在一个实施例中，该第二硅的氧化物层可以包含非常低量的碳。在一个实施例中，第二低k电介质层的材料可以包括ULK材料。例如，第二低k电介质层可以包括多孔的或无孔的SiOCH层。
接下来，蚀刻第二介质层320以形成到第一金属互连层250的第二通孔。在一个实施例中，第二通孔可以为大马士革结构的通孔。
图3B至图3G示意性地示出了形成一个实施例的大马士革结构的通孔的过程。
如图3B所示，在第二介质层320上依次形成第二HMBD层(例如可以为硬掩模SiOCH)331、第二HMTEOS层332、第二TiN层333、第二遮蔽氧化物层(例如二氧化硅)334以及图案化的第二掩模层(例如光致抗蚀剂)335。
接下来，如图3C所示，以第二掩模层335作为掩模，蚀刻第二遮蔽氧化物层334、第二TiN层333和第二HMTEOS层332以形成第一开口301。然后去除第二掩模层335和第二遮蔽氧化物层334，如图3C所示。
接下来，如图3D所示，在图3C所示的结构上形成图案化的第三掩模层(例如光致抗蚀剂)336，该第三掩模层覆盖被蚀刻后的第二TiN层333和第二HMTEOS层332。
接下来，如图3E所示，以第三掩模层336作为掩模，蚀刻第二HMBD层331和第二低k电介质层323以形成第二开口302。在一个实施例中，第二开口302的横向尺寸可以小于第一开口301的横向尺寸。
接下来，如图3F所示，去除第三掩模层336。
接下来，如图3G所示，(例如通过干法蚀刻工艺和/或湿法蚀刻工艺)蚀刻第二HMBD层331、第二低k电介质层323、第二硅的氧化物层322和第二碳氮化硅层321，以形成到第一金属互连层250的第二通孔330。
在形成第二通孔之后，提供半导体结构的步骤还可以包括：
接下来，如图3H所示，在第二通孔330的侧壁和底部上形成第二阻挡层340。例如第二阻挡层340的材料可以包括氮化钽和钽。
接下来，如图3I所示，在第二通孔330中在第二阻挡层340上形成第二金属互连层350。例如，第二金属互连层的材料可以包括铜。在一个实施例中，在第二通孔为大马士革结构的情况下，填充第二通孔的第二金属互连层可以为大马士革结构的金属互连层。
在一个实施例中，形成第二金属互连层的步骤可以包括：在第二阻挡层340上形成第二金属籽晶层(图中未示出)。可选地，该步骤还可以包括：利用电镀工艺在第二金属籽晶层上形成第二金属互连层350。
接下来，如图3J所示，对形成第二金属互连层后的衬底结构执行平坦化以露出第二介质层320的上表面，例如露出第二低k电介质层323的上表面。
接下来，如图3K所示，执行石墨烯沉积以在第二金属互连层350上形成石墨烯层360、在第二介质层320(例如第二介质层320中的第二低k电介质层323)上形成非晶碳层370，其中该石墨烯层360与该非晶碳层370邻接。即在该实施例中，石墨烯层形成在第二金属互连层上，非晶碳层形成在第二介质层上。
至此，提供了根据本发明另一个实施例的互连结构的制造方法。
根据上述一些实施例的制造方法，本发明形成了一种互连结构。该互连结构可以包括：衬底和位于该衬底上的介质层(例如第一介质层220或第二介质层320)。该互连结构还可以包括：形成在介质层中与衬底接触的金属互连层(例如第一金属互连层250或第二金属互连层350)。该介质层的上表面与该金属互连层的上表面齐平。例如，该金属互连层的材料可以包括铜。该互连结构还可以包括：位于金属互连层上的石墨烯层(例如石墨烯层260或360)。在该互连结构中，石墨烯层可以将金属与空气隔绝，防止金属被空气中的氧气氧化，从而可以增加CMP工艺的等待时间，有利于制造工艺的实施，并且可以提高器件的可靠性。
在一个实施例中，上述互连结构还可以包括：位于介质层上的非晶碳层(例如非晶碳层270或370)。其中该石墨烯层与该非晶碳层邻接。该非晶碳层可以作为绝缘物层来防止在不同金属互连层上的石墨烯层相连，从而可以防止不同的金属互连层相连。
在一个实施例中，石墨烯层可以包括1层至30层的石墨烯单原子层。
在一个实施例中，金属互连层可以为大马士革结构的金属互连层。
在一个实施例中，该互连结构还可以包括：位于介质层与金属互连层之间的阻挡层(例如第一阻挡层240和/或第二阻挡层340)。该阻挡层可以防止金属向介质层中扩散。在另一实施例中，该阻挡层还可以形成在衬底上。在一个实施例中，该阻挡层的材料可以包括氮化钽和钽。
在一个实施例中，该互连结构还可以包括：在石墨烯层和非晶碳层上的用于下一个互连结构的介质层(例如介质层420)。石墨烯层可以防止金属(例如铜)向在其上形成的电介质层(例如用于下一个互连结构的介质层)中扩散，从而可以解决由于金属扩散导致的电介质层的k值下降甚至电介质层短路等问题，从而可以提高器件的可靠性。
在一个实施例中，例如如图2G所示，衬底可以包括半导体衬底210。介质层可以包括位于该半导体衬底210上的第一介质层220。金属互连层可以包括形成在第一介质层220中与半导体衬底210接触的第一金属互连层250。在一个实施例中，例如如图2G所示，石墨烯层260可以形成在第一金属互连层250上，非晶碳层270可以形成在第一介质层220上。
在一个实施例中，该第一介质层220可以包括：在半导体衬底210上的第一碳氮化硅层221，在该第一碳氮化硅层221上的第一硅的氧化物层222，以及在该第一硅的氧化物层222上的第一低k电介质层223。例如，该第一低k电介质层可以包括多孔的或无孔的SiOCH层。
在另一个实施例中，如图3K所示，介质层除了可以包括位于半导体衬底210上的第一介质层220，还可以包括位于第一介质层220上的第二介质层320。在另一个实施例中，如图3K所示，金属互连层除了可以包括形成在第一介质层220中与半导体衬底210接触的第一金属互连层250，还可以包括形成在第二介质层320中与该第一金属互连层250接触的第二金属互连层350。其中，石墨烯层360可以形成在第二金属互连层350上，非晶碳层370可以形成在第二介质层320上。
在一个实施例中，第二介质层320可以包括：在第一介质层220上和第一金属互连层250的第二碳氮化硅层321，在该第二碳氮化硅层321上的第二硅的氧化物层322，以及在该第二硅的氧化物层322上的第二低k电介质层323。例如，该第二低k电介质层可以包括多孔的或无孔的SiOCH层。
至此，已经详细描述了根据本发明的制造互连结构的方法和所形成的互连结构。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (14)

1.一种互连结构的制造方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括：衬底，位于所述衬底上的介质层，以及形成在所述介质层中与所述衬底接触的金属互连层，所述介质层的上表面与所述金属互连层的上表面齐平；以及
执行石墨烯沉积以在所述金属互连层上形成石墨烯层；
其中，所述衬底包括半导体衬底；所述介质层包括位于所述半导体衬底上的第一介质层；所述金属互连层包括形成在所述第一介质层中与所述半导体衬底接触的第一金属互连层；所述第一介质层包括：在所述半导体衬底上的第一碳氮化硅层，在所述第一碳氮化硅层上的第一硅的氧化物层，以及在所述第一硅的氧化物层上的第一低k电介质层，所述第一低k电介质层包括多孔的SiOCH层；其中，所述执行石墨烯沉积的步骤还在所述介质层上形成非晶碳层，其中所述石墨烯层与所述非晶碳层邻接，所述非晶碳层为绝缘物层；
所述提供半导体结构的步骤包括：
提供衬底结构，所述衬底结构包括：半导体衬底和在所述半导体衬底上的第一介质层；
蚀刻所述第一介质层以形成到所述半导体衬底的第一通孔；
在所述第一通孔的侧壁和底部上形成第一阻挡层；
在所述第一通孔中在所述第一阻挡层上形成第一金属互连层；其中，形成所述第一金属互连层的步骤包括：在所述第一阻挡层上形成第一金属籽晶层，以及利用电镀工艺在所述第一金属籽晶层上形成第一金属互连层；
对形成所述第一金属互连层后的衬底结构执行平坦化以露出所述第一介质层的上表面，所述平坦化还露出所述第一金属互连层和所述第一阻挡层的上表面；
其中，所述石墨烯层还形成在所述第一阻挡层上。
2.根据权利要求1所述互连结构的制造方法，其特征在于，
执行石墨烯沉积的步骤以下列条件执行：
将甲烷和载流气体通入反应腔室组成混合气体，所述甲烷在所述混合气体中所占的体积分数的范围为0.1％至50％，在300℃至450℃的温度下，在0.1毫托至10托的压强下，以及在10W至1000W的射频功率下执行。
3.根据权利要求2所述互连结构的制造方法，其特征在于，
所述载流气体包括氮气和/或氢气。
4.根据权利要求1所述互连结构的制造方法，其特征在于，
在执行石墨烯沉积步骤之前，所述制造方法还包括：
对所述金属互连层的上表面执行氢等离子体清洁处理。
5.根据权利要求4所述互连结构的制造方法，其特征在于，
执行氢等离子体清洁处理的步骤以下列条件执行：
将氢气通入反应腔室，所述氢气的流量范围为10sccm至3000sccm，在300℃至450℃的温度下，在0.1毫托至10托的压强下，在10W至2000W的射频功率下执行。
6.根据权利要求1所述互连结构的制造方法，其特征在于，
所述石墨烯层包括1层至30层的石墨烯单原子层。
7.根据权利要求1所述互连结构的制造方法，其特征在于，
其中，所述石墨烯层形成在所述第一金属互连层上，所述非晶碳层形成在所述第一介质层上。
8.根据权利要求1所述互连结构的制造方法，其特征在于，
所述第一通孔为大马士革结构的通孔。
9.根据权利要求1所述互连结构的制造方法，其特征在于，
所述介质层还包括位于所述第一介质层上的第二介质层；
所述金属互连层还包括形成在所述第二介质层中与所述第一金属互连层接触的第二金属互连层；
提供半导体结构的步骤还包括：
在所述第一介质层和第一金属互连层上形成第二介质层；
蚀刻所述第二介质层以形成到所述第一金属互连层的第二通孔；
在所述第二通孔的侧壁和底部上形成第二阻挡层；
在所述第二通孔中在所述第二阻挡层上形成第二金属互连层；
对形成所述第二金属互连层后的衬底结构执行平坦化以露出所述第二介质层的上表面；
其中，所述石墨烯层形成在所述第二金属互连层上，所述非晶碳层形成在所述第二介质层上。
10.根据权利要求9所述互连结构的制造方法，其特征在于，
所述第二通孔为大马士革结构的通孔。
11.根据权利要求9所述互连结构的制造方法，其特征在于，
所述第二介质层包括：在所述第一介质层和所述第一金属互连层上的第二碳氮化硅层，在所述第二碳氮化硅层上的第二硅的氧化物层，以及在所述第二硅的氧化物层上的第二低k电介质层。
12.根据权利要求9所述互连结构的制造方法，其特征在于，
所述第一阻挡层和所述第二阻挡层的材料分别包括氮化钽和钽；
所述第一金属互连层和所述第二金属互连层的材料分别包括铜。
13.根据权利要求11所述互连结构的制造方法，其特征在于，
所述第二低k电介质层包括多孔的或无孔的SiOCH层。
14.根据权利要求1所述互连结构的制造方法，其特征在于，还包括：
在所述石墨烯层和所述非晶碳层上形成用于下一个互连结构的介质层。
CN201610512129.XA 2016-07-01 2016-07-01 互连结构及其制造方法 Active CN107564888B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610512129.XA CN107564888B (zh) 2016-07-01 2016-07-01 互连结构及其制造方法
US15/477,829 US9929096B2 (en) 2016-07-01 2017-04-03 Method for capping Cu layer using graphene in semiconductor
EP17178818.5A EP3264458A1 (en) 2016-07-01 2017-06-29 Method for capping cu layer using graphene in semiconductor
US15/893,460 US11205617B2 (en) 2016-07-01 2018-02-09 Interconnect structure having a graphene layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610512129.XA CN107564888B (zh) 2016-07-01 2016-07-01 互连结构及其制造方法

Publications (2)

Publication Number Publication Date
CN107564888A CN107564888A (zh) 2018-01-09
CN107564888B true CN107564888B (zh) 2020-09-15

Family

ID=59269845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610512129.XA Active CN107564888B (zh) 2016-07-01 2016-07-01 互连结构及其制造方法

Country Status (3)

Country Link
US (2) US9929096B2 (zh)
EP (1) EP3264458A1 (zh)
CN (1) CN107564888B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564888B (zh) 2016-07-01 2020-09-15 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US10354955B2 (en) * 2017-06-19 2019-07-16 Qualcomm Incorporated Graphene as interlayer dielectric
CN109904111B (zh) * 2017-12-11 2021-08-06 中芯国际集成电路制造(北京)有限公司 互连结构及其制造方法
CN109346419B (zh) * 2018-12-05 2020-11-06 德淮半导体有限公司 半导体器件及其制造方法
CN112349650A (zh) * 2019-08-06 2021-02-09 芯恩（青岛）集成电路有限公司 大马士革结构及其制备方法
CN113496992A (zh) * 2020-04-01 2021-10-12 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
KR102801928B1 (ko) 2020-07-13 2025-04-28 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20220028935A (ko) 2020-08-31 2022-03-08 삼성전자주식회사 인터커넥트 구조체의 형성방법
US11545431B2 (en) 2020-11-16 2023-01-03 Nanya Technology Corporation Semiconductor device with carbon hard mask and method for fabricating the same
US12444680B2 (en) * 2021-07-09 2025-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures with conductive carbon layers
US20230090280A1 (en) * 2021-09-23 2023-03-23 Applied Materials, Inc. Selective graphene deposition
CN115588649A (zh) * 2022-11-02 2023-01-10 上海集成电路装备材料产业创新中心有限公司 一种器件结构及其制备方法
CN117253850B (zh) * 2023-11-15 2024-02-02 合肥晶合集成电路股份有限公司 互连开口的形成方法以及互连结构的形成方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204192B1 (en) 1999-03-29 2001-03-20 Lsi Logic Corporation Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
US7081647B2 (en) * 2003-09-29 2006-07-25 Matsushita Electric Industrial Co., Ltd. Microelectromechanical system and method for fabricating the same
US6878616B1 (en) * 2003-11-21 2005-04-12 International Business Machines Corporation Low-k dielectric material system for IC application
JP4917249B2 (ja) * 2004-02-03 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8426309B2 (en) * 2009-09-10 2013-04-23 Lockheed Martin Corporation Graphene nanoelectric device fabrication
JP5550515B2 (ja) * 2010-10-05 2014-07-16 株式会社東芝 グラフェン配線およびその製造方法
JP2012080005A (ja) * 2010-10-05 2012-04-19 Toshiba Corp グラフェン配線およびその製造方法
JP5637795B2 (ja) * 2010-10-05 2014-12-10 株式会社東芝 装置
US8476765B2 (en) * 2010-12-06 2013-07-02 Stmicroelectronics, Inc. Copper interconnect structure having a graphene cap
US20120168723A1 (en) 2010-12-29 2012-07-05 Electronics And Telecommunications Research Institute Electronic devices including graphene and methods of forming the same
CN102760685B (zh) * 2011-04-27 2015-01-21 中芯国际集成电路制造(上海)有限公司 铜互连线的刻蚀后处理方法
US8927415B2 (en) * 2011-12-09 2015-01-06 Intermolecular, Inc. Graphene barrier layers for interconnects and methods for forming the same
US8633055B2 (en) 2011-12-13 2014-01-21 International Business Machines Corporation Graphene field effect transistor
US8815739B2 (en) 2012-07-10 2014-08-26 Globalfoundries Inc. FinFET device with a graphene gate electrode and methods of forming same
US8647978B1 (en) * 2012-07-18 2014-02-11 International Business Machines Corporation Use of graphene to limit copper surface oxidation, diffusion and electromigration in interconnect structures
US20140145332A1 (en) 2012-11-26 2014-05-29 Globalfoundries Inc. Methods of forming graphene liners and/or cap layers on copper-based conductive structures
US9202743B2 (en) * 2012-12-17 2015-12-01 International Business Machines Corporation Graphene and metal interconnects
US9006095B2 (en) * 2013-02-19 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
JP5826783B2 (ja) * 2013-03-25 2015-12-02 株式会社東芝 半導体装置
US9209136B2 (en) 2013-04-01 2015-12-08 Intel Corporation Hybrid carbon-metal interconnect structures
US9142505B2 (en) * 2013-06-18 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for back end of line semiconductor device processing
US9524902B2 (en) * 2013-12-12 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming integrated circuit with conductive line having line-ends
JP6378115B2 (ja) * 2015-03-12 2018-08-22 東芝メモリ株式会社 半導体装置、及び、半導体装置の製造方法
CN107564888B (zh) 2016-07-01 2020-09-15 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法

Also Published As

Publication number Publication date
CN107564888A (zh) 2018-01-09
US20180005952A1 (en) 2018-01-04
US20180166391A1 (en) 2018-06-14
US9929096B2 (en) 2018-03-27
EP3264458A1 (en) 2018-01-03
US11205617B2 (en) 2021-12-21

Similar Documents

Publication Publication Date Title
CN107564888B (zh) 互连结构及其制造方法
TWI630654B (zh) 使用遠端電漿源以凹陷超低ｋ介電質
TWI363255B (en) Method for removing masking materials with reduced low-k dielectric material damage
US9824918B2 (en) Method for electromigration and adhesion using two selective deposition
US20220223537A1 (en) Method for fabricating interconnection using graphene
CN104952786B (zh) 电互连结构及其形成方法
TWI861249B (zh) 形成用於半導體裝置之互連的方法
CN105097650B (zh) 接触插塞的形成方法
JP2001358218A (ja) 有機膜のエッチング方法及び素子の製造方法
CN105575887A (zh) 互连结构的形成方法
CN106158728B (zh) 接触孔栓塞的形成方法
CN105336662B (zh) 半导体结构的形成方法
CN107887323B (zh) 互连结构及其制造方法
CN108831859A (zh) 通孔的制造方法
CN103474416A (zh) 互连结构及其形成方法
CN112151440B (zh) 半导体结构的形成方法、晶体管
KR102118580B1 (ko) 루테늄 필름들의 화학 기상 증착 (cvd) 및 그 용도들
CN103515292B (zh) 半导体结构的形成方法
CN104835778B (zh) 一种半导体器件的制作方法
CN102024790B (zh) 半导体器件、其制造方法以及包含其的集成电路和电子设备
JP2005005697A (ja) 半導体装置の製造方法
US20110097899A1 (en) Method of forming funnel-shaped opening
CN111834331B (zh) 半导体结构及其形成方法
JP2009259996A (ja) 半導体装置およびその製造方法
CN106653680A (zh) 接触孔的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant