[go: up one dir, main page]

TWI362755B - Manufacturing method of thin film transistor - Google Patents

Manufacturing method of thin film transistor Download PDF

Info

Publication number
TWI362755B
TWI362755B TW96142646A TW96142646A TWI362755B TW I362755 B TWI362755 B TW I362755B TW 96142646 A TW96142646 A TW 96142646A TW 96142646 A TW96142646 A TW 96142646A TW I362755 B TWI362755 B TW I362755B
Authority
TW
Taiwan
Prior art keywords
layer
gate
film transistor
thin film
patterned photoresist
Prior art date
Application number
TW96142646A
Other languages
English (en)
Other versions
TW200921917A (en
Inventor
Wen Chun Yeh
Ping Wei Wu
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW96142646A priority Critical patent/TWI362755B/zh
Publication of TW200921917A publication Critical patent/TW200921917A/zh
Application granted granted Critical
Publication of TWI362755B publication Critical patent/TWI362755B/zh

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

1362755 0710057ITW 23954twf.doc/p 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種主動元件的製造方法,且特別是 有關於一種薄膜電晶體的製造方法。 【先前技術】 隨著科技曰新月異,技術的日漸成熟,液晶顯示器 (Liquid Crystal Display, LCD)已廣泛的被應用在曰常生活 中’而薄膜電晶體(Thin Film Transistor,TFT)是應用液晶顯 示器中的驅動元件。電晶體(Transistor)的通道材料分為兩 種’ 一種為非晶石夕材料(amorphous silicon,a-Si),一種為多 晶矽材料(poly-silicon,p-Si)。一般來說,非晶矽薄瞑電晶 體具有較低的漏電流(leakage current),但是其電子遷移率 (electron mobility)卻較低,其不超過 1 cm2/Vsec,不敷 目前高速元件應用之需求。然而,多晶矽薄膜電晶體相較 於非晶石夕薄膜電晶體而言,具有較高之電子遷移率(約比 非晶矽高2〜3個數量級),卻有較高的漏電流,以致於無 法應用於大尺吋的液晶顯示器。因此,為了有效改善多晶 矽薄膜電晶體偏高的漏電流,一般便於薄膜電晶體的閘極 兩側以淺摻雜汲極的結構來降低漏電流。 圖1A至圖1D繪示一種習知的薄膜電晶體的製造方 法的示意圖。請參考圖1A,此習知的薄膜電晶體的製造方 法包括下列步驟,於基板11〇上形成一多晶矽島狀物 (poly-silicon island) 120。 請參考圖1B ’形成一圖案化光阻層125,然後,以圖 5 1362755 0710057ITW 23954twf.doc/p 案化光阻層125為遮罩進行一離子植入製程(ion implantationprocess)Sll〇,以於圖案化光阻層125兩侧下 方之多晶矽島狀物120内形成一源極/汲極121。然後,移 除圖案化光阻層125。 請參考圖1C,形成一閘絕緣層130於基板上110,並 覆蓋住多晶矽島狀物120 ;接著’形成一閘極140於基板 110上。然後,以閘極140為遮罩,進行一淺掺雜離子植
入製程(lightly doped drain ion implantation process ) S120, 以於閘極140兩側之下方之多晶矽島狀物12〇内形成一淺 掺雜沒極區123’而位於閘極層140正下方之多晶石夕島狀 物120即是一通道區127。
請參考圖1D,於基板11〇上分別形成一圖案化介電 層150 ’並移除部份閘絕緣層130,以暴露出部分源極級 極121。然後,在圖案化介電層15〇上形成圖案化導體層 160 ’而圖案化導體層16〇與源極/沒極電性連接。至 此,大致上完成習知的薄膜電晶體之製程。 極區的是’為了形核爾極121與淺摻雜没 的製造方法必須分別關案化光阻層125 與閘極140來做為離子植人之遮罩。換言之 道光罩才麟纽極/祕丨 、 而 作。因此,為了減少先置叙:二 23的製 晶體的製造方I 數,發展出另-種習知的薄膜電 圖2A至圖2E所泠干认达σ _ 造方法的示意圖。^考、=另—種習知薄膜電晶體的製 考圖2A,此習知的薄膜電晶體的製 6 1362755 0710057ITW 23954twf.doc/p 造方法包括下列步驟。於—基板上21G依序形成—多晶石夕 島狀物220、一閘絕緣層230與一閘極層240a。接著,形 成圖案化光阻層250於閘極層240a之上,其中圖案化光 阻層250具有1部光阻層結構施與—基部光阻層結構 2働’且項部光阻層結構25如與基部光阻層結構^此連 接。 請參考® 2B,進行離子植入製程S21〇,㈣在問極 層240a兩側下方之多晶石夕島狀物22〇内形成没極/源極 221。 請參考圖2C’以電聚灰化或其他非等向性钮刻的方 式剝除部分厚度之基部光阻層結構25〇b,以暴露出部分閘 和曰jOa然後’移除部分閘極層24〇a,以形成閘極240b。 請參考® 2D,進行淺摻雜離子植入製程sno,以於 閘極層240b兩側下方之多晶石夕島狀物22〇内形成淺播雜没 極’而位於閘極層24〇b正下方之多晶矽島狀物220 P疋通道區127。然後,移除剩餘的基部光阻層結構 250b。 吻參考圖2E’於基板21G上分別形成-圖案化介電層 260 除部份閘絕緣層23(),以暴露出部分源極/沒極 221。然後’在圖案化介電層26〇上形成圖案化導體層別, 而圖案=導體層270與源極/汲極電性221連接。 值:注意的是,此種製造方法雖然可以減少一道光 f 部需要增加電漿灰化或其他料向性侧製程來剝除 伤圖案化光阻層MG(亦即基部光阻層結構㈣,並增 7 1362755 0710057ITW 23954twf.doc/p ,、對於整體製造的程序並未減少。 刀σ闸蚀二次蝕刻的 【發明内容】 有蓉於此,本發明接徂 ^ 以減少所使㈣鮮數 種賴電晶體的製造方法, 莊提出一種薄膜電晶體的製作方法,其步驟包 ===成多晶石夕島狀物。接著,依序形成閉絕緣 Γ圖if! ’並覆蓋住多晶$島狀物。之後,形 ’並藉由圖案化光阻層對於導 體層進订-賴刻製程,以形成閘極,_ =匕光阻層的寬度。接著,進行離;植入製程二 層兩侧下方之多晶石夕島狀物内形成-源極/沒 除圖案:光2=二其後,移 =:【之多晶梅物内形成淺摻雜'區 層=;===?:後,形成介電 層’以暴露出部分源極/汲極,並形閘絕緣 化閑_。職,娜=圖案 苴由浪扣:/、 於圖案化介電層上, ,、中源極/秘導體層分職源極/¾極電性連接。 =本發明之—實施例,上述之源她極的離子植入 iHr子的摻雜濃度可以是介於5Ei4至咖
依據本發明之—實施例,上述之_摻雜 所植入的離子的摻雜濃度可以是介於1E13至S 8 1362755 0710057ITW 23954twf.doc/p ions/cm2 之間。 依據本發明之一實施例,上述之在形成多晶矽島狀物 之前’更可以先於基板上形成一緩衝層。 依據本發明之一實施例,上述之圖案化光阻層的邊緣 與閘極的邊緣可以相距1.5至2微米。 依據本發明之一實施例,上述之閘極的材質可以包括 銅(Cu)、鋁(A1)、鎢(W)、鉻(Cr)、鉬(Mo)、鈦(Ti)、鉅(Ta)、 • 石夕化鶴(WSi2)、石夕化鈦(Tisi2)、石夕化组(TaSi2)、石夕化翻(Mosi2) 或矽化鈷(CoSi2)。 基於以上所述,本發明利用過钱刻的方式,以使得形 成閘極所需之圖案化光阻層大於閘極,並以圖案化光阻層 與閘極為遮罩分別進行離子植入製程,以形成源極/汲極與 淺摻雜汲極區,藉此可減少薄膜電晶體的製程光罩數目, 並降低製程成本與時間。 ^為讓本發明之上述與其目的、特徵和優點能更明顯易 懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明 如下。 【實施方式】 制圖3A至3F繪示為本發明實施例之一種薄膜電晶體的 製作方法的示意圖。請參考圖3a,本實施例之薄膜電晶體 =製造方法包括下列步驟。首先,於基板31〇上形成一多 曰曰石夕島狀物320。更詳細而言,形成多晶石夕島狀物32〇的 步驟例如是先在基板310上形成一非晶矽層(未繪示), 而形成非晶矽層的方式例如是化學氣相沉積(chemical 9 1362755 0710057ITW 23954twf.doc/p vapor deposition,CVD )製程或電漿加強化學氣相沉積 (plasma enhanced CVD, PECVD)製程。接著,對於此非 晶石夕層進行雷射退火(laser annealing)製程,以使非晶石夕 層轉變成多晶矽層。然後’對於此多晶矽層進行微影 (photolithography)製程與蝕刻(etching)製程,以在基 板310上形成多晶矽島狀物320。 此外,在形成多晶矽島狀物320之前,更可以先於基 板上形成一緩衝層311 ’以減少基板310内的金屬離子擴 散至多晶矽島狀物320内。而形成緩衝層311的方式可以 是低壓化學氣相沉積(low pressure CVD,LPCVD)製程或 是PECVD製程。更詳細而言,緩衝層311例如是單層氧 化矽或是氧化矽/氮化矽之雙層結構。 請參考圖3B,在基板上形成一閘絕緣層33〇,並覆蓋 住多晶矽島狀物320。更詳細而言,閘絕緣層33〇形成的 方式可以是採用PECVD製程。接著,在閘絕緣層33〇之 上形成一導體層340於基板上。更詳細而言,導體層340 形成的方式可以是先在閘絕緣層330上以物理氣相沉積 (physical vapor deposition)製程或是濺鍍(sputtering)製程形 成一閘極材料層,而閘極材料層的材質可以是銅(Cu)、鋁 (A1)、鎢(W)、鉻(Cr)、鉬(Mo)、鈦(Ti)、鈕(Ta)、石夕化鶴 (wsiz)、矽化鈦(Tisy、矽化鈕(丁沾匕)、矽化鉬(M〇Si2)或 矽化鈷(CoSb)。然後,於導體層34〇上形成一圖案化光阻 層 410。 請參考圖3C,藉由濕蝕刻的方式進行過蝕刻,以形 1362755 07100571TW 23954twf.doc/p 成閑極341’並使得閘極341的寬度小於圖案化光阻層41〇 的寬度。更詳細而言,圖案化光阻層41〇的邊緣與閘極341 的邊緣可以相距1·5至2微米,如圖3C所示之d。
请參考圖3D ’以圖案化光阻層41〇為遮罩進行離子 植入S310製程’以於圖案化光阻層稱兩侧下方之多晶 石夕島狀物320内形成一源極/沒極321。更詳細而言,離子 植入製程S310所植入的離子可以是n型摻雜物,其中η ,摻雜物可以是雜子,而所植人的離子的掺雜濃度可以 疋;丨於5Ε14至1Ε16 i〇ns/cm2之間。 請參考® 3E ’去除圖案化光阻層41〇後,以問極341 為遮罩進行淺摻雜離子植入製程S32〇,以於間極341兩側 之下方多晶石夕島狀物320内形成淺摻雜沒極區323,而閘 ,341 fp方之多晶石夕島狀物32〇即是一通道區奶。更 ,細而言,淺摻雜離子植入製程㈣所植入的離子可以
==声其中η型摻雜物可以是磷離子,所植入的 離子=雜痕度可以是介於旧3至1E14iGnsW之間。 為疏置二之雜由於源極/跡切是以圖案化光阻層410 邊緣盘θίΓ植^製程所形成’因此,源極/沒極321的 ίί間410邊緣對齊。此外,淺摻雜區323 此,雜厂為罩進行淺接雜離子植入製程所形成,因 =夂雜區323的邊緣與閘極341邊緣對齊。 "月參考圖3F,於該閘絕緣層33〇上形一八 350 ’接著歸部份介電層规與舰 ς ^ 部分源崎㈣。更詳細而言,移除部分介電= 1362755 0710057ITW 23954twf.doc/p 閘絕緣層330的方法包括微影製程與蝕刻製 / 介電層350上形成源極/汲極導體層36〇 ^ 然後,在 層360與源極/汲極321電性連接。 /'、極/’及極導體 此外,離子植入製程中所摻雜的離子 晶體設計需求,可以是!!型或p型摻雜物 或是P通道金屬氧化物半導體。
優點综上料’本糾之薄_晶體的製造方法包括下列 利用祕刻方式,使得閘極的圖 層的_,齡取«化姐層與閘 極區3㈣子植人製程,⑽成源極级極與淺摻雜汲 方較於習知技術,本發明的薄膜電晶體的製造 、一而一道光罩,可以減少薄膜電晶體的製程光罩數目。
依實際薄膜電 以形成η通道 、相較於f知技術可能產生鮮間㈣位誤差無法 形成對稱的淺摻驗極區,本發賴用_層之圖案化光 阻為遮罩以及_金屬濕式侧具有均勻等向性的優點, =多晶發島狀物進行離子植人製程,因此通道區兩侧的淺 摻雜汲極區較為對稱。 ,二、相較於習知技術需要在源極/汲極形成後’對圖案 =光阻進钱灰化或其他非等向性仙以齡部份光 Ρ且I還需再進行移除部分卩雜層後,才進行淺換雜離子 ft以形成淺推雜沒極區。本發明則是利用閘極層之圖案 匕光阻作為遮罩,進行淺雜離子植人㈣錢摻雜沒極 12 1362755 0710057ITW 23954tw£doc/p 區。因此相較於習知技術,本發明之薄膜電晶體的製造方 法’所需的製程程序較少。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何所屬技術領域中具有通常知識者,在 脫離本發明之精神和範圍内,當可作些許之更動與潤 =本發明之保護顧當視後附之申請專_騎界定者
【圖式簡單說明】 至圖叫會示習知之薄膜電晶體的製造方法的 圖2A至圖2E繪示另一 的示意圖。 習知之薄膜電晶體的製造方法 作方本發明實施例中之1薄―製 【主要元件符號說明】 110、210、310 :基板
120、 220、320 :多晶石夕島狀物 121、 221、321 .源極/;及極 123、223、323 :淺摻雜彡及極區 125、250、410 :圖案化光阻層 127、325 :通道區 130、230、330 :閘絕緣層 140、240b、341 :閘極 150、260、350 :介電層 13 1362755 0710057ITW 23954twf.doc/p 160、270、360 :源極/汲極導體層 S110、S210、S310 :離子植入製程 S120、S220、S320 :淺摻雜離子植入製程 240a :閘極層 250a :頂部光阻層結構 250b :基部光阻層結構 311 :緩衝層 340 :導體層 14

Claims (1)

  1. 申請專利範圍: 種薄膜電晶體的製造方法,包括: 形成—多晶矽島狀物於—基板上. 物 形成―閑絕緣層於該基板上,並覆蓋住該多晶石夕島狀 形成—導體層於該閘絕緣層上; =成—圖案化光阻層於該導體層上; 程 藉由該圖案化光阻層對於該 以形成—閘極,其中該閘極的寬過敍刻製 層的寬度; 扪見度小於該圖案化光阻 以該圖案化光阻層作為罩幕進行 於该圖案化光阻層兩側下方之該多 直入製程’以 極/沒極’而該間極正下方之該多晶;:内形成—源 移除該圖案化光阻層; 胃狀物為-通道區; 該閘極兩卿轉子植人製程,以於 區,其中該淺摻雜、及狀物内形成-淺摻雜汲極 間;认雜雜£位於_極/難触通道區之 形成一介電層於該閘絕緣上 移除部分該介電層與該_㈣; 極/汲極,並形成—圖宰 s 暴路出部分該源 及 ㈣化"電層與一圖案化間絕緣層.;以 源極^2=:=層上’其t該 h專利範圍第1項所述之薄膜電晶體的製造方 1362755 0710057ITW 23954twf.doc/p 法,其中娜子植人製輯植人雜子的摻雜濃度介於 5E14 至 1E16 i〇ns/cm2之間。 3.如中料利範圍第丨項所述之薄膜電晶體的製造方 法,其中該淺摻雜離子植入製程所植入的離子的摻雜濃度 介於 1E13 至 1E14 ions/cm2 之間。 、4.如申請專利範圍第1項所述之薄膜電晶體的製造方
    法’其中麵賴乡砂島狀物之前,更包括在該基板上 形成一緩衝層。 、5·如申叫專利範圍第1項所述之薄膜電晶體的製造方 法’其中該圖案化光阻層的邊緣與該閘極的邊緣相距1.5 至2微米。 •如申明專利範圍第1項所述之薄膜電晶體的製造方法, 其中該閘極的材質包括銅、紹、鶴、鉻、銦、欽、la、石夕 化鶴、碎化鈇、碎化组、^Mb鉬或;ε夕化始。
TW96142646A 2007-11-12 2007-11-12 Manufacturing method of thin film transistor TWI362755B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW96142646A TWI362755B (en) 2007-11-12 2007-11-12 Manufacturing method of thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW96142646A TWI362755B (en) 2007-11-12 2007-11-12 Manufacturing method of thin film transistor

Publications (2)

Publication Number Publication Date
TW200921917A TW200921917A (en) 2009-05-16
TWI362755B true TWI362755B (en) 2012-04-21

Family

ID=44728021

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96142646A TWI362755B (en) 2007-11-12 2007-11-12 Manufacturing method of thin film transistor

Country Status (1)

Country Link
TW (1) TWI362755B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
TW200921917A (en) 2009-05-16

Similar Documents

Publication Publication Date Title
TW546846B (en) Thin film transistor and method for manufacturing the same
EP2136405A1 (en) Method and structure for SOI body contact FET with reduced parasitic capacitance
US8304301B2 (en) Implant free extremely thin semiconductor devices
JP2006093715A (ja) 薄膜トランジスタの製造方法
TW200807125A (en) Electronic device, display device and system for displaying images and fabrication method thereof
US7390705B2 (en) Method for crystallizing amorphous semiconductor thin film by epitaxial growth using non-metal seed and method for fabricating poly-crystalline thin film transistor using the same
TW200805654A (en) Semiconductor device and method of manufacturing the same
JP2015109421A (ja) 半導体装置及びその製造方法
TW200427093A (en) Manufacturing method of CMOS TFT device
TWI378562B (en) Microcrystalline silicon thin film transistor and method for manufactruing the same
CN101740524A (zh) 薄膜晶体管阵列基板的制造方法
CN100481491C (zh) 薄膜晶体管及其制造方法
US20040197968A1 (en) [low temperature polysilicon thin film transistor and method of forming polysilicon layer of same]
TW200901480A (en) Pixel structure and fabrication method thereof
TWI362755B (en) Manufacturing method of thin film transistor
CN100590818C (zh) 薄膜晶体管及其制造方法
CN101436544B (zh) 薄膜晶体管的制造方法
JP2005532685A (ja) Tft電子装置とその製造
TW201021159A (en) Method for fabricating thin film transistors and array substrate comprising the same
TW200913269A (en) Thin film transistor and manufacturing method thereof
US8008718B2 (en) Semiconductor device and production method thereof
JPH11214696A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP4434832B2 (ja) 半導体装置、及びその製造方法
JPH07263704A (ja) 薄膜トランジスタおよびその製造方法
JP2014033136A (ja) 表示装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees