[go: up one dir, main page]

TWI362099B - Semiconductor device, fabrication method therefor, and film fabrication method - Google Patents

Semiconductor device, fabrication method therefor, and film fabrication method Download PDF

Info

Publication number
TWI362099B
TWI362099B TW095135938A TW95135938A TWI362099B TW I362099 B TWI362099 B TW I362099B TW 095135938 A TW095135938 A TW 095135938A TW 95135938 A TW95135938 A TW 95135938A TW I362099 B TWI362099 B TW I362099B
Authority
TW
Taiwan
Prior art keywords
substrate
film
conductive film
anisotropic conductive
wiring pattern
Prior art date
Application number
TW095135938A
Other languages
English (en)
Other versions
TW200721432A (en
Inventor
Junichi Kasai
Kouichi Meguro
Masanori Onodera
Original Assignee
Spansion Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion Llc filed Critical Spansion Llc
Publication of TW200721432A publication Critical patent/TW200721432A/zh
Application granted granted Critical
Publication of TWI362099B publication Critical patent/TWI362099B/zh

Links

Classifications

    • H10W90/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H10W20/20
    • H10W74/012
    • H10W74/117
    • H10W74/15
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • H10W70/635
    • H10W70/655
    • H10W72/01
    • H10W72/856
    • H10W72/879
    • H10W74/00
    • H10W90/291
    • H10W90/297
    • H10W90/722
    • H10W90/724
    • H10W90/734
    • H10W90/754

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

九、發明說明: 本申清案為於2005年q B 1。 21 ^ ^ -Γ i 月28日提出申請之在PCT第 21條弟2款下未以英文公 01781^ ^ 6/, ^ d, 碭之國際申請案第 PCT/JP2005/ 〇 I 7816唬的延績申請案。 【發明所屬之技術領域】 本發明大體上係關於半導 田认#社 女土 千¥體、用於該等半導體的製造 方法、以及薄膜製造方法, . 且尤其關於一種具有含佈線圖 形(wiring pattern)的異向性婁 film)之丰導 性泠電膜(anisotropic eonductive 笼二該半導體裝置之製造方法、以及 溥膜製造方法。 【先前技術】
隸,市場對於可攜式電子裝置(例如,行動電話或 =㈣記憶體媒體,例如IC記憶卡)用之半導體裝置的 而’疋縮h尺寸。為此目的,業界已使用數種堆疊中介層 (interP〇Ser)或半導體基板(半導體晶片)的封裝方法。 ,例如,第1圖為習知實例1的截面圖,其中有多個半 導體晶片堆疊於中介層上。配置焊球18於縣中介層W 之一個表面上的數個電極14。數個半導體晶片20係位於 該等焊球18的相反表面上。在該等半導體晶片2〇中設有 數個埋設有導體於其中的導通孔(viah〇le)26, *且上與下 半導體晶片20用凸塊(bump)28連接。在圖示於第j圖的 例子中,該等凸塊28係經配置成與導通扎26接觸。如上 所述,戎等堆疊半導體晶片2〇係藉由導通孔%與凸塊 而與中層10中的配線電極(wiring electr〇de)i2電氣輕 93649 5 1362099 合。該等配線電極12係藉由貫穿中介層1〇的連接孔ι6 而與該等電極14搞合。以此方式,將該等半導體晶片2〇 電氣耦合於該等焊球18。 +如在上述的習知實例1卜在上、T半導體晶片20 猎由凸塊28而耦合的情形下,上、下半導體晶片2〇各自 的導通孔26是在垂直位置相同處搞合。為了麵合在上、下 半導體晶片20中位置不同的導通孔26,半導體晶片汕添 加了另-個配線層作為重新佈線圖形層(rewidng p論η layer)(習知實例2)。或替換地’在半導體晶片之間設置 具有佈線圖形的印刷電路板。以此方式,輕合上、下半導 體晶片20中位置不同的導通孔26(習知實例乃。 同時、,如在習知實例1中,為了藉由使用凸塊28而使 j、下半導體晶片20或使半導體晶片2〇與中介層1〇耦 合,有一種情形是異向性薄膜配置於該等半導體晶片 或於半導體晶片20與中介層1G之間(f知實例4)M在曰本 專利申凊S公開號:2GG2-368189與日本專利第2 919 976 =’揭示了數種半導體裝置,其中是在半導體晶片與中 二層之間配置異向性導電膜。該異向性導電膜為一種在以 7膜(例如’環氧樹脂或其類似物)製成之基質㈣ SubStanee)中含有導電粒子的薄膜。該異向性導電膜為絕緣 提供如果施加壓力,則會使該等導電粒子相接觸而 捉识·等電性。因此,如果施力厭 卯禾她加壓力於配置於凸塊28與半導 :二20之間的異向性導電膜,該異向性導電膜的對應部 刀曰提供導電性,從而使上、下半導曰 「干夺聪曰日片20兩者電氣耦 93649 6 1362099 合。 此外,在日本專利申請案公開號:2〇〇1_291721中, •揭示-種形成㈣圖形的方法,其係使異向性導電膜暴露 ,於雷射光束以曝照該等導電粒子,且在無電鍍覆方法 (electroless plating metilod)中選擇性成長金屬(習知實例 -5)。 . 當把上、下基板(例如,第2圖的半導體晶片20)堆疊 成如以上所述時,可認為習知實例2或3的方法能使上、 :·下基板令不同的垂直位置電氣耦合。然而,在習知實例2 中,係實施光微影術(photolith〇graphy)、濺鍍、鍍覆 (Plating)、及其類似方法以形成重新佈線圖形層(rewiring pattern layer)於半導體晶片上。因此之故,半導體晶片的 生產成本會增加。在習知實例3巾,係使用玻璃環氧基板 (glass ep0Xy substrate)或聚亞醯胺基板作為印刷電路板, 然而前述基板都很昂貴而會增加生產成本。此外,就重新 鲁佈線圖形與印刷電路板而言,每次改變佈線圖形都必須製 作遮罩(mask)。因此,設計彈性低。 、^ 在習知實例4中,由於是以施加壓力於異向性導電膜 的,置來提供導電性,因此無法使上、下基板的不同位置 電氣轉合。習知實例5係使用無電鐘法,因為無法供給電 解電鍍所需要的足夠電流。不過,無電鐘法形成薄膜的速 度很慢,且如杲要像實際厚度那樣形成例如數十微米k • m)的佈線圖形,則生產成本會變高。 .【發明内容】 93649 7 1362099 在上述情況下完成了本發明,本發明提供一種可降低 使上、下基板電氣耦合的生產成本的半導體裝置,—種用 於該半導體裝置的製造方法,以及一種薄膜製造方法。 根據本發明的第一態樣,較佳提供一種半導體裝置, 其係包含·第一基板;異向性導電膜,該異向性導電膜設 於該第基板上且有佈線圖形,該佈線圖形至少有部份提 供通過該異向性導電膜的導電性;以及,第二基板,該第 二基板設於該異向性導電膜上且經由提供通過該異向性導 電膜的導電性之該部份而輕合於該第一基板。有該佈線圖 形於其中的該異向性導電膜係與該第一基板和該第二基板 α攸而使彳于提供低生產成本的半導體裝置成為可能。 根據本發明的第二態樣,較佳提供一種製造半導體穿 置的方法’ έ括下列步驟:在第一基板上提供異向性導電 膜’该異向性導電膜具有佈線圖形,該佈線圖形至少有部 =供通,該異向性導電膜的導電性;以及,在該異向性 ί·生莫=提供第二基板,該第二基板經由提供通過該異向 用右…… 與該第一基板耦合。藉由使 財第〆-美Γ形於其中的該異向性導電膜而使該第一基板 二合’使得以低生產成本提供該半導體裝置 的製造方法成為可能。 發明的第三態樣’較佳提供一種製造薄膜的方 使佈:圖形:步驟:將異向性導電膜暴露於雷射光束,而 形至少i部二:在暴露於該雷射光束之區域中,該佈線圖 y °刀B供通過該異向性導電膜的導電性。藉由以 93649 8 丄厶 圖形’使得以低生產成本提供-種薄 【實施方式】 、下 > 考所附圖式將描述本發明的具體實施例。 第一具體實施例 中數第-具體實施例為半導體裝置的實施例,其 數個+導體晶月係堆疊於中介層⑽e,咏。第2圖 二:明第一具體實施例之半導體裝置的截面圖。在 bal⑽1〇之一個表面上的電極14設置谭球⑽der 等半導體曰片I:的反面上堆疊數個半導體晶片2。,該 尋+泠體日0片20 t設有導通孔(via hGle)2 =質),且配置與導通孔26相接觸的凸 各自有-個或更多個佈線圖形24的異 膜 =體,片2。之間以及中介们。與半導體晶片= 片2〇的凸塊28與異向性導電膜22的佈線 致凸塊28與佈線圖形24電驗合。該 專佈線_24均與下半導體晶片2Q料通孔㈣接觸, :致::佈線圖形24均與下半導體晶片2〇的導通孔% :广。最底下半導體晶片2〇與中介層1〇中的配線電 極(wmng electr〇de)12係以相同的方式輕合。配線電極a 與電極14的連接係藉由連接孔16。如前述,每一半導體 -晶片20均與設置於中介層1〇的焊球18電氣耦合。 •例如,用於第-具體實施例的異向性導電膜之佈線圖 93649 9 1362099 形如第3圖所示。請參考第3圖,提供數個佈線圖形24a 用來使在上、下半導體晶片2〇令垂直位置大體相同的導通 孔26輕合。提供數個佈線圖形鳥用來使相鄰的導通孔 26耦合。提供數個佈線圖形24c用來使垂直位置不同的導 通孔26搞合。以此方式,藉由任意形成佈線圖形24,有 可能使在上、下半導體晶片2〇中位置大體相同的導通孔 26耦合以及使垂直位置不同的導通孔%耦合。在此,用 於第一具體實施例的異向性導電膜22之佈線圖形24貫穿 異向性導電膜22的上表面與下表面。然而’至少一部份佈 線圖形24可貫穿異向性導電膜22的上表面與下表面。 第4A圖至第4C圖為利用異向性導電膜22使下半導 體晶片20a與上半導體晶片2〇b耦合的製造方法。請參考 第4A圖,在有數個導通孔26a的下半導體晶片2叫第一 基板)提供有數個佈線圖形24的異向性導電膜22,其中至 少一部份佈線圖形24是貫穿該異向性導電膜22的=表面 與下表面(換言之,佈線圖形24包含至少一導電部份是貫 穿異向性導電膜22之上表面與下表面的)。請參考第 圖,上半導體晶片20b(第二基板)係設於異向性導電膜22 上,該異向性導電膜22係待經由佈線圖形24的導電部份 而一下半V體曰曰片20a(第一基板)電氣耦合,其中該佈線圖 形24的導電部份是在異向性導電膜22中形成而貫穿異向 性導電膜22的上表面與下表面。請參考第4C圖,施加壓 力於上半導體晶片2〇b與下半導體晶片20a。這使得上半 導體晶片20b的導通孔26b可經由凸塊28b、佈線圖形μ 93649 10 1362099 .·而與下半導體晶片20a的導通孔26b電氣耗合。半導體晶 片20a與20b的厚度係經設定成,例如,1〇〇微米(以⑷至 • 300微米,而凸塊28b的厚度經設定成約有%微米。不過, .本發明不文限於此。導通孔26这與26b中埋入有優異導電 係數的銅或金較佳。凸塊28b由有優異導電係數或容易成 -形的金屬(包含銅、金、鎳或焊料(s〇lder))製成較佳。在此, .至於焊料,例如,可使用錫鉛(PbSn)焊料、無鉛焊料 (SnAgCu及其類似物)、錫鋅(snzn)焊料、或其類似物。 • 第5A圖至第5D圖係說明導通孔26a與26b位於上半 導體晶片20b與下半導體晶片2〇a間之不同位置的情形之 電氣耦合的圖。第5A圖係圖示異向性導電膜22之佈線圖 形24與導通孔26a、26b的位置關係的平面圖。導通孔26a 在下半導體晶片20a的位置與導通孔26b在上半導體晶片 20b的位置不相同且藉由佈線圖形24而相連接。第5B圖 至第5D圖為第5A圖之截面圖。第5B圖的實施例是在其 籲中形成可與上”半導體晶片20b中之導通孔26b電氣耦合的 凸塊28b。在第5C圖的實施例中,除了第5B圖的配置以 外,還在上半導體晶片20b形成凸塊28c於設有導通孔26a 的上方。凸塊28c未連接至導通孔26b,且為假凸塊(dummy bump)。在第5D圖的實施例中,除了第5B圖的配置以外, 還在其中形成可與導通孔26a電氣耦合的凸塊28a。 如上述,第一具體實施例使用的半導體裝置包含:下 •半導體晶片20a(第一基板);設於該下半導體晶片2〇a(第一 .基板)上且有佈線圖形24的異向性導電膜22,佈線圖形24 93649 11 1362099 ·.令至^少一部份是貫穿異向性導電膜22的上表面與下表面 (換言之,該佈線圖形24至少包含使異向性導電膜22之 上下表面通電的部份);以及,上半導體晶片2〇b(第二基 •板),其係設於該異向性導電膜22上且可經由該異向性導 二、22而與下半導體晶片2〇a(第一基板)電氣麵合。這使 侍上半導體晶片20b與下半導體晶片2〇a之間不同的垂直 位置能夠電氣麵合。此外,使用具有該佈線圖形的異向性 導電膜可降低生產成本。唯一的必要條件是該佈線圖形中 之部份要貫穿異向性導電膜22的上表面與下表面。 如第5B圖至第5D圖所示,下半導體晶片2〇a(第一基 板)/、上半V體曰a片20b(第二基板)中之至少一個有凸塊 28(金屬突出部份)’且經由凸塊28(金屬突出部份)而盘里 向性導電膜22的佈線圖形24電氣耦合。在有些情形中/,、 該佈線圖形24比異向性導電膜22的其他部份薄。在此情 形下,藉由凸塊28c與佈線圖形24的接觸,而使佈線圖形 • 24與半導體晶片2〇a在凸塊28c的反面上相接觸。因而, 有可能使半導體晶片20a、20b與佈線圖形24更加確實地 電氣耦合。在此,第一具體實施例為使半導體晶片2〇中之 導通孔26搞合的貫施例。然而,也可轉合在半 曰 2〇中形成的配線或電極。 在牛導體曰曰片 第二具體實施例 ♦ 本發明的第一具體實施例為一實施例,其中除了有用 於第一具體實施例的第2圖配置以外,還在異向性導電膜 93649 12 1362099 =半導It晶片20(第一或第二基板)之間加上絕緣膜。第 圖係根據第二具體實施例所述圖示半導體裝置的截面 ㈤。除了用於第-具體實施例的第2圖配置以外,還在丰 導體晶片20沾主二L丄 义你干 〇的表面上加上聚亞醯胺膜(P〇〗yimide 十一 /、他的配置均與用於第一具體實施例的相同,與 弟:具體實施例相同的組件與配置也用相同的元件符號: 不’且’略彼等的詳細說明。在製造半導體晶片20時將聚 ^胺膜29塗於半導體基板上。然後,移除凸塊28形成 :的广亞醯胺膜29。聚亞醯胺膜29使得防止半導體晶片 ^ *之配線層與一或更多佈線圖形24相互接觸成為有可 能。猎此,有可能提供高度可靠的半導體裝置。在此,本 «不受限於聚亞醒胺膜29,且可用任何絕緣膜。此外, 唯一的必要條件是,形成聚亞醯胺膜29於上、 片2〇(第-與第二基板)中之至少一表面上。牛導體曰曰 修第三具體實施例 々本發明的第三具體實施例為一實施例,其中除了有用 於第二具體實施例的第6圖配置以外’還加上密封半導 曰曰 (弟一基板與第二基板)的密封樹脂部份。第7圖與 第8圖係根據本發明第三具體實施例所述圖示半導體裝置 的截面圖。圖示於第7圖的半導體晶片20的側表面以:圖 不於第^圖的整個半導體晶片20分別用密封樹脂部份如 .與38b饮封,該等密封樹脂部份38&與3处係由例如環氧 •樹脂、聚亞醯胺樹脂、或其類似物製成。其他的配置均與 93649 13 1362099 用於弟二具體實施例(圖 鱼阶署义田; 圖)的相同,相同的組件 與配置也用相同的元件符號表 且噌略彼等的誶細說明。 第四具體實施例 接下來,描述一種異向性導電膜 異向性導電膜22a且古田於士找 ^ ^ ^ ^ 圖开"4 ·^ 發明第四具體實施例的佈線 圖形24。睛參考第9A圖 々要裟坆的疋異向性導電膜 ua ’其中的基質3〇(例如, 衣虱樹知或其類似物)係含有導 _ &。導電粒子32a的結構為覆蓋著金屬塗層膜 34a(金屬膜)的絕緣粒子3 、 、 α:川圖所不。第9A圖中 θ供區域36用來形成佈線圖形24。請參考第9b圖,使異 向性導電膜22a暴露於雷射光束(laserbeam)。該雷射光束 係使用波長為例如1().6微米的c〇2雷射。當異向性導電膜 瓜暴露於該雷射光束時,異向性導電膜仏已暴露於雷 射光束的基f 30會被移除。此外,導電粒子仏的溫度上 鲁升且使、、’s緣粒子33a膨脹。這會使金屬塗層膜34&相互接 觸而相互纏繞在一起。請參考第9C圖,即使在異向性導 電膜22a元成雷射光束曝照且異向性導電膜22a的溫度降 氐之後孟屬塗層膜34a仍然相互接觸而相互纏繞在一 起’而且區域36也提供導電性。 、”邑緣粒子3 3 a均由有大熱膨脹係數的絕緣材料製成較 佳,且可使用,例如包含聚亞醯胺樹脂、環氧樹脂、矽樹 •脂、或聚對苯二曱酸二乙酯樹脂(p〇lyethylene • resin)的絕緣體。絕緣粒子33a的直徑為,例如,數微米至 93649 14 1362099 • 10微米。金屬塗層膜34a使用高導電係數的金屬較佳,且 .可使用,例如包含金、銅、鎳或焊料的金屬。至於焊料, .例如,可使用錫鉛(PbSn)焊料、無鉛焊料(SnAgCu及其類 似物)、錫鋅(SnZn)焊料、或其類似物。金屬塗層膜34&的 厚度為次微米至數微米較佳,因為曝照於雷射光束會使金 屬塗層膜34a容易破裂且會使相鄰導電粒子32&的金屬塗 層膜34a容易相互纏繞在一起。該雷射光束被異向性導電 膜22吸收且增加溫度到有〇 5微米或更多的波長較佳。在 籲曝照雷射光束時’藉由掃描異向性導電膜22可輕易形成該 佈線圖形24。此外,如果異向性導電膜22上表面與下表 面的佈線圖形24形成,則將雷射光束的焦點設定於該異向 性導電膜22的中心。同時,在佈線圖形24只形成於異向 性導電膜22正面或底面上的情形下,則設定雷射光束的焦 .’、·至正面或底面。如以上所述,只有異向性導電膜Μ的正 面或底面的溫度會上升,且只在正面或者是底面上形成佈 線圖形24。_ 第五具體實施例 以下說明-種異向性導電膜22b的製造方法,該異向 性導電膜22b具有用於本發明第五具體實施例的一或更多 :線圖形24。請參考第1〇A圖,以與第四具體實施例類似 白:方式’所要製造的是其中含有導電粒子饥的異向性導 趙' 導電粒子32b的結構為覆蓋著金屬塗層膜(金屬 .膜)的金屬粒子33b,如第聰圖所示。金屬粒子现的直 93649 15 J為:T微米至10微米’而金屬塗層膜的厚度為數微 Α圖中提供之區域36用來形成佈線圖形μ。請 二,使異向性導電膜22b暴露於雷射光束。該 田、、,係使用波長為例如1〇 6微米的c〇2雷射。當異向 性導電膜22b暴露於該雷射光束時 ” 命 田耵尤末牯異向性導電膜22b已 ^於雷射光束的基質30會被移除。此外,導電粒子32b 士度上升且使金屬塗層臈34b炼解。這會使金屬塗層膜 =互=請參考第loc圖,即使在完成雷射光束曝 〃、11 電膜22a的溫度降低之後,金屬塗層膜34b 乃w相互接觸,而且區域36也提供導電性。 金屬粒子33b均由有優異導電係數的金屬製成較佳, 可使用例如主要包含銅的金屬。金屬塗層膜3仆均由 容易溶解的金屬製成較佳,且可使用,例如包含焊料的金 ^。金屬粒子33b的直徑,金屬塗層膜糾的厚度,以及 雷射光束的波長可與用於第四具體實施例的相同。 在第四與第五具體實施例中’使異向性導電膜咖或 22b暴路於雷射光束,且在暴露於雷射光束的區域%中形 成佈線圖形。這使得不用無電鑛法仍能形成佈線圖形24, 而不像習知實施例6,從而可降低生產成本。 此外,異向性導電膜22a或22b包含絕緣基質3〇且有 導電粒子32a或32b在其中,且藉由使導電粒子32a或32b 暴露於雷射光束而使導電粒子32&或32|?相互電氣耦合, 可製成佈線圖形24。這可降低生產成本。 用第四或第五具體實施例的方法製成帶有異向性導電 93649 16 ^62099 第六具體實施例 本發明的第六具體實施例為一實施例,其中在 與半導體晶片之間提供具有一或更多佈線圖形的異向性^ 丨==圖係根據本發明第六具體實施例所述圖示半 置的截面圖。第11B圖為用於本發明第六 列之異向性導電膜52的平面圖。請參考第u :佈線圖㈣的異向性導電膜52設於中介層4〇上,且絲 2底樹脂(under_fill resin)在異向性導電膜52上面設置 +=體晶片60。中介層4G與半導體晶片Μ各自加上凸塊 58 如第11B圖所不,在異向性導電膜52待與凸塊 、接觸的佈線圖形中加上接觸墊㈣)。藉由使佈線圖 二4相接觸而使凸㈣與⑽相互電氣耗合。凸塊π均 ,至中介層4〇中的配線用電極42。在相對於中介層 數:SI之半導體晶片6〇表面上’在數個電極44上形成 知接端子(Solder terminal)48。該等配線電極42與該 60 1極料係藉由連接孔46輕合。以此方式使半導體晶片 〃該等焊接端子48電氣耦合。 第七具體實施例 本發明的第七具體實施例為一實施例,其中係藉由使 93649 17 1362099 體:片(以片型電容器(_叫⑽⑽與半導 :二 件的例子)相輕合。胃12圖係根據 == 例半導體裝置的戴面圖。除了第w 圖的配置以外,還在半導體晶片 線圖形74的異向性導電膜72,且在異二^ :上配置數個晶片型電容器7〇。藉由例如銀焊膏^ 或其類似物而使晶片型電容器7〇與異向 輕合。此外’使用導線79而使異向性導電膜72的= 層4。的配線電極42電氣一封=
二晶片6〇與晶片型電容器7〇。其他的配置 均與用於第六具體實施例(圖示^llA :::與配置也用相同的元件符號表示,且省略彼等:: 在第七具體實施例中,使用銀烊膏安裝晶片型 „於气向性導電膜上。在第七具體實施例中,晶片型電容 • : 70是用銀焊膏安褒,從而排除金屬突出部份(例如 ^其類似物)與伟線圖形接觸的必要性,而且也排 且、^施域力於晶片型電容器%的必要性,,然而在第一 導^例中係藉由施加壓力於半導體晶片2〇上而 V體日日片20安裝於異向性導電膜22上。 第八具體實施例 •本發明的第八具體實施例為一實施例,其中在 •曰afiu(wa㈣狀態下形成基板與焊球之後,施加具有= 93649 18 1362099 更多佈線圖形的異向性導電膜於待切割的半導體裝置。第 13圖係根據本發明第八具體實施例半導體裝置的截面 圖。在半導體晶圓片的狀態下,半導體基板8()上形成數個 電極82,且在該等電極82上形成凸塊88。具有數個佈線 圖形94之異向性導電膜92附接於該半導體基板80上。形 成數個主要包含銅,將連接至該等佈線圖形%的柱狀金屬 96。在異向性導電膜92上形成樹脂%。形成數個將連接 狀金f %的得球…在切割製程中切割該半導 _ 卜且70成有半導體晶片尺寸的半導體裝置。 所、戒如^至第三具體實施例以及第六至第八具體實施例 可Γ來、半導體晶片、晶片型電容器、或其類似物 ^作為夾住異向性導電膜(其中有佈線圖形)的基板。 最後,以下概述本發明的各種態辑。 本第一;樣’較佳提供一種半導體裝置, 料.第一基板;異向性導電膜,該異向性導電膜設 …弟-基板上且有佈線圖形,該佈線圖形至少有背 供::該異向性導電膜的導電性;以及,第二基板,‘第 -基板設於該異向性㈣膜上且經由提供通過該性/ 電膜的導電性之該部份而耦合於該第一基板。,…導 在上述半導體裝置中,該第一基板與該第二 :二者可具有金屬突出部份且經由該金屬突出;份 接至S亥異向性導電膜。 連 在上述半導體裝置中,該金屬突出部份 下材料中之任何一種:金、銅'鎳、谭料。主要包含以 93649 19 1362099 兮導體裝置可進一步包含絕緣膜,該絕緣膜設於 心、向f導電膜與該第—基板和該第二基板中之至少一者 =艇這可防止該第-基板或該第二基板與該佈線圖形相 接觸。這使得可完成高度可靠的半導體裝置。 f述半導體裝置可進-步包含:密封該^基板與該 二-基板中之至少-者的密封樹脂部份。該密封樹脂部份 可保護該第一基板或該第二基板。 在上述半導體裝置中,該第一基板與該第二基板中之 至少一者可包含半導體基板。 在上述半導體裝置中,該異向性導電膜可具有包含導 電粒子的絕緣物質,該等導電粒子在該佈線圖形中係相互 電氣耦合。這可進一步降低生產成本。 f上述半導體裝置中,每—該等導電粒子可為以金屬 膜覆蓋的絕緣粒子。這可進一步降低生產成本。 在上述半導體裝置中,該絕緣粒子可包含以下材料中 之任種·聚亞醯胺樹脂、環氧樹脂、矽樹脂、和聚對輦 二曱酸二乙酯樹脂。這可使料絕緣粒子有較大的熱膨服 係數’且在曝照雷射時可使覆蓋該等絕緣粒子的金屬耦合。 ,上述半導體裝置中,每一該等導電粒子可為以金屬 膜覆蓋的金屬粒子。這可進一步降低生產成本。 在上述半導體裝置中,該金屬粒子可包含銅,而該金 屬膜包含焊料。這使得採用由提供優異導電係數之金屬粒 子製成的導電粒子和提供優異熔解特性的金屬膜成為可 能。 93649 20 根據本發明的第二態樣,較 置的方法,包括下列步驟:在第種製造半導體裝 形的異向性導電膜,該佈線圖形提供具有佈線圖 向性導電料導電性;㈣異㈣H禮供通過該異 板,該第-其;導電膜上提供第二基 敬4一基板經由提供通過該異向 該部份而與該第一基板耦合。 導电膜的導電性之 上述方法可進-步包含:將該異向性 射光束,而使該佈線圖形形成在暴露 、冰路於雷 _,且提供該異向性導電膜可包含藉束之區域 膜暴露於該雷射光束而提供該異向料電膜 較低成本的半導體裳置之製造方法成為可能。于,、 在上述方法中,該異向性導 .的絕緣物質;且形成該佈線圖形可包; 粒子暴露於該雷射光束而使該等導 二: 法二勹入月的第二態樣’較佳提供-種製造薄膜的方 t其係包含:使異向性導電膜暴露於雷射光束,而使佈 線^形成在暴露於該雷射光束之區域中,該佈線圖形至 >有部份提供通過該異向性導電膜的導電性。這使得藉由 以雷射曝照形成佈線圖形來提供有低生產成本的薄膜製造 方法成為可能β 有可能提供一種能降低電氣轉合上、下基板中之不同 位置勺生f成本半‘體裝置、用於該半導體裝置之製造方 法、以及薄膜製造方法。 93649 21 1362099 雖然以i圖示及描述了一些本發明的較佳 歹1,但是熟諳此技藝者應瞭解,可改變該等:只 不稅離本發明的原理和精神,而且本發明的範一=例 齡m λα + β古 十5χ乃的靶疇是用以下 寸的申Μ專利範圍及其均等範圍所定義。 【圖式簡單說明】 截面^圖係根據本發明第一具體實施例之半導體裝置的 =2㈣根據本發明第—具財施例之半導 戴面圖; 的平=圖係根據本發明第一具體實施例之異向性導電膜 第4Α圖至第4C圖顯示根據本發明第—具體實施例之 半導體裝置的製造方法; 第5Α圖至第5D圖係說明根據本發 咧弟一具體實施例 之在半導體裳置中導通孔位於上半導體晶片與下半導體晶 片間之不同位置的情形之電氣耦合的圖; 第6圖係根據本發明第二具體實施例之半導體裝置的 截面圖; 第7圖係根據本發明第三具體實施例之半導體裝置的 第一截面圖; 第8圖係根據本發明第三具體實施例之半導體裝置的 第二截面圖; ' 第9Α圖至第9D圖係顯示根據本發明第四具體實施例 之半導體裝置的薄膜製造方法; 、 93649 22 1362099 第10A圖至第10D圖係顯示根據本發明第五具 a 例之半導體裝置的薄膜製造方法; 一貫施 第11A圖係根據本發明第六具體實施例之半導體妒置 第11B圖係根據本發明第六具體實施例之異向性導 膜的平面圖; ~ 第12圖係根據本發明第七具體實施例之半導體裝置 的截面圖;以及 第13圖係根據本發明第八具體實施例之半導體裝置 的截面圖。 【主要元件符號說明】 10 中介層 16 連接孔 20,60半導體晶片 20b 上半導體晶片 12, 14電極 18,98焊球 20a 下半導體晶片 22,22a,22b,52,72,92 異向性導電膜 24,24a,24b 佈線圖形 26,26a,26b 導通孔 28,28a,28b,58,68,88 凸塊 29 聚亞醯胺膜 32a,32b 導電粒子 33,33a,33b 絕緣粒子 34a,34b 金屬塗層膜 36 區域 38a,38b,78 密封樹脂部份 40 中介層 42 配線電極 44 電極 46 連接孔 48 焊接端子 54,74,94 佈線圖形 70 晶片型電容器 93649 23 1362099 79 導線 80 半導體基板 82 電極 90 樹脂 96 柱狀金屬
24 93649

Claims (1)

  1. U62099 第95135938號專利申請案 100年1月6曰修正替換頁 申請專利範圍: 種半.導體裝置,包括 第一基板; 異向性導電膜,該異向性導電膜設於該第一基板上 ^有佈線圖形,該佈線圖形至少有部份提供通過並跨越 該異向性導電膜的導電性;以及 第二基板’肖第二基板設於該異向性導電膜上且瘦 由提供通過並跨越該異向性導電膜的導電性之該部份 而耦合於該第一基板》 2.範圍第!項之半導體裝置,其中該第一基板 二〜板中之至少一者有金屬突出部份且經由該 3屬突出部份而連接至該異向性導電膜。 .二 t:專利範圍第2項之半導體裝置,其中該金屬突出 4.如 Γ河狀任订種.金、銅、鎳、焊料。 ::專利範圍第!項之半導體袋置,復包含設於該異 : 電膜與該第一基板和該第二基板令之至少一者 之間的絕緣膜。 5 範圍第1項之半導體裝置,復包含密封該第 6.如二糞。第一基板中之至少一者的密封樹脂部份。 置,巳圍^項至第5項中之任一項之半導體裳 導體基板。 夕者包含+ ’如申請專利範圍第.i項之半導體穿 電膜且古a a 蜎心干导饈衷置,其中該異向性導 膜-有包含導電粒子的絕緣物質,該等導電粒子在該 93649修正本 25 7 1362099 第95135938號專利申語宏 .. 1〇〇年】月6日修正 佈線圖形中係相互電氣耦合。 8. 如申請專利範圍第7項之半導體裝置,其中每一該等導 電粒子為以金屬膜覆蓋的絕緣粒子。 9. 如申請專利範圍第8項之半導體裝置,其中該絕緣粒子 包含以下枒料中之任何一種:聚亞醯胺樹脂、環氧樹 脂、矽樹脂、和聚對苯二曱酸乙二酯樹脂。 10. 如申請專利範圍第7項之半導體裝置,其中每一該等導 電粒子為以金屬膜覆蓋的金屬粒子。 11. 如申請專利範圍第1〇項之半導體裝置,其中該金屬粒 子包含銅,而該金屬臈包含焊料。 12·.種製造半導體裝置的方法,包括下列步驟: 在第一基板上提供具有佈線圖形的異向性導電 膜’該佈線圖形至少有部份提供通過並跨越該異向性 電膜的導電性;以及 在該異向性導電臈上提供第二基板,該第二基板締 由提供通過並跨越該異向性導電膜的導電性之該部份 而耦合於該第一基板。 Α 77 13·:申請專利範圍第i2項之方法,復包含:將該異向性 =電膜暴露於雷射光束,而使該佈線圖形形成在暴露於 該雷射光束之區域中, 其中提供該異向性導電膜係包含:提供藉由使該里 向性導電膜暴露於該雷射光束而形成的該佈線圖形。-14·如申請專利範圍第13項之方法, 其中該異向性導電膜具有包含導電粒子的絕緣物 93649修正本 26 1^62099 第95135938號專利申請案 】〇〇年】月6日修正替拖苜 質;以及 其中形成該钸線圖形係包含: Η ^ , 错由將該等導電教子 暴路於該,射光束而料等導電粒子彼此電氣輪合。 15.—種製造薄膜的方法,包括下列步驟··將異向性導電膜 暴露於雷射光束’而使佈線圖形形成在暴露於該雷射光 束之區域中,該佈線圖形至少有部份提供通過該異向性 .導電膜的導電性。
    27 93649修正本
TW095135938A 2005-09-28 2006-09-28 Semiconductor device, fabrication method therefor, and film fabrication method TWI362099B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/017816 WO2007036994A1 (ja) 2005-09-28 2005-09-28 半導体装置およびその製造方法並びにフィルムの製造方法

Publications (2)

Publication Number Publication Date
TW200721432A TW200721432A (en) 2007-06-01
TWI362099B true TWI362099B (en) 2012-04-11

Family

ID=37899433

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095135938A TWI362099B (en) 2005-09-28 2006-09-28 Semiconductor device, fabrication method therefor, and film fabrication method

Country Status (4)

Country Link
US (1) US7683473B2 (zh)
JP (1) JP5123664B2 (zh)
TW (1) TWI362099B (zh)
WO (1) WO2007036994A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007063786A1 (en) * 2005-11-29 2007-06-07 Semiconductor Energy Laboratory Co., Ltd. Antenna and manufacturing method thereof, semiconductor device including antenna and manufacturing method thereof, and radio communication system
TWI315295B (en) * 2006-12-29 2009-10-01 Advanced Semiconductor Eng Mems microphone module and method thereof
TWI339881B (en) * 2007-02-15 2011-04-01 Via Tech Inc Chip package
JP4734282B2 (ja) * 2007-04-23 2011-07-27 株式会社日立製作所 半導体チップおよび半導体装置
KR100871382B1 (ko) * 2007-06-26 2008-12-02 주식회사 하이닉스반도체 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
TWI355061B (en) 2007-12-06 2011-12-21 Nanya Technology Corp Stacked-type chip package structure and fabricatio
JP5145110B2 (ja) * 2007-12-10 2013-02-13 富士フイルム株式会社 異方導電性接合パッケージの製造方法
US7863721B2 (en) * 2008-06-11 2011-01-04 Stats Chippac, Ltd. Method and apparatus for wafer level integration using tapered vias
US7786600B2 (en) * 2008-06-30 2010-08-31 Hynix Semiconductor Inc. Circuit substrate having circuit wire formed of conductive polarization particles, method of manufacturing the circuit substrate and semiconductor package having the circuit wire
US8053898B2 (en) * 2009-10-05 2011-11-08 Samsung Electronics Co., Ltd. Connection for off-chip electrostatic discharge protection
TWI500134B (zh) 2010-11-26 2015-09-11 財團法人工業技術研究院 矽穿孔基板結構及其堆疊組合
US8384215B2 (en) * 2010-12-30 2013-02-26 Industrial Technology Research Institute Wafer level molding structure
US20120168956A1 (en) * 2011-01-04 2012-07-05 International Business Machines Corporation Controlling density of particles within underfill surrounding solder bump contacts
ITVI20120145A1 (it) 2012-06-15 2013-12-16 St Microelectronics Srl Struttura comprensiva di involucro comprendente connessioni laterali
KR20140023070A (ko) * 2012-08-16 2014-02-26 에스케이하이닉스 주식회사 도전성 범프, 이를 이용한 반도체 칩 및 스택 패키지
JP6347104B2 (ja) * 2013-12-27 2018-06-27 セイコーエプソン株式会社 電気配線層の製造方法、電気配線層形成用部材、電気配線層、電気配線基板の製造方法、電気配線基板形成用部材、電気配線基板、振動子、電子機器および移動体
WO2016114320A1 (ja) 2015-01-13 2016-07-21 デクセリアルズ株式会社 多層基板
KR101974763B1 (ko) * 2015-01-13 2019-05-02 데쿠세리아루즈 가부시키가이샤 다층 기판
WO2017189224A1 (en) 2016-04-26 2017-11-02 Linear Technology Corporation Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
KR102385731B1 (ko) * 2017-04-21 2022-04-13 삼성디스플레이 주식회사 표시 장치
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US20240364065A1 (en) * 2023-04-28 2024-10-31 Logitech Europe S.A. Techniques for soldering on a substrate with a below soldering temperature melting point

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61244094A (ja) * 1985-04-22 1986-10-30 株式会社東芝 多層配線板の製造方法
JPH04236482A (ja) * 1991-01-18 1992-08-25 Fujitsu Ltd 積層基板
JP2000012626A (ja) * 1998-06-24 2000-01-14 Nec Corp 半導体装置及びその製造方法
JP2000129218A (ja) * 1998-10-26 2000-05-09 Nitto Denko Corp シート状接着剤組成物およびそれを用いた電子部品装置ならびにそのリペアー方法
JP2001267473A (ja) * 2000-03-17 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
JP2002118210A (ja) * 2000-10-10 2002-04-19 Hitachi Cable Ltd 半導体装置用インタポーザ及びこれを用いた半導体装置
JP3616031B2 (ja) * 2001-05-10 2005-02-02 富士通株式会社 異方導電性シート、その製造方法、電子装置及び動作試験用検査装置
US6717222B2 (en) * 2001-10-07 2004-04-06 Guobiao Zhang Three-dimensional memory
JP2004031555A (ja) * 2002-06-25 2004-01-29 Nec Corp 回路基板装置および基板間の接続方法
JP3917484B2 (ja) * 2002-07-18 2007-05-23 富士通株式会社 半導体装置の製造方法および半導体装置
US7994617B2 (en) * 2004-02-06 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100597391B1 (ko) * 2004-05-12 2006-07-06 제일모직주식회사 절연 전도성 미립자 및 이를 함유하는 이방 전도성 접착필름
KR100601341B1 (ko) * 2004-06-23 2006-07-14 엘에스전선 주식회사 이방 도전성 접착제 및 이를 이용한 접착필름
US7536565B2 (en) * 2005-01-07 2009-05-19 Apple Inc. Techniques for improved playlist processing on media devices
US20060238347A1 (en) * 2005-04-22 2006-10-26 W.R. Parkinson, Co., Inc. Object tracking system

Also Published As

Publication number Publication date
US20070105304A1 (en) 2007-05-10
JPWO2007036994A1 (ja) 2009-04-02
US7683473B2 (en) 2010-03-23
WO2007036994A1 (ja) 2007-04-05
TW200721432A (en) 2007-06-01
JP5123664B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
TWI362099B (en) Semiconductor device, fabrication method therefor, and film fabrication method
TW200840012A (en) Semiconductor package, integrated circuit cards incorporating the semiconductor package, and method of manufacturing the same
CN109390306A (zh) 电子封装件
CN109817600A (zh) 电子封装件及其制法
TWI643302B (zh) 電子封裝件及其製法
US20020145191A1 (en) Semiconductor element, connection structure thereof, semiconductor device using a plurality of such elements and processes for making the same
JP2006210777A (ja) 半導体装置
US20250343199A1 (en) Electronic device and manufacturing method thereof
CN108461406A (zh) 衬底结构、半导体封装结构及其制造方法
US20060076665A1 (en) Package stack and manufacturing method thereof
JP2018037520A (ja) 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
TW200926378A (en) Package substrate having electrical connecting structure and semiconductor package structure thereof
US10354978B1 (en) Stacked package including exterior conductive element and a manufacturing method of the same
JP3731378B2 (ja) 半導体素子の製造方法、および半導体素子、ならびに実装モジュール
TW201739024A (zh) 基板結構
US11817422B2 (en) Semiconductor device
JP5060038B2 (ja) 電子回路装置およびその製造方法
CN112234044A (zh) 电子封装件及其导电基材与制法
US10157839B1 (en) Interconnect structure and manufacturing method thereof
KR20130042938A (ko) 반도체 칩, 이를 포함하는 반도체 패키지 및 적층형 반도체 패키지 제조방법
CN112530914B (zh) 半导体装置以及半导体装置的制造方法
CN113013112B (zh) 半导体结构及其制造方法
TWI472272B (zh) 以感光材料形成介電層半導體結構及其製造方法
US6433415B2 (en) Assembly of plurality of semiconductor devices
CN117673031A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees