[go: up one dir, main page]

TWI361472B - Semiconductor structure and semiconductor chip - Google Patents

Semiconductor structure and semiconductor chip Download PDF

Info

Publication number
TWI361472B
TWI361472B TW096118318A TW96118318A TWI361472B TW I361472 B TWI361472 B TW I361472B TW 096118318 A TW096118318 A TW 096118318A TW 96118318 A TW96118318 A TW 96118318A TW I361472 B TWI361472 B TW I361472B
Authority
TW
Taiwan
Prior art keywords
source
gate
region
asymmetric
gate electrode
Prior art date
Application number
TW096118318A
Other languages
English (en)
Other versions
TW200832617A (en
Inventor
Fung Ka-Hing
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200832617A publication Critical patent/TW200832617A/zh
Application granted granted Critical
Publication of TWI361472B publication Critical patent/TWI361472B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/83125—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having shared source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H10D84/0133—Manufacturing common source or drain regions between multiple IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1361472 = 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種積體電路，特別是有關於一種 • . 金氧半導體電晶體（metal oxide semiconductor ' transistor ; MOS transistor)的結構及其升j 成方法。 【先前技術】 當積.體電路的尺寸漸縮，金氧半導體場效電晶體的 籲尺寸會大幅地縮小，因此，現行的半導體元件在半微米 區域（half-micron region)或在次半微米區域（sub half-micron region)具有最小的尺寸。在此發展的階段， 可使金氧半導體場效電晶體的尺寸降至四分之一微米或 次四分之一微米。 如上所述的小尺寸可能會因為短通道效應（short channel effect)或熱載子效應（hot carrier effect)，而使金 氧半導體場效電晶體的電性變差，進而嚴重地影響金氧 鲁 半導體場效電晶體的可靠度。另一方面，有需要高速操 作及低耗電，而為了降低因為短通道效應或熱載子效應 而產生的電性變差的程度，同時提昇驅動能力，有人提 出的一種具有非稱性（asymmetric)的不純物濃度輪廓的 金氧半導體場效電晶體。 第1圖為傳統非對稱式的金氧半導體場效電晶體 (MOSFET)的剖面圖，此金氧半導體場效電晶體包括形成 於半導體基底2上的閘極介電層4以及位於閘極介電層4 0503-A32885TWF/Jessica 5 1361472 上的間極電極6。此金童主湛 丰導體場效電晶體更包括源極/ 極區域1〇以及源極延伸區域8。在汲極側，不形成源. 極/汲極延分，區域。通當，蛊7 π上L /成氣 π 逋吊為了形成非對稱式的結構—，必·. =成光阻_蓋住金氧半導體場效電晶體的没極侧， 然後進行離子植入以形成源極延伸區域8。 非對稱式的金氧半導體場效電晶體的流^ 而且比起對稱式的金氧半導體場效電晶體，可進一:降. 低尺寸，因此，在稽I#命,々士 — 乂耳 隹檟體电路中，可使用非對 :導體場效電晶體來取代對稱式的 電曰 體。在典型的積體電路中，可使㈣對稱式的金氧^ 雪曰妒，禮古丨都、 對式的金氧半導體場效 電曰曰體，僅有小部分㈣稱式的金 無法被取代。因此，積體—琢效電日日體 式及非對稱式的金氧半導體場效電晶體，；上二ί 合方案不僅會導致額外的罩幕及離子植人 加此模型的困難度及成本。 乂 也曰增 【發明内容】 因此，此技術領域亟需要一種金 體結構及其形成方法，其能夠結 效電晶 體r電晶體’不但具有提昇性能 服先前技術的缺點。 』夠克 本發明實施例提出一種一種半導 對稱式的金氧半導體電晶體，包括導體；構’包括：- 弟一非對稱式的 0503-A32885TWF/Jessica 6 金氧半導體電晶體，其包括一第… 該第-閘極電極的一第_源極1一二：電極以及鄰接於 非對稱式的金氧半導體電晶體，::極及-第 極以及鄰接於該第二_電極的括-仏閘極電 其中：=一閉極電極連接於該第二閑極電極，並且 八有該弟一源極以及嗲筮一 电征I且 應的該第二源極及該第二沒極其中者其中一者連接於對 本發明另-實施例提出一 半導體基底、—第M v體、··口構，包括：一 域。 '的…導體電晶體以及一共同汲極區 上=-第-非對稱式的金氧半 :閉極介電層，位於該半導體基底上;體二 Γ位Γ該第一閘極介電層上…第-源二： 延付於：！+導體基底之中’其中該第-源極延伸區域 該第-源極延伸區域，立一源極區域’鄰接於 ^ "八中第一源極區域更利用該第一 Μ ^、申$域與該第-閘極介電層分隔開。 笛二非對稱式的金氧半導體電晶體，包括：-了⑷電層，位於該半導體基底上；一第二閘極電 於該第二閘極介電層上；—第二源極延伸區域， 半導體基底之中’其中該第二源極延伸區域延伸 ㈣弟二閘極電極下方；—第二源極區域，鄰接於該第 -源極延伸區域，其中第二源極區域更利用該第二源極 0503-A32885TWF/Jessica 1361472 延伸區域與該第二閘極介電層分隔開。 本發明又一實施例提供一種半導體晶片， 數個金氧半導體電晶體，其中該半導體晶片中所^ ίίϊΐΓ非對稱性並且其中該複數個金氧半 V體電曰曰體包括至少，對金氧半導體電晶體。該 半導體電晶體包括：ϋ對稱性金氧半導體電曰 體，其包括第-閘極.電極及―第—源極與鄰接於二 閑極電極的一第一汲極；以及第二非對稱性金氧‘ ，曰曰體’其包括第二閘極電極及—第二源極與鄰接於該 第二閘極電極的-第二汲極’其中該第-閘極電極連： 於該第二閘極電極，並且只有該第—源極及該第一及極 其中一者連接於對應的該第二源極及該第二汲極其中一 者0 【實施方式】 本發明較佳實施例的製造與使用的說明詳述如下， 然而，可以理解的是，本發明提供許多可應用的發明概 念並於特定的内文中廣泛地具體說明。這些實施例僅以 特定的圖式闡述本發明的製造與使用，但不用以限制本 發明的範圍。 本發明提供一種對稱式金氧半導體（metal 〇xide SemiC0nduct0r ; M〇s)場效電晶體咐⑽t碰仏⑽； FET)，以下以圖式說明本發明較佳實施例的中間階段製 釭，再者，以下說明各種不同的較佳實施例，.本發明各 〇503-A328S5TWF/Jessica 8 1361472 種不同的實施例中，相同的符號代表相同的元件。 施例中，半導體基底20 (silicon-on-insulator ; SOI)結構， 埋入式氧化層（圖未顯示）上方。」 第2圖至第6圖顯示本發明第—實施例之中間階段 剖面示意圖。請參閱第2圖，形成閘極疊層22、及 222於半.導體基底20上方。在一實施例中，半導體基底 20是由例如矽的塊狀材形成。耷另二實 緣體上覆 具有絕緣體上覆矽 此結構包含矽層形成於
半導體基底20也可包括 半導體基底20包括用 來形成對稱式金氧半導體場效電晶體的區域1〇〇以及用 來成非對稱式金氧半導體場效電晶體的區域2〇〇，上述區 域1〇〇的對稱式金氧半導體場效電晶體是由非對稱式^ 金乳半導體％效電晶體形成。 問極疊層22、m及222分別包括閘極介電層24與 閘極電極26、閘極介電層124與閘極電極126以及閘極 φ 介電層224與閘極電極226。閘極介電層24、124及224 可包括常用的介電材料，例如氧化矽、氮化矽、氮氧矽 化合物、高介電常數以值）材料或其組合，上述高介電常 數材料例如為HfA10、Hf〇2、ThO5、Zr〇2或類似的材料。 閘極電極26、126及226可包括多晶矽、金屬矽化合物、 金屬氮化物或其組合。如熟悉此技術領域之人士所知， 形成閘極疊層22、122及222的方式為，以沈積方式形 成閘極電極層於閘極介電層上’接下來圖案化上述閘極 電極層以及閘極介電層，而沈積的方法例如電漿加強型 〇503-Aj2885TWF/Jessica 9 1^61472 化學氣相沈積法、低壓化學氣相沈積法、常壓化學氣相 L積法或類似的方法。在一具體實·，施例中，閘極疊層22、 122 Μ 〇 〇 〇 ^ 22的高度η大約介於.600: Α以及1〇〇〇 Α之間。 田較佳者’閘極疊層22閘極疊.層...122彼此緊鄰著，閘 立層22及122之間的距離d最好足夠小，使得在後續 源極及極延伸區域（s〇urce/drain extension，· SDE)以傾斜 植入方式導入的不純物，不會植入介於閘極 U2
之間的半導體基底區域25。另一方面，距灕D最好足夠 大，使得，閘極疊層22及122的側壁形成間隙壁之後， 位於閘極S層22上的間隙壁以及位於閘極疊層122上的 間隙壁之間仍具有—間距，而製造細節會在後面的段落 敘述。在一具體實施例中，距離D較佳為小於2〇〇〇人、 =為介们4〇从與2_入之間’然而，此技術領域之 了理解，上述距離D以及說明書中提及时形成積 體電路的其他尺寸會隨著元件料而改變。 =3圖所示，接著進行傾斜植入步驟以形成源極 品^ 3G以及23G ’上述傾斜植人步驟又稱為源極/ =極延伸（SM)植人步驟，第3圖是以箭頭U來表示傾 斜源極/汲極延伸植人步驟’植人不純物的種類是依照想 f仔到的錢半導體場效電晶體㈣絲聊植入例如 =/=1n型不純物或者例靖p型不純物。源極 = 是設於金氧半導體場效電㈣ 不形成罩幕’並且由於閑極電極果 ζ 〇503-A32885TWF/Jessica 1361472 門k伸2域232的話，會水平地與閘極疊層及222隔 二。另—實施例.中.，可形成罩幕（圖未顯示），以遮蓋住區 - 00之金氧丰導體場效電晶體的汲極側。 較佳的傾斜角度α可以根據閘極疊層22及122的高 :Η以及閘極疊.暑22及122之間的距離d來約略地計
，斜角度α最好足夠大，使得半導體基底區域Μ被 甲1宜層22遮蔽而免於被植入不純物。在一具體實施例 中，傾斜角度α為大於10度，較佳者’介於大約1〇度 =大約30度之間。可.以理解的是，較佳的傾斜角度α 疋”距離D以及高度11有關。因此，距離〇以及高度η 的比例較佳為小於大約2，更佳為小於大約〇 5。 同樣地’❹傾斜植人方式以植人與傾斜源極/沒極 L、植人步驟導人的不純物不同導電型式的不純物，而 $成袋狀區域（圖未顯示）。用來形絲狀區域的角度最好 =足夠大，使得大體上沒有我物植人半導體基底區域
、貝麵例中，除了傾斜源極/沒極延伸植入步驟以 ，可視需要選擇性地進行垂直源極/汲極延伸植入步 :伸Si::::頭Μ表示(第3圖)。垂直源極/汲極 、及似“由始 ’劑量(d〇Sage)大體上低於傾斜源極/ ^極延伸植人㈣使用的劑量，在—具體實施例中，垂 延伸植人步驟34的劑量小於傾斜源極/汲極 „、令植入卜驟28的劑量的大約1〇%。在另—實施例中， 痛略垂直源錄極延伸植人步驟34。垂直源極/汲極延伸 0503-A32885TWF/Jessica 丄P01472 y驟34的劑i與傾斜源極/沒極延伸植入步驟μ白勺 .劑量的最理想比例可以透過實驗來獲得。乂驟 • Λ - 第4圖顯示源極延伸區域130的形成，在—實施例 冲」形成光阻236以遮蓋住整個區域2〇〇。在另—實施例 中光阻僅覆盍住區域200的金氧半導體場效電晶體的 汲，側。接下來，進行傾斜源極/汲極延伸植入步驟38， 較佳者，傾斜源極/汲極延伸植入步驟38使用與傾斜源極 • /汲極延伸植入步驟28(請參考第3圖）大體上相同的傾斜 角度α以及大體上相同的劑量來進行，在另一實施例 中，傾斜祕/¾極延伸植人步驟38以及傾斜源極/沒極 延伸植入步驟28的傾斜角度α以及劑量可以不同。傾斜 ，極/汲極延伸植入步驟38會形成源極延伸區域13〇。與 第^圖類似的情況，半導體基底區域25會被閑極疊層IK 遮敝而免於植入不純物，以致於在半導體基底區域25大 體上不會形成汲極延伸區域。 9 第5圖顯示閘極間隙壁（gate spacer)44、144、244的 形成如热悉此技術領域之人士所知，為了形成閘極間 隙壁’會形成閘極間隙壁層（圖未顯示），問極間隙壁層可 ^括單-層或兩層以上，其各包括氧化層、氮化石夕層、 氮氧石夕化合物層及/或其他介電材料。然後㈣此閉極間 隙壁層水平的部分，而留下閘極間隙壁44、144、％。 相鄰的閘極間隙壁4 4與⑷彼此隔開，使得基底部分4 6 露出來。在一具體實施例中，基底部分46的寬度D,較佳 J、於大約ιοοοΑ ’更佳者’介於4〇〇入至.8〇〇A之間，也 〇503-A32885TWF/Jessica 12 1361472 可以採用較大或較小的寬度。 第6圖顯示源極/沒極區域48、50、148、248以及 250的形成，如熟悉此技術領域之人士所知，可藉由植入 想要的n型或P型不純物以:形成源極/汲極區域48、50、 148、248以及250，不純物的導電型式與植入源極延伸 區域30、130及230的導電型式相同。植入步驟較佳為 垂直的角度，而得到的區域48、148及248分別為非對 稱式金氧半導體場效電晶體及260的源極區域， 區域250為金氧半導體場效電晶體26〇的汲極區域，而 區域50為金氧半導體場效電晶體6〇及16〇的共同汲極 區域。經由垂直源極/汲極延伸植入步驟34以及由共同汲 ，區域5G擴散後’基底區域54具有低不純物濃度，此 ;辰度大體上低於源極延伸區域3〇及23〇的不純物濃度。 接著’形成金屬矽化物區域、接觸蝕刻停止層（c〇n^ct etch stop layer ; CESL)以及接觸插塞。然後較佳藉由形成 於金屬化層(圖未顯示)的金屬導線將閘極電極26以及 126彼此連接。形成金屬矽化物區域、接觸蝕刻停止声以 及金屬化層的方式為常用的方式，在此不重複敘述:閘 極電極26及126之間連接會形成共同閑極62,因此，且 有閘極電極26及126彼此連接之非對稱式金氧半導體場 效電晶體60、16G組合後會成為對稱式的金氧半導. 效電晶體’將域接於㈣電路時，彼此連接 = Γ6並：成f對稱式的金 極’並且源極區域48、148則成為對稱式的金氧半導體 0503-A32885TWF/Jessica 13 丄361472 場效Jb日日體的源極以及祕。第7圖為由非對稱式的金 氧半導體場.效電晶體形成的對稱式的金氧半導體場效電 • 晶體的符號.’·而金氧半導體場效電晶體260仍為非對^ 式的金氧半.導.體場效電晶體。 每 . r. . 第.8圖顯示本發明第二實施例，其中兩個非對稱式的' 金氡半導體場效電晶體70與170的源極互相連接。金氧 半導體場效電晶體70包括源極延伸區域76、源極區域 鲁 72以及汲極區域74,金氧半導體場效電晶體17〇包括源 極延伸區域176、源極區域172以及汲極區域174。金氧 半V體％效電晶體70以及170可使用大致上與形成金氧 半導體場效電晶體260(請參考第6圖）相同的方式來形 成。源極區域72以及172彼此連接，並且較佳為浮接: 閘極電極78及178彼此連接。因此，金氧半導體場效電 晶體70及170結合後成為對稱式的金氧半導體場效電晶 體，並且汲極區域74及174則成為對稱式的金氧半導體 φ 場效電晶體的源極及汲極。 苐9圖顯示本發明的第三實施例，其中兩個非對稱气 的金氧半導體場效電晶體80、180的汲極互相連接。^ 氧半導體場效電晶體80包括源極延伸區域86、源極區域 82以及汲極區域84，金氧半導體場效電晶體18〇包括源 極延伸區域186、源極區域182以及汲極區域ι84。金氧 半導體場效電晶體80以及180可使用大致上與形成金氧 半導體場效電晶體260(请爹考第6圖）相同的方式來开3 成。汲極區域84以及184彼此連接，並且較佳為.浮接。 〇5〇3-A32885TWF/Jessica 14 ^61472
閘極電極88及188彼此連接。因此，
晶體80及180結合後成為對稱式的氧體场效電 體，並且源㈣域82及182則成騎^導體場效電晶 場效電晶體的源極及汲極。為對％式的金氧半導體 本發明實施例具有數個有錢特徵，藉由 晶體形成對稱式:金氧半導體 琢效電曰曰Μ不确疋否積體電路具有對稱式的金 體場效電晶體，僅需要形成非對稱式的金氧半導體場效 降低積體電路的製造成本，並且可提昇積體 2的整體性能。再者，只需要模擬非對稱式的金氧半 導體场效電晶體於此模型（modeling) ’此明顯地降低用於 此模型的複雜度以及成本。 ' 、雖然本發明已以較佳實施例揭露如上，然其並非用 以限定本發明’任何熟悉此項技藝者，在不脫離本發明 之精神和範圍内’當可做些許更動與潤飾，因此本發明 之保護範圍當視後附之申請專利範圍所界定者為準。 0503-A32885TWF/Jessica 15 【圖式簡單說明】 第1圖為傳統非對稱式的金氧半導體場效電晶體 (MOSFET)的剖面圖。 八立第2圖至第6圖為本發明第一實施例之製程中間階 段d面圖，其中使用非對稱式的金氧半導體場效電晶體 以形成對稱式的金氧半導體場效電晶體。 第7圖為由非對稱式的金氧半導體場效電晶體形成 的對稱式的金氧半導體場效電晶體的符號。 第8圖顯示本發明第二實施例，其中兩個非對稱式 的金氧半導體場效電晶體的源極互相連接。 第9圖顯示本發明的第三實施例，其中兩個非對稱 式的金氧半導體場效電晶體的汲極互相連接。 【主要元件符號說明】 先前技術： 4〜閘極介電層； 8〜源極延伸區域； 2〜半導體基底； 6〜閘極電極； 10〜源極/汲極區域 本發明實施方式： 100〜對稱式金氧半導體場效電晶體的區域； 200〜非對稱式金氧半導體場效電晶體的區域； 2〇〜半導體基底； —’ 22、122、222〜閘極疊層； °5〇3-A32885TWF/Jessica 16 1361472 24、124、224〜閘極介電層； 25 <半導體基底區域， 26、126、226、78、178、88、188〜閘極電極； 30、130、230〜源極延伸區域； 23 6〜光阻； 46〜基底·部分； 48、148.、248〜源 區;^， 44、144、244〜閘極間隙壁； 50〜共同汲極區域； 54〜基底區域； 2 5 0〜〉及極區域， 60、160、260〜金氧半導體場效電晶體； 62〜共同閘極； 28、38〜傾斜源極/汲極延伸植入步驟； 34〜垂直源極/汲極延伸植入步驟； α〜傾斜角度； D〜閘極疊層22及122之間的距離； D’〜基底部分46的寬度； 70、170、80、180〜金氧半導體場效電晶體； 76、176、86、186〜源極延伸區域； 72、172、82、182〜源極區域； 74、174、84、184〜汲極區域。 0503-A32885TWF/Jessica 17

Claims (1)

  1. I36H72 修正曰期·· 99.10.1 第96118318號申請專利範圍修正本 十、申請專利範圍： 1. 種半導體結構，包括： —對稱式的金財導體電晶體，包括： -第-非對稱式的金氧半導體電晶體， 一閘極電極以及鄰接於 m 括弟 一第—閘極電極的—第—源極與 -第二非對稱式的金氧半導體電晶體，t包括 一閘極電極以及鄰接於該第二 ^ 一第搞卄丄 甲j性电極的一第二源極與 電第一及第二非對稱式的金氧半導體 極連接於該第二閘極電極極電 及該第-汲極其中一者連接 庙/、有該弟一源極以 二汲極其i者 賴於對應的”二源極及該第 第-請專利範圍第1項所述之半導體結構，其中該 子稱式的金氧半導體電晶體更包括-第—沔炼Λ 伸區域，鄰接於琴笼 弟源極延 導體電：m極=二非對稱式的金氧半 源極。 括弟—賴延伸於該第二 3·如申請專利範圍第j項所述之 第一汲極連接於_ m 一 等體、、，D構，其中該 源極不連^以―錄’並且該第—源極與該第二 4.如申請專利範圍第！項所述之 第一源極連接於芎第_ . n 體、，、°構，其中該 沒極不連接 祕，並且該第1極與該第二 0503-A32885TWFi/jeff 18 1361472 第961_號申請專利範圍修正本 紅日期：侧 \如申請專利範圍第4項所述之半導體結構，其中該 第一汲極與該第二汲極形成一連續的區域。 卜6·如申請專利範圍第5項所述之半導體結構，其中該 第一汲極以及該第二汲極以一摻雜區域與對應的第 極介電層以及第二閘極介電層隔開，其中摻雜區域二 純物濃度小於該第—非對稱式的金氧半導體電晶體 =-源極延伸區域以及該第二非對稱式的金氧半導 甜體的-第二源極延伸區域之中的不純物漠度。 〜 7·一種半導體結構，包括： 一半導體基底，· 二第-非對稱式的金氧半導體電晶體，包括. 二第1極介電層，位於該半導體基底上； 二工二閘極電極，位於該第一閘極介電層上； 其 其 閘 第—源極延伸區.域，位於該半 中該第-源極延伸區域，延伸於該第—閘=之中 一第—源極區域，鄰接於竑笼 电搜卜万， 中第-源極區域更利用該第二==延伸區: 極介電層分隔開； 、 申區域與該第_ 一稱式的金氧半導體電晶體，包括. 第一閘極介雷®，/ 匕枯· 於該半導體基底上； -第二源極延伸區域，二一閘極)1電層上; 其 尹該第，源極延伸區域延伸於該該一+導體基底之尹 其 -第二源極區域’鄰接 =電極下方，· 衣罘一源極延伸區域， 05〇3'A3288STWFl/jefT 19 第96118318號申請專利範圍修正本 ,_ 修正日期：99.10.1 中第二源極區域更利用該第二 極介電層分隔開；以及 I伸&域與該弟二閘 介，介於並鄰接於該第-及第二閘極 電晶體大體上無汲極延伸區域弟r非對稱式的金氧半導體 第-範圍第7項所述之半導體結構，其中該 弟 及弟一閘極電極之ρ η &花— Φ 電極的高度的2倍。1的距離小於該第—及第二閉極 9.如申凊專利範圍第7 第一及笛-+導體結構’其中該 弟及弟一閘極電極的距離小於2〇〇〇Α。 以及 括：U).如申請專利範圍第7項所述之半導體結構，更包 第一間極間隙壁’位於該第-開極電極的側壁； 1中間隙壁，位於該第：祕電極的側壁， 八μ弟及弟一閘極間隙壁位於一該 電極之間的空間，並且1 及弟-閘極 間距小於1GGGA。 ' 及第-閘極間隙壁的 請專·圍第7項所述之半導體結構，並中 ^同^極以及該第1極電極之間具有—第導 基底區域，該共同沒極 ¥體 有一篱-主道μ甘— 次該弟一閘極電極之間具 Ld 域，並且其中該第-及第二半導 f基底區域與該第—及第二源 相同，並且其中該第：U的不純物 及弟一+導體基底區域的不純物 〇503-A32885TWFl/jeff 20 1361472 第96118318號申請專利範圍修正本 :曾疮Ac从4 修正日期：99.10.1 第二源極延伸區域的不純物漠度。 12. 如申請相範圍第7項料之 該第一懸電極電性連接於該第二閘極電Γ 13. —種半導體晶片，包括： 複數個金氧半導體電晶體，其中 有的金氧半導體電晶體為非對稱性，並且= 錢㈣電晶體包括至少一對金氧半導體數;固 對金氧半導體電晶體包括： 〜 一第一非對稱性金氧半導體電晶體，其包括 極電極及n極與鄰接於該第—間 ？ 汲極；以及 〜弟一 第二非對稱性金氧半導體電晶體，其包括第二閉極 包極及一第二源極與鄰接於該第二閘極電極的一第二汲 其中該第—及第二非對稱式的金氧半導體電晶^ 及極側大體上無汲極延伸區域，該第—閘極電極連接於 該第二閘極電極，並且只有該第一源極及該第一汲極豆 :一者連接於對應的該第二源極及該第二汲極其中二 产14.如申請專利範圍第13項所述之半導體晶片，其中 該第一汲極連接於該第二汲極。 15.如申請專利範圍第14項所述之半導體晶片，其中 該第一汲極及該第二汲極形成一連續的基底區域。/、 如申請專利範圍第13項所述之半導體晶片，其 中該弟一及第二源極區域彼此連接著。 〇503-A32885TWFl/jeff 21 1361472 修正日期：99.10.1 第96118318號申請專利範圍修正本 17.如f請專利範圍第13項所述之半導體晶片，其 中該第一及第二閘極電極之間的距離小於該第一及第二 閘極電極的高度的2倍。
    0503-A32885TWFl/jeff 22
TW096118318A 2007-01-25 2007-05-23 Semiconductor structure and semiconductor chip TWI361472B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/657,826 US7960788B2 (en) 2007-01-25 2007-01-25 Replacing symmetric transistors with asymmetric transistors

Publications (2)

Publication Number Publication Date
TW200832617A TW200832617A (en) 2008-08-01
TWI361472B true TWI361472B (en) 2012-04-01

Family

ID=39666985

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096118318A TWI361472B (en) 2007-01-25 2007-05-23 Semiconductor structure and semiconductor chip

Country Status (3)

Country Link
US (2) US7960788B2 (zh)
CN (1) CN101232018B (zh)
TW (1) TWI361472B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8017483B2 (en) * 2009-06-29 2011-09-13 International Business Machines Corporation Method of creating asymmetric field-effect-transistors
CN102479815A (zh) * 2010-11-29 2012-05-30 上海华虹Nec电子有限公司 高压非对称晶体管结构及其制备方法
US9054209B2 (en) * 2012-08-16 2015-06-09 Globalfoundries Singapore Pte. Ltd. Compact charge trap multi-time programmable memory
KR102061265B1 (ko) * 2013-07-23 2019-12-31 삼성전자주식회사 반도체 장치 및 그 제조방법
CN103390587B (zh) * 2013-07-26 2017-02-22 上海华虹宏力半导体制造有限公司 Cmos器件的制造方法
KR102068395B1 (ko) 2017-03-29 2020-01-21 매그나칩 반도체 유한회사 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법
US10475790B2 (en) * 2017-09-28 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric gate pitch
US11205701B1 (en) * 2020-06-11 2021-12-21 Globalfoundries U.S. Inc. Transistors with sectioned extension regions
CN119208328B (zh) * 2022-07-22 2025-08-29 新唐科技日本株式会社 半导体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2707977B2 (ja) 1994-09-01 1998-02-04 日本電気株式会社 Ｍｏｓ型半導体装置およびその製造方法
JPH09148542A (ja) * 1995-11-17 1997-06-06 Sharp Corp 半導体記憶装置及びその製造方法
EP0814502A1 (en) 1996-06-21 1997-12-29 Matsushita Electric Industrial Co., Ltd. Complementary semiconductor device and method for producing the same
KR100255135B1 (ko) * 1997-12-31 2000-05-01 윤종용 반도체 장치의 제조 방법
SE0104164L (sv) 2001-12-11 2003-06-12 Ericsson Telefon Ab L M Högspännings-mos-transistor
US6746924B1 (en) * 2003-02-27 2004-06-08 International Business Machines Corporation Method of forming asymmetric extension mosfet using a drain side spacer
KR100549578B1 (ko) 2004-05-25 2006-02-08 주식회사 하이닉스반도체 Ｍｏｓ 트랜지스터 제조 방법
WO2006023199A1 (en) * 2004-07-21 2006-03-02 University Of Florida Research Foundation, Inc. High transconductance and drive current high voltage mos transistors
US7449386B2 (en) * 2006-11-16 2008-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing method for semiconductor device to mitigate short channel effects

Also Published As

Publication number Publication date
US20110212588A1 (en) 2011-09-01
US7960788B2 (en) 2011-06-14
CN101232018A (zh) 2008-07-30
TW200832617A (en) 2008-08-01
CN101232018B (zh) 2012-08-29
US20080179673A1 (en) 2008-07-31
US8236657B2 (en) 2012-08-07

Similar Documents

Publication Publication Date Title
TWI361472B (en) Semiconductor structure and semiconductor chip
TWI364110B (en) High voltage semiconductor devices
TWI277210B (en) FinFET transistor process
TW548831B (en) Semiconductor device and method of manufacturing same
TWI364842B (en) Semiconductor device and method of fabricating the same
TWI251343B (en) Field effect transistors having multiple stacked channels
TWI695454B (zh) 具有背對背場效應電晶體的雙向開關元件及其製造方法
TW201015719A (en) Lateral DMOS transistor and method for fabricating the same
TWI328268B (en) Semiconductor device and forming method thereof
TW201039394A (en) Semiconductor device and manufacturing method thereof
TW200929381A (en) Lateral double diffused metal oxide semiconductor transistor and method for manufacturing the same
TWI353025B (en) Semiconductor structure with improved on resistanc
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
JP2013514632A5 (zh)
TWI239092B (en) MOSFET with electrostatic discharge protection structure and method of fabrication
TW201246536A (en) RESURF structure and LDMOS device
TW200818507A (en) Semiconductor device and method of manufacturing semiconductor device
TW200832567A (en) Semiconductor device and production method thereof
CN109980011A (zh) 一种半导体器件及其制作方法
JP3219045B2 (ja) 縦型ｍｉｓｆｅｔの製造方法
JP5184831B2 (ja) フィン型トランジスタの形成方法
TW533596B (en) Semiconductor device and its manufacturing method
TW200532851A (en) High-voltage MO transistor and method for fabricating the same
JP2004508717A5 (zh)
JP2009152442A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees