[go: up one dir, main page]

TWI361362B - Integrated circuit design method applied to a plurality of library cells and integrated circuit design system thereof - Google Patents

Integrated circuit design method applied to a plurality of library cells and integrated circuit design system thereof Download PDF

Info

Publication number
TWI361362B
TWI361362B TW097110570A TW97110570A TWI361362B TW I361362 B TWI361362 B TW I361362B TW 097110570 A TW097110570 A TW 097110570A TW 97110570 A TW97110570 A TW 97110570A TW I361362 B TWI361362 B TW I361362B
Authority
TW
Taiwan
Prior art keywords
component library
library unit
integrated circuit
unit
circuit design
Prior art date
Application number
TW097110570A
Other languages
English (en)
Other versions
TW200941264A (en
Inventor
Chien Cheng Liu
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW097110570A priority Critical patent/TWI361362B/zh
Priority to US12/408,723 priority patent/US8046728B2/en
Publication of TW200941264A publication Critical patent/TW200941264A/zh
Application granted granted Critical
Publication of TWI361362B publication Critical patent/TWI361362B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

1361362 九、發明說明: 【發明所屬之技術領域】 本發明係有關一種積體電路設計方法及其相關系統,尤指一種 透過旋轉超高速單元之金屬層的軌道方向來改良一積體電路設計 的佈局與繞線之積體電路設計方法及其相關系統。
【先前技術】 隨著半導體技術的發展,習知的電子元件(例如電容、電阻等) 已可整合於一晶片上,因此於一半導體製程中便可直接在晶片上 從事金屬連線的設計與製作來產生積體電路(integrated circuit, 1C)。由於積體電路已經廣泛地應用於各種電子產品中,而如何規 劃積體電路内部的平面規劃(fl〇or plan )、電源規劃(p〇wer plan )、 兀件佈局(placement)以及元件之間的繞線(r〇uting)也成為該 領域一重要課題。 目前積體電路的設計方法主要可區分為全客戶設計 (fiill-custom design )、閘陣列(gate array )、與標準單元翻㈣
Cdl)’其中標準單元的設計方式是利角一元件庫(celllibrary)中 已》又计好之元件模組加以拼凑成一大型的電路。通常該元件庫内 建複數個tl件庫單元(libraryeeli),而目紐常見的元件庫單元 則包含有標準單元一腹卜叫以及超高速單元⑽化钟 speed 6 1361362 cell)。請參考第1圖與第2圖,第1圖為習知標準單元與超高逑 單元之各鲞屬層的示意圖,而第2圖則為第丨圖所示之標準單元 與超高速單元中的電源執(powerrail)之示意圖。如第1圖所示, 標準單元與超高速單元分別包含複數層金屬層,其中標準單元包 含六層金屬層Mil〜M16 (如1A所示),超高速單元則包含六層 金屬層M21〜]Vi26(如1B所示),且標準單元之奇數金屬層Mu、 M13、M15的轨道(metal track)方向係垂直於超高速單元之奇數 金屬層M21、M23、M25的軌道方向,而標準單元之偶數金屬層 M12、M14、M16的轨道方向則垂直於超高速單元之偶數金屬層 M22、M24、M26的轨道方向。於第2圖中,標準單元的電源執 係以第一層金屬層Mil當作電源網路(p〇wermesh),且高度為 3.2微米(“m)(如2A所示),而超高速單元的電源軌則以第二 層金屬層M22當作電源網路,且高度為4微米(如2B所示)。 然而,若要將習知之標準單元以及超高速單元擺放於同一積體 電路設計内,由於兩者之各金屬層的軌道方向皆不相同,需要額 外的接線以及貫穿孔,才能完成該積體電路設計的電源規劃以及 佈局與繞線。如此一來,需要花費較多的成本。 【發明内容】 本發明的目的之一在於提供—種應用於複數個元件庫單元之 積體電路没a十方法及其相關積體電路設計系統,其可透過旋轉超 7 1361362 .冑速單元之金制的轨道方向,來解決先前技術中之問題。 本發明之實施例揭露了-種翻於複數個树庫單元之積體 .電路,方法,該些元件料元包含第-元件庫單元以及第二元 •件料H元件料元鮮二元件料元各包含複數層金屬 層,且第-元件庫單元之奇數金屬層的軌道方向係垂直於第二元 件庫單元之奇數金屬層的執道方向。該频設計方法包含: >旋轉該第"·元件料元,使得_後之娜二元件庫單元之奇數 金屬層的軌道方向係平行於該第一元件庫單元之奇數金屬層的軌 道方向;以及將該第—元件庫單元與該第二元件庫單元擺放於同 一積體電路料内。第-元件庫單元係為—標準單元,而第二元 =庫單元係為—超高速單元;或者第—元件庫單祕為-超高速 單元,而第二元件庫單元係為一標準單元。 ,本發明之實施觸露了 —種應祕複數個元件庫單元之積體 ►電路系統,該些元件庫單元包含第—元件庫單元以及第二元 牛庫單元’第-元件庫單元與第二元件庫單元各包含複數層金屬 曰且第元件庫單元之奇數金屬層的軌道方向係垂直於第二元 件庫單元之奇數金屬層的軌道方向。該麵電路設計系統包含有 ,轉模組以及—元件擺放模組^旋轉模組侧來旋轉第二元件 庫單,’使得旋轉後之第二元件庫單元之奇數金制的軌道方向 ’、平行於第-元件庫單元之奇數金屬層的轨道方向。元件擺放模 :、用來將第一元件庫單元與第二元件庫單元擺放於同一積體電 8 路設計内。 【實施方式】 請參考第3圖,第3圖為本發明第一元件庫單元、第二元件庫 單元以及旋轉後之第二元件庫單元之各金屬層之一實施例的示意 圖。其中第一元件庫單元包含六層金屬層Mil〜M16 (如3A所 示),第二元件庫單元則包含六層金屬層M21〜M26(如3B所示), 且第一元件庫單元之奇數金屬層Mil、M13、M15的軌道方向係 垂直於第二元件庫單元之奇數金屬層M21、M23、M25的軌道方 向,而第一元件庫單元之偶數金屬層M12、M14、M16的軌道方 向則垂直於第二元件庫單元之偶數金屬層M22、M24、M26的軌 道方向。因此,為了解決各金屬層的軌道方向不同的問題,必須 旋轉第二元件庫單元,使得旋轉後之第二元件庫單元之奇數金屬 層Μ2Γ、M23’、M25’的執道方向平行於第一元件庫單元之奇數 金屬層Mil、M13、M15的執道方向,且旋轉後之第二元件庫單 元之偶數金屬層M22’、M24’、M26’的轨道方向平行於第一元件 庫單元之偶數金屬層M12、M14、M16的執道方向(如3C所示)。 凊參考第4圖,第4圖為第3圖所示之第一元件庫單元、第二 兀件庫單元以及旋轉後之第二元件庫單元中的電源執之示意圖。 第一元件庫單元的電源軌係以第一層金屬層Mn當作電源網路 (如4A所示),第二元件庫單元的電源執係以第二層金屬層腿 1361362 .==網路(如4B所示),而旋轉後之第二元件庫單元則以第 一曰金屬層M22’當作電_路(如4C所示)。 一於上述。之實施例中,第一元件庫單元係可為一標準單元,而第 • 庫單7°係可為一超高迷單元;或者第-元件庫單元係可為 超同速單疋’而第二元件庫單元係可為一標準單元,但各元件 之種類不侷限於此’亦可為其他種類之元件庫單元。此外,上述 • 之第一凡件庫單元以及第二元件庫單元各包含六層金屬層,但金 屬層之數目亦非本發明之限制條件,熟知此項技藝者應可了解,, 金屬層之層數並不限定。 。月參考第5圖’第5圖為本發明積體電路設計系統5⑽之一實 施例的示意圖。積體電路設計系統5〇〇係耦接於一元件庫51〇,元 件庫510包含—第一元件庫單元512以及一第二元件庫單元別, 且第-元件庫單元512以及一第二元件庫單元514可由第3圖與 第4圖所示之第—元件料元鮮二元件料元來實作。積體電 路設計系統500包含-旋轉模組52〇、一元件擺放模組53〇、一電 源規劃模組540以及一金屬層連接模組55〇。旋轉模組52〇係耦接 於元件庫510,用來旋轉第二元件庫單元514,使得旋轉後之第二 元件庫單元514之奇數金屬層的轨道方向平行於第一元件庫單元 512之奇數金屬層的執道方向,且旋轉後之第二元件庫單元514 之偶數金屬層的執道方向平行於第一元件庫單元512之偶數金屬 層的軌道方向(如3C所示)。元件擺放模組530係耦接於旋轉模 I361362 組520以及元件庫510’用來將第一元件庫單元512與旋轉後之第 —元件庫單元514擺放於同一積體電路設計内,其中第一元件庫 單元512係擺放於該積體電路設計内之一第一區塊,第二元件庫 單元514係擺放於該積體電路設計内之一第二區塊。電源規劃模 組540係根據同一執道方向,進行該第一區塊與該第二區塊之電 源規劃,而金屬層連接模組550則透過貫穿孔,將第二元件庫單 元514中一特定金屬層上的電源轨直接與該第一區塊中之電源規 劃連接在一起。 凊注意,上述之積體電路設計系統5〇〇係可透過一電腦執行一 佈局與繞拉錄縣倾,但本發明妨舰減,熟知此項 技藝者應可了解其中的運作,於此不再贅述。此外,元件庫別 係可设置於碰f路設計纽之外部並於制時才從外部載 二如第5圖所示之位置’或者元件庫sl〇可内建於積體電路設 计系統5GG中,熟知此項技藝者應可了解,這並非本發明之限制 *接下來,舉個例子說明本發明所揭露之積體電路設計方法與系 ’先的相關翻及其運作,並與傳統積體電路設計方法進行比較, =闈述進-步闞述本發明之積體電路設計方法與系統的各項優 黑占。 月參考第6圖與第7圖’第6圖為習知積體電路設計内之一第 1361362 .—區塊與—第二區塊之示意圖,而第7 _為第6圖所示之第一 區塊與第二區塊的細部架構與電源規劃之示意圖。如第6圖所示, 將積體電路設計600劃分成第一區塊⑽與第二區塊㈣,且將上 .述之第—元件庫單元512 (亦即縣單元)擺放於第—區塊⑽, .將第二元件庫單元514 (亦即超高速單元)擺放於第二區塊62〇。 由第6圖可知’第-元件庫單元512與第二元件庫單元514之各 金屬層的軌道方向不同,舉例而言,位於第—區塊⑽之第六層 •金屬層M16的執道方向係為垂直,而位於第二區塊620之第六層 金屬層漏的轨道方向則為水平,如此—來,在進行第__區塊⑽ 與第二區塊620之電源規劃時,必須依據不同的軌道方向分開來 做。 於第7圖中,可以看出第一元件庫單元512的電源執係以第一 層金屬層則當作電源網路,第二元件庫單元的電源細以第二 癱層金觸M22當作電源網路,錄於第—區塊⑽與第二區塊· 之各金屬層的轨道方向不同。假設將第五、第六金屬層作為電源 線/地線的電源規劃之用’第四金屬層則為加強電源線/地線的電源 規劃,而第-、第二、第三金屬層則作為信號層,因此,要連接 第-區塊610與第二區塊62〇的電源網路,必須在第一區塊_ 做額外的處理。舉例而言’第二區塊62G之第二金屬層體必須 先透過貫穿孔(via)連接至第二區塊62〇之第五金屬層應,由 .於第二區塊⑽之第五金屬層M25與第一區塊㈣之第五金屬層 M15的軌道方向不同’需再經過額外的繞線將兩者連接在一起。 12 1361362 ^言之’傳統積體電路設計方法在進行第—區塊_與第二區塊 6 〇之電源規劃時,必須依據不_執道方向 做額外的處理(需要額外的繞線)。 凊參考第8圖與第9圖’第8圖為本發明積體電路設計内之一 f區塊與-第二區塊的示意圖’第9圖則為第8圖所示之第一 •區塊與第二區塊的細部架構與電源規劃之示意圖。如第8.圖所亍, 將積體電路設計800劃分成第一區塊⑽與第二區塊82〇,且將上 述之第-元件庫單元512擺放於第—區塊⑽,將旋轉後之第二元 件庫单元514擺放於第二區塊820。由第8圖可知,第-元件庫單 心2與旋轉後之第二元件庫單元514之各金屬層的軌道方向相 同’舉例而言,位於第-區塊⑽之第六層金屬層廳的轨道方 向係為垂直,而位於第二區塊820之第六層金屬層觀,的轨道方 鲁向亦為垂直,如此-來,可根據同—執道方向,來同時進行第一 區塊810與第二區塊820之電源規劃。 於第9圖中,可以看出第-元件庫單元512的電源執係以第一 層金屬層則當作電源網路,旋轉後之第二元件庫單元514的電 源軌則以第二層金屬層M22,當作電源網路,且位於第一區塊_ 與第二區塊820之各金屬層的執道方向相同。同樣假設將第五、 •第六金屬層作為電源線/地線的電源規劃之用,細金屬層則為加 •強電源線/地線的電源規劃,而第-、第二、第三金屬層則作為作 13
I36130Z #b層因此’赌額外處理即可連接第-區塊81G與第三區塊820 的電源稱。舉例而言’由於第二區塊⑽之第五金屬層體,與 T區塊8i〇之第五金屬層MM相同,可透過貫穿孔娜將第二 ^ 之第—金屬層M22’直接與第一區塊810之第五金屬層 、/連接在起。換言之,本發明所揭露之積體電路設計方法在 進仃第區塊81〇與第二區塊82〇之電源規劃時,可根據同一軌 '、方向來同時進行,且在連接第一區塊⑽與第二區塊的電 源網路時,無需額外的繞線。 月多考第10圖,第10圖為本發明應用於複數個元件庫單元之 立電又。十方法之—操作範例的流程圖,其包含以下的步驟(請 ^意’假若可得到纽姻的結果,則下》彳步職祕定要依據 第10圖所示之順序來執行): 步驟1002 :開始。 步驟刪:提供各包含複數層金屬層之第—元件庫單元以及第二 元件庫單7C ’且第一凡件庫單元之奇數金屬層的軌道 方向係垂直於第二元件庫單元之奇數金屬層的執道方 向0 步驟湖6 : _第二雜庫單元,使得旋轉後之第二元件庫單元 之奇數金屬層的軌道方向平行於第一元件庫單元之奇 數金屬層的執道方向。 步驟麵:分職[元件料元與_叙第二元件庫單元擺 14 1361362 放於同一積體電路設計内之第一區塊與第二區塊。 步驟1010 :根據同一軌道方向,進行第一區塊與第二區塊之電源 規劃。 步驟1012 :透過貫穿孔,將旋轉後之第二元件庫單元中一特定金 屬層上的電源軌直接與第一區塊中之電源規劃連接在 一起。 • 接下來,請配合第5圖所示之各元件、第10圖所示之各步驟 以及第8圖與第9圖的圖示來說明各元件之間如何運作。於步驟 1002中’ 70件庫51〇提供第一元件庫單元512以及第二元件庫單 元5M且兩者之各金屬層的軌道方向不同。於步驟驅中旋 轉柄組52〇旋轉第二元件庫單元別,使得旋轉後之第二元件庫單 元514之各金屬層的軌道方向相同,接著,元件擺放模組53〇分 別將第-元件庫單元512與旋轉後之第二元件庫單元514擺放於 鲁同-積體電路設計_内之第一區塊81〇與第二區塊82〇 (步驟 麵’如第8圖所示)。電源規劃模組則根據同—轨道方向, 進行第-區塊810與第二區塊之電源規劃(步驟麵),而金 屬層連麵!且550則透過貫穿孔85〇,將旋轉後之第二元件庫單元 514中-特定金屬層(亦即肋,)上的電源軌直接與第一區塊議 中之電源規劃(亦即Ml5)連接在—起(步驟ωΐ2,如第9圖所 示)。 請注意,上述餘之步娜為本發爾舉可行的實施例,並非 15 關本發明職娜件,且麵違背本發明之精神的情況下,這 t方法可另包含其他的中間的步驟,而本領域具通常知識者當可 據以做適當之變化。 以上所述的實施例僅用來說明本發明之技術特徵,並非用來偈 =發明之範脅。由上可知’本發明提供—種應用於複數個元件 庫料之频桃設財法及其綱龍電路料,钱,透過旋 轉第二70件庫單元514,可以讓旋轉後的第二元件庫單元514之各 金屬層的軌道方向平行於第一元件庫單元214之各金屬層的軌道 方向,如此-來,在進行第一區塊⑽與第二區塊之平面規 劃與電源賴時’可根執道方向來同時進行,且在連接第 -區塊810與第二區塊82〇的電源網路時,無需額外的繞線,不 僅可以避絲線空間不足關題,還可以減少人力、時間以及成 本的浪費’於各方面的考量上皆十分經濟實惠。 、上所述縣本發明之實施例,凡依本發明巾請專觀圍所做 之均等變化齡飾,皆_本㈣之涵蓋範圍。 【圖式簡單說明】 第1圖為習知標準單元與超高速單元之各金屬層的示意圖。 第2圖為第1 ®所tf之標準單元與超高速單元巾的電源軌之示意 16 1361362 第2圖為本制第—元件庫單元、第二元件庫單元以及旋轉後之 第二元件庫單元之各金屬層之一實施例的示意圖。 第^圖為第3圖所示之第—树庫單元、第二元件庫單元以及旋 轉後之第二元件庫單元巾的電_之示意圖。 第5圖為本發_體電路設計系統之—實施例的示意圖。 第6圖為S知積體電路設計内之—第—區塊與—第二區塊之示意 第7圖為第6圖所示之第—區塊與第二區塊的細部架構與電源規 劃之示意圖。 第8圖為本發明積體電路設計内之—第—區塊與—第二 示 鲁 意圖。 圖為第8 ®所不之第—區塊與第二區塊的細部架構與電源規 之示意圖。 第10圖為本發明應用於複數個元件庫單元之積體電路設計方法之 一操作範例的流程圖。 【主要元件符號說明】 17 1361362
Mil〜M16、M21- -M26、M21’ 〜M26 500 積體電路設計系統 510 元件庫 512 第一元件庫單元 514 第二元件庫單元 520 旋轉模組 530 元件擺放模組 540 電源規劃模組 550 金屬層連接模組 600、800 積體電路設計 610 、 810 第一區塊 620 ' 820 第二區塊 850 貫穿孔 1002〜1012 步驟 金屬層
18

Claims (1)

  1. 十、申請專利範圍: 1-種應用於複數個元件庫單元(library cell)之積體電路設計方 法,該些元件庫單元包含一第一元件庫單元以及一第二元件庫 單元,該第一元件庫單元與該第二元件庫單元各包含複數層金 屬層,且該第一元件庫單元之奇數金屬層的執道(metaltrack) 方向係垂直於該第二元件庫單元之奇數金屬層的執道方向,該 積體電路設計方法包含有: 方疋轉該第二元件庫單元’使得旋轉後的該第二元件庫單元之奇 數金屬層的轨道方向係平行於該第一元件庫單元之奇數金 屬層的軌道方向;以及 將泫第一元件庫單元與該第二元件庫單元擺放於同一積體電路 設計内。 2. 如申請專利範圍第1項所述之積體電路設計方法,其中該第一 元件庫單元係擺放於該積體電路設計内之一第一區塊,該第二 元件庫單元係擺放於該積體電路設計内之一第二區塊,以及該 積體電路設計方法另包含: 根據同一執道方向’進行該第一區塊與該第二區塊之電源規劃 (power plan ) 〇 3. 如申請專利範圍第2項所述之積體電路設計方法,其另包含: 透過貫穿孔(via),將旋轉後之該第二元件庫單元中一特定金屬 層上的電源轨(power rail)直接與該第一區塊中之電源規劃 19 1361362 連接在一起。 4.如申請專利範圍第1項所述之積體電路設計方法,其中該第一 元件庫單元係為一標準單元(n〇rmalcell),以及該第二元件庫 早元係為一超南速單元high speed cell)。 5·如申請專利範圍第1項所述之積體電路設計方法,其中該第一 7L件庫單元係為一超高速單元,以及該第二元件庫單元係為一 標準單元。 6. 如申請專利範圍第1項所述之積體電路設計方法,其中該第一 元件庫單元以及該第二元件庫單元各包含六層金屬層。 7. —種應用於複數個元件庫單元之積體電路設計系統,該些元件 庫單元包含一第一元件庫單元以及一第二元件庫單元,該第一 7L件庫單元與該第二元件庫單元各包含複數層金屬層,且該第 一元件庫單元之奇數金屬層的轨道方向係垂直於該第二元件庫 單元之奇數金屬層的轨道方向,該積體電路設計系統包含有: -旋轉模組,用級轉該第二元件料元,使徹轉後之該第 一元件庫單元之奇數金屬層的執道方向係平行於該第一元 件庫單元之奇數金屬層的執道方向;以及 -兀件擺放模組,絲將該帛—元件料元與該帛二元件庫單 元擺放於同一積體電路設計内。 20 !361362 8. 如申請專利範圍第7項所述之積體電路設計系統,其中該元件 擺放模組係將該第一元件庫單元係擺放於該積體電路設計内之 —第一區塊,以及該第二元件庫單元係擺放於該積體電路設計 内之一第二區塊;以及該積體電路設計系統另包含: 一電源規劃模,组,用來根據同一軌道方向,進行該第一區塊與 該第二區塊之電源規劃。 ^ 9. 如申請專利範圍第8項所述之積體電路設計系統,其另包含. 一金屬層連接模組,用來透過貫穿孔,將旋轉後之該第二元件 庫單元中一特定金屬層上的電源轨直接與該第一區塊中之 電源規劃連接在一起。 10. 如申請專利範圍第7項所述之積體電路設計系統,其中該第一 元件庫單元係為一標準單元,以及該第二元件庫單元係為一 高速單元。 ^ 11. 如申請專利範圍第7項所述之積體電路設計系統,其中今第 元件庫單元係為一超高速單元,以及該第二元件庫單元係 標準單元。 12. 如申請專利範圍第7項所述之積體電路設計系統,其中該第 元件庫單元以及該第二元件庫單元各包含六層金屬層。 21
TW097110570A 2008-03-25 2008-03-25 Integrated circuit design method applied to a plurality of library cells and integrated circuit design system thereof TWI361362B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097110570A TWI361362B (en) 2008-03-25 2008-03-25 Integrated circuit design method applied to a plurality of library cells and integrated circuit design system thereof
US12/408,723 US8046728B2 (en) 2008-03-25 2009-03-23 Integrated circuit design method applied to a plurality of library cells and integrated circuit design system thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097110570A TWI361362B (en) 2008-03-25 2008-03-25 Integrated circuit design method applied to a plurality of library cells and integrated circuit design system thereof

Publications (2)

Publication Number Publication Date
TW200941264A TW200941264A (en) 2009-10-01
TWI361362B true TWI361362B (en) 2012-04-01

Family

ID=41119070

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097110570A TWI361362B (en) 2008-03-25 2008-03-25 Integrated circuit design method applied to a plurality of library cells and integrated circuit design system thereof

Country Status (2)

Country Link
US (1) US8046728B2 (zh)
TW (1) TWI361362B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8762904B2 (en) 2012-03-28 2014-06-24 Synopsys, Inc. Optimizing logic synthesis for environmental insensitivity
US9311440B2 (en) 2012-05-10 2016-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. System and method of electromigration avoidance for automatic place-and-route
US9147028B2 (en) * 2013-05-24 2015-09-29 Globalfoundries Inc. Forming modified cell architecture for finFET technology and resulting device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822214A (en) * 1994-11-02 1998-10-13 Lsi Logic Corporation CAD for hexagonal architecture
US6308307B1 (en) * 1998-01-29 2001-10-23 Texas Instruments Incorporated Method for power routing and distribution in an integrated circuit with multiple interconnect layers
JP4254059B2 (ja) * 1998-07-09 2009-04-15 セイコーエプソン株式会社 半導体集積回路の設計方法
US20020073388A1 (en) * 1999-12-07 2002-06-13 Orshansky Michael E. Methodology to improve the performance of integrated circuits by exploiting systematic process non-uniformity
US6446245B1 (en) * 2000-01-05 2002-09-03 Sun Microsystems, Inc. Method and apparatus for performing power routing in ASIC design
US6499135B1 (en) * 2000-05-25 2002-12-24 Sun Microsystems, Inc. Computer aided design flow to locate grounded fill in a large scale integrated circuit
US6502231B1 (en) * 2001-05-31 2002-12-31 Applied Micro Circuits Corporation Integrated circuit template cell system and method
JP3790202B2 (ja) * 2002-09-24 2006-06-28 松下電器産業株式会社 半導体集積回路の電源配線方法および半導体集積回路
US7263677B1 (en) * 2002-12-31 2007-08-28 Cadence Design Systems, Inc. Method and apparatus for creating efficient vias between metal layers in semiconductor designs and layouts
US20040163067A1 (en) * 2003-02-13 2004-08-19 Migliore Robert Jared Method and apparatus for layout of high speed digital logic for datapath portions of microprocessor integrated circuits
US7219324B1 (en) * 2003-06-02 2007-05-15 Virage Logic Corporation Various methods and apparatuses to route multiple power rails to a cell
US7069522B1 (en) * 2003-06-02 2006-06-27 Virage Logic Corporation Various methods and apparatuses to preserve a logic state for a volatile latch circuit
JP4141322B2 (ja) * 2003-06-13 2008-08-27 Necエレクトロニクス株式会社 半導体集積回路の自動配線方法及び半導体集積回路の設計のプログラム
US7269803B2 (en) * 2003-12-18 2007-09-11 Lsi Corporation System and method for mapping logical components to physical locations in an integrated circuit design environment
US7689963B1 (en) * 2005-06-30 2010-03-30 Masleid Robert P Double diamond clock and power distribution
US7761831B2 (en) * 2005-12-29 2010-07-20 Mosaid Technologies Incorporated ASIC design using clock and power grid standard cell
DE102006050087A1 (de) * 2006-10-24 2008-04-30 Austriamicrosystems Ag Halbleiterkörper und Verfahren zum Entwurf eines Halbleiterkörpers mit einer Anschlussleitung
US7565638B2 (en) * 2006-11-21 2009-07-21 Sun Microsystems, Inc. Density-based layer filler for integrated circuit design
US7984395B2 (en) * 2008-01-17 2011-07-19 Synopsys, Inc. Hierarchical compression for metal one logic layer

Also Published As

Publication number Publication date
TW200941264A (en) 2009-10-01
US8046728B2 (en) 2011-10-25
US20090249274A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
DE112022001616T5 (de) Mikroelektronische baugruppen mit rückseitigen die-zu-gehäuse-zwischenverbindungen
TWI361362B (en) Integrated circuit design method applied to a plurality of library cells and integrated circuit design system thereof
JP2013201158A (ja) デカップルキャパシタセル、セルベースic、セルベースicのレイアウトシステムおよびレイアウト方法
JPH09504908A (ja) 集積回路を非導電的に相互接続する方法及び装置
TW200527612A (en) Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment
US9947457B2 (en) Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer
CN114121793B (zh) 一种多层金属布线层及其制备方法、封装结构
JP5660313B2 (ja) 半導体装置
US20060218514A1 (en) Power supply analysis method and program product for executing the same
JP2007081296A (ja) 半導体部品製造システム、制御装置、およびコンピュータプログラム
Mahmoodi et al. Novel fault tolerant QCA circuits
CN101252101B (zh) 采用曝光场拼接技术制作超大功率智能器件的方法
JP3647686B2 (ja) 半導体集積回路の設計方法および半導体集積回路の製造方法
TW200924086A (en) Roughened structure for rearranged bonding pad and its manufacturing method
US6323045B1 (en) Method and structure for top-to-bottom I/O nets repair in a thin film transfer and join process
CN214588851U (zh) 集成电路器件和电子设备
Roy et al. Repairing of faulty TSVs using available number of multiplexers in 3D ICs
JPH1166122A (ja) 解析モデル作成方法及びそのプログラムを格納した記憶媒体
CN115586376B (zh) 一种晶圆测量结构及电容测量方法
JPH05258017A (ja) 半導体集積回路装置及び半導体集積回路装置の配線レイアウト方法
JP2006344847A (ja) 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法
JPH0992698A (ja) スクリーニング方法および半導体装置
Kunkel et al. Ultra-flexible and ultra-thin embedded medical devices on large area panels
Kuo et al. Approaches to Streamline Manufacturing in Flexible Hybrid Printed Electronics (FHPE)
Bai et al. Low-Temperature Ru–Ru Hybrid Bonding: Ar/H2 Plasma and NH4OH Synergistic Activation for Ultrahigh Density Interconnection