[go: up one dir, main page]

TWI360217B - Stacked packaging module and method for manufactur - Google Patents

Stacked packaging module and method for manufactur Download PDF

Info

Publication number
TWI360217B
TWI360217B TW096141601A TW96141601A TWI360217B TW I360217 B TWI360217 B TW I360217B TW 096141601 A TW096141601 A TW 096141601A TW 96141601 A TW96141601 A TW 96141601A TW I360217 B TWI360217 B TW I360217B
Authority
TW
Taiwan
Prior art keywords
package
package substrate
electrically connected
chip
connection pads
Prior art date
Application number
TW096141601A
Other languages
English (en)
Other versions
TW200921886A (en
Inventor
Shih Ping Hsu
Chia Wei Chang
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to TW096141601A priority Critical patent/TWI360217B/zh
Publication of TW200921886A publication Critical patent/TW200921886A/zh
Application granted granted Critical
Publication of TWI360217B publication Critical patent/TWI360217B/zh

Links

Classifications

    • H10W74/15
    • H10W90/724
    • H10W90/734
    • H10W90/754

Landscapes

  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Description

1360217 • 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種堆疊式封裝模組及其製法,尤指— • 種能避免板彎翹,省略植球製程,利於縮小連接墊之尺寸 5 及間距’亦能降低封裝體高度之堆疊式封裝模組及其製法。 【先前技術】 • 隨著電子產業的蓬勃發展,電子產品亦逐漸進入多功 能、高性能的研發方向。為滿足半導體封裝件高積集度 10 (Integration)以及微型化(Miniaturization)的封裝要求,提供 多數主被動元件及線路連接之封裝基板,亦逐漸由單層板 演變成多層板,以使在有限的空間下,藉由層間連接技術 (Interlayer connection)擴大封裝基板上可利用的佈線面積 而配合高電子密度之積體電路(Integrated circuit)需求。此 15外’為符合產品小型化與多功能之要求,高腳數且效能佳 φ 之封裝結構成為現今封裝主流,同時亦促使廠商投入系統 整合型封裝(SIP)之發展,以將不同的晶片或其他電子元 件,整合於同一封裝模組内,俾能執行相當於系統層級之 功能。系統整合型封裝(SIP)具有微型化、高效能、及低成 20本之優勢;同時,更能減少或消除客戶對高速電路設計的 需求,並有效減少電磁干擾(EMI)的噪音。 為達成系統整合型封裝,請參見圖丨,習知之堆疊式封 裝模組主要係利用封裝疊加(Package 0n Package,p〇P)技 術,將兩個封裝結構整合於單一封裝模組中。此堆疊式封 5 1360217 裝2組包括一第—封裝結構1及一第二封裝結構第一封 裝結構1與第二封裝結構1,係形成打線接合型態之封袭結 構第一封裝結構1主要係由一封裝基板10、一晶片u、複 數金屬線14以及-封谬材料15所構成。在此該封裝基板 10之第一表面10a具有複數打線焊墊101及複數第一連接墊 1 曰02而相對之第二表面⑽具有複數第二連接塾M3。而該 晶片11則配置於該封裝基板狀第—表面⑽上且該晶片 U之作用面Ua具有複數電極墊⑴’其藉由該些金屬線14 而與該封裝基板1()之打線焊塾1G1電性連接。此外,該封膠 材料15係包覆該晶月11以及該些金屬線14。又,此第一封 裝結構1之第一連接墊102上接置有複數焊料球104,以疊加 第—封裝結構Γ於第—封裝結構1之上方。在此,第二封裝 結構Γ之封裝型態與第-封裝結構1相同。 、 15 一然而,上述堆疊式封裝模組卻有諸多缺點急需改善:其 此堆疊式封裝模組易因不對稱結構而有板㈣的問題 發生;其二’藉由焊料球電性連接兩封裝結構時,若助焊 ,未完整塗佈於焊接處,則會有虛焊的情況發生;其三, 豐加第二封裝結構於第一封裝結構上方時,封膠材料及所 有-定高度’限制了第二封裝結構與第一封裝結 ^的最小間距’不易降低該封裝模组高度,亦限制焊料 ,及對應連接墊之最小尺寸,不僅不利於減少焊料以節省 :本’亦不利於縮小連接墊之間距,而無法滿足產 化之需求。 20 1360217 據此,提供-種可解決上述缺點之堆疊式封裝模組係 本發明之重要目標。 【發明内容】 10 本發明之主要目的係在提供一種堆疊式封裝模組,其 可避免板魏的問題發生,此外,本發明可省略植球製程, 以避免以焊料球電性連接兩封裝結構時,因助焊劑未完整 塗佈於焊接處而導致虛焊之問題發生,再者,本發明亦有 利於縮小連接塾之間距,且能節省成本。最後,本發明能 降低封裝模組之整體高度,以達職品微小化之要求。 15 為達成上述目的,本發明提供一種堆疊式封裝模組, 其包括.一第一封裝結構,係包含有一第一晶月及一第一 封裝基板’其中第-晶片係與第一封裝基板電性連接,而 第一封裝基板具有一第一表面及相對之-第二表面,且第 一表面具有複數第-連接塾,第二表面具有複數第二連接 墊,一第二封裝結構,係包含有一第二晶片及一第二封裝 基板,其中第二晶片係與第二封裝基板電性連接,而第二 封裝基板具有-第-表面及相對之一第二表面,且第二表 20 =複數第二連接墊;一表面陶完化之鋁金屬板,係配 置於第-封裝結構與第二封裝結構之間,其中,第一 係設置於第-封裝基板之第_表面上,而該表面陶^之 鋁金屬板具有一第一開口,俾以容置第一晶片,且該表面 陶究化之紹金屬板復具有複數通孔,該些通孔之相對兩端 係刀別對應第-封裝結構之該些第一連接塾及第二封裝結 7 1360217 構之該些第二連接塾;以及-金屬膏,係填充於該表面陶 瓷化之鋁金屬板之該些通孔中,以電性連接第—封穿纟士構 之該些第一連接墊與第二封裝結構之該些第二連接墊。 於本發明之堆疊式封裝模組中’第一封裝結構與第二 5 封裝結構可為任意型式之封裝結構,例如,覆晶封裝結構、 打線封裝結構等等之型式,其中,若第一封裝結構係第一 晶片設置於第一封裝基板之第一表面上之封裝結構(如覆 晶封裝結構或打線封裝結構)’則該表面陶瓷化之鋁金屬板 可復具有一第一開口,俾以容置第一晶片。同樣地,若第 10 —封裝結構係第二晶片設置於第二封裝基板之第二表面上 之封裝結構(如,覆晶封裝結構或打線封裝結構),則該表面 陶瓷化之鋁金屬板復可具有一第二開口,俾以容置第二晶 片。此外,第一封裝結構之封裝型式可與第二封装結構相 同或不同。 15 於本發明之堆疊式封裝模組中,若第一封裝基板之第 一表面上復具有至少一第一被動元件,則該表面陶瓷化之 铭金屬板復可具有至少一第三開口,俾以容置該至少一第 一被動元件《同樣地,若第二封裝基板之第二表面上復具 有至少一第一被動元件’則該表面陶究化之銘金屬板復可 20 具有至少一第四開口,俾以容置該至少一第二被動元件。 於本發明之堆疊式封裝模組中,該金屬膏之材料不 限,較佳為’銅膏或銀膏》 本發明復提供一種堆疊式封裝模組之製法,包括:提 供一表面陶瓷化之鋁金屬板,係具有一第一開口及複數通 8 1360217 10 15 20 孔;填充一金屬膏於該些通孔内;以及接置一.第一封裝結 構及一第一封裝結構於該表面陶瓷化之鋁金屬板之兩相對 表面,並使該金屬膏電性連接第一封裝結構與第二封裝結 構,其中’第一封裝結構係包含有一第一晶片及一第一封 裝基板,第一晶片係與第一封裝基板電性連接且容置於該 表面陶瓷化之鋁金屬板之第一開口,而第一封裝基板具有 一第一表面及相對之一第二表面,且第一表面具有複數第 一連接墊,第二表面具有複數第二連接墊;第二封笨結構 係包含有一第二晶片及一第二封裝基板,第二晶片係與第 二封裝基板電性連接,而第二封裝基板具有一第一表面及 相對之一第二表面,第二表面具有複數第二連接墊;且該 表面陶瓷化之鋁金屬板之該些通孔之相對兩端係分別對應 第一封裝結構之該些第一連接墊及第二封裝結構之該些第 一連接墊,俾使第二封裝結構之該些第二連接墊係藉由該 金屬膏與第一封裝結構之該些第一連接墊電性連接。 盘於本發明之堆疊式封裝模組之製法中,帛一封裝結構 與第-封裝結構之接置順序並無限制,其中,可先接置第 :封裝結構於表面陶竟化之铭金屬板之一表面,再接置第 =封裝結構於表面陶竞化之銘金屬板之另一相對表面;或 面先接置第一封裝結構於表面陶瓷化之鋁金屬板之一表 再接置第封裝結構於表面陶瓷化之铭金屬板之另一 相對表面。 9 1360217 於本發明之堆疊式封裝模組之製法中,該金屬膏可藉 由任何方法填充於該些通孔内,較佳為,藉由印刷或點膠 法,將金屬膏填充於該些通孔内。 據此,本發明因具有剛性強之表面陶瓷化之鋁金屬 5 板’故可避免板彎翹的問題發生,此外,此表面陶瓷化之 鋁金屬板具有填入金屬膏之複數通孔以電性連接兩封裝結 構,不僅可省略植球製程’以避免以焊料球電性連接兩封 裝結構時,因助焊劑未完整塗佈於焊接處而導致虛焊之問 題發生’亦避免直接使用焊料球電性連接兩封裝結構,對 10 於焊料球及對應連接墊之最小尺寸限制,有利於縮小連接 墊之尺寸及間距,且能減少金屬膏用量以節省成本。此外, 本發明之表面陶瓷化之鋁金屬板更具有容置晶片或被動元 件之開口,俾能降低封裝模組之整體高度,以達到產品微 小化之要求。 15 【實施方式】 以下係藉由特定的具體實施例說明本發明之實施方 式,熟習此技藝之人士可由本說明書所揭示之内容輕易地 了解本發明之其他優點與功效。本發明亦可藉由其他不同 2〇的具體實施例加以施行或應肖,本說明書中的各項細節亦 可基於不同觀點與應用’在不,障離本發明之精神下進行各 種修姊與變更。 實施例1 10 1360217 凊參考圖2A至2C,係為本發明一較佳實施例之堆疊式 封裝模組製法剖示圖。 .首先,如圖2A所示,提供一表面陶瓷化之鋁金屬板3, 其具有複數通孔31及一第一開口32 ;接著,填充一金屬膏4 5於該些通孔31内,該金屬膏4可藉由印刷或點膠法填充於該 些通孔31内,此外,該金屬膏4之材料不限,於本實施例中, 該金屬膏4係以銅膏藉由點膠法填充於該些通孔31内。 接著,如圖2B所示,接置一第一封裝結構2於表面陶瓷 化之鋁金屬板3之一表面,其中,第一封裝結構2包含有一 10第一晶片21及一第一封裝基板20,第一晶片21係與第一封 裝基板20電性連接,而第一封裝基板2〇具有一第一表面 及相對之一第二表面20b’且第一表面2〇a具有複數第一連 接墊202,第二表面20b具有複數第二連接墊2〇3。更詳述 之,第一封裝結構2主要係由一第一封裝基板2〇、一第一晶 15片21、複數金屬線24以及一封膠材料25所構成。第一晶片 21係配置於第一封裝基板2〇之第一表面2〇a上,且第一晶片 21之作用面21a具有複數電極墊叫,關由該些金屬線24 而與第一封裝基板20之打線焊墊2〇1電性連接。此外,該封 膠材料25係包覆第一晶片21以及該些金屬線24。如圖2Bm 20示,該些通孔31係對應第一封裝結構2之該些第一連接墊 202,且金屬膏4與第一封裝結構2之第一連接墊2〇2電性連 接,而第一開口 32係用以容置第一晶片21。 最後,如圖2C所示,接置一第二封裝結構2,於該表面 陶究化之鋁金屬板3之另一相對表面,其中第二封裝結構2, 11 1360217 5 2丨η 一封裝結構2相同,其係包含有-第二晶片 2= -第二封裝基板2G,,第二晶片21,係與第二封裝基板 2〇電性連接’而第二封裝基板2〇,具有一第一表面2〇a,及相 對之-第二表面2Gb,,第二表面脚具有複數第二連接塾 203,,且第二封裝結構2,之該些第二連接塾2()3,係與該金屬 膏4電性連接’俾使第二封裝結構2,之該些第二連接塾2〇3, 藉由該金屬膏4與第一封裝結構2之該些第一連接墊2〇2電 性連接。
10 15
20 據此,本實施例提供一種堆疊式封裝模組,請參考圖 2C’其包括:一第一封裝結構2,係包含有一第一晶片。及 一第一封裝基板20,其中第一晶片21係與第—封裝基板加 電性連接,*第-封裝基板2G具有―第―表㈣认相對之 一第二表面20b,且第一表面20a具有複數第一連接墊2〇2, 第二表面20b具有複數第二連接墊2〇3 ; 一第二封裝結構 2’,係包含有一第二晶片21,及一第二封裝基板2〇,,其中第 二晶片21’係與第二封裝基板20’電性連接,而第二封裝棊板 20’具有一第一表面20a’及相對之一第二表面2〇b’,且第二 表面20b’具有複數第二連接塾203,; 一表面陶竟化之紹金屬 板3,係配.置於第一封裝結構2與第二封裝結構2,之間,且 該表面陶瓷化之鋁金屬板3具有複數通孔31及一第一開口 32,該些通孔31之相對兩端係分別對應第一封裝結構2之該 些第一連接塾202及第二封裝結構2’之該些第二連接塾 203’,而第一開口32内容置有第一晶片21 ;以及一金屬膏 4’係填充於該表面陶瓷化之鋁金屬板3之該些通孔31令, 12 1360217 以電性連接第一封裝結構2之該些第一連接墊2〇2與第二封. 裝結構2’之該些第二連接墊2〇3,。 又如圖2C’所示係本實施例之另一態樣,其結構與圖2c 大致相同,惟不同處在於,第一封裝結構5與第二封裝結構 5 5為覆晶封裝結構。 實施例2 本實施例大致與實施例丨相同,惟不同處在於,請參見 圖3A,本實施例之第二晶片21’係設置於第二封裝基板 之第二表面20b’上,而該表面陶瓷化之鋁金屬板3復具有一 10 第二開口 33,俾以容置第二晶片21,。 又如圖3A,所示係本實施例之另一態樣,其結構與圖 3A大致相同,惟不同處在於,第一封裝結構5與第二封裝結 構5’為覆晶封裝結構。 實施例3 15 本實施例大致與實施例2相同,惟不同處在於,請參見 圖3B,本實施例之第一封裝基板2〇之第一表面2如上復具有 至少一第一被動元件23,而該表面陶瓷化之鋁金屬板3復具 有至少一第三開口 34,俾以容置該至少一第一被動元件Μ、。 又如圖3B,所示係本實施例之另一態樣,其結構與圖邛 20 大致相同,惟不同處在於,第一封裝結構5與第二封裝結構 5為覆晶封裝結構。 實施例4 本實施例大致與實施例3相同,惟不同處在於,請參見 圖3C,本實施例之第二封裝基板20’之第二表面2〇b,上復具 13 1360217 有至少一第二被動元件23’,而該表面陶瓷化之鋁金屬板3 復具有至少一第四開口35,俾以容置該至少一第二被動元 件 23’。 又如圖3C’所示係本實施例之另一態樣,其結構與圖3c 5 大致相同,惟不同處在於,第一封裝結構5與第二封裝結構 5’為覆晶封裝結構。 上述實施例僅係為了方便說明而舉例而已,本發明所 主張之權利範圍自應以申請專利範圍所述為準,而非僅限 於上述實施例。 10 【圖式簡單說明】 圖1係習知之堆疊式封裝模組剖視圖。 圖2A至2C係本發明一較佳實施例之堆疊式封裝模組製作 流程剖視圖。 15 圖3A至圖3C’係本發明其他較佳實施例之堆疊式封裝模組 剖視圖。 【主要元件符號說明】 1,2,5 1’,2’,5’ 10 10a,20a,20a,,50a,50a’ l〇b,20b,20b5,50b,50b* 101,201 102,202,502 第一封裝結構 第二封裝結構 封裝基板 第一表面 第二表面 打線焊墊 第一連接墊 1360217 103,203,203*,503,5035 第二連接墊 104 焊料球 11 晶片 1 la,21a,5 la 作用面 111,211,511 電極墊 14,24 金屬線 15,25 封膠材料 20,50 第一封裝基板 20,,50’ 第二封裝基板 21,51 第一晶片 21,,51, 第二晶片 23,53 第一被動元件 23,,53’ 第二被動元件 3 表面陶瓷化之鋁金屬板 31 通孔 32 第一開口 33 第二開口. 34 第三開口 35 第四開口 4 金屬膏 504 第三連接墊 56 焊料凸塊 57 底膠材料 15

Claims (1)

1360217 第96141601號,100年9月修正頁 十、申請專利範圍: ι· 一種堆疊式封裝模組,包括: ~ ~! 一第一封裝結構,係包含有一第一晶片及一第一封裝 基板’其中第一封裝基板具有一第一表面及相對之一第二 5 表面,而第一晶片係設置於第一封裝基板之第一表面上並 與第一封裝基板電性連接,且第一封裝基板之第一表面具 有複數第一連接墊,而第二表面具有複數第二連接墊; 一第二封裝結構,係包含有一第二晶片及一第二封裝 基板其中第一封裝基板具有一第一表面及相對之一第二 10表面,而第二晶片係設置於第二封裝基板之第二表面上並 與第二封裝基板電性連接,且第二封裝基板之第二表面具 有複數第二連接墊並面向第一封裝基板之第一表面; 一表面陶瓷化之鋁金屬板,係配置於第一封裝結構與 第一封裝結構之間,其中,該表面陶瓷化之鋁金屬板具有 15 一第一開口及一第二開口,俾以分別容置第一晶片及第二 曰曰片,且該表面陶瓷化之鋁金屬板復具有複數通孔,該些 通孔之相對兩端係分別對應第一封裝結構之該些第一連接 塾及第二封裝結構之該些第二連接墊;以及 金屬膏,係填充於該表面陶瓷化之鋁金屬板之該些 通孔中以電性連接第一封裝結構之該些第一連接墊與第 一封裝結構之該些第二連接墊。 2·如申請專利範圍第1項所述之封裝模組,其令,第 封裝基板之第一表面復包括複數打線焊墊,且第一晶片 1360217 係藉由複數金屬線而與第一封裝基板之打線焊墊電性連 接。 3. 如申請專利範圍第丨項所述之封裝模組,其中,第 一封裝基板之第一表面復包括複數第三連接墊,且第一晶 5 片係藉由複數焊料凸塊以覆晶方式而與第一封裝基板之第 三連接墊電性連接。 4. 如申請專利範圍第1項所述之封裝模組,其中,第 二封裝基板之第二表面復包括複數打線焊墊,且第二晶片 係藉由複數金屬線而與第二封裝基板之打線焊墊電性連 10 接。 5.如申請專利範圍第1項所述之封裝模組,其中,第 二封裝基板之第二表面復包括複數第三連接墊,且第二晶 片係藉由複數焊料凸塊以覆晶方式而與第二封裝基板之第 三連接墊電性連接。 15 6.如申請專利範圍第1項所述之封裝模組,其中,第 一封裝基板之第一表面上復具有至少一第一被動元件而 該表面陶瓷化之鋁金屬板復具有至少一第三開口,俾以容 置該至少一第一被動元件。 7. 如申請專利範圍第6項所述之封裝模組’其中,第 20二封裝基板之第二表面上復具有至少一第二被動元件,而 該表面陶瓷化之鋁金屬板復具有至少一第四開口俾以容 置該至少一第二被動元件。 & 8. 如申請專利範圍第丨項所述之封裝模組,其中,該 金屬膏為銅膏及銀膏之其中一者。 Μ 17 1360217 9. 一種堆疊式封裝模組之製法,包括: 提供一表面陶瓷化之鋁金屬板,係具有一第一開口、 一第二開口及複數通孔; 填充一金屬膏於該些通孔内;以及 5 接置一第一封裝結構及一第二封裝結構於該表面陶瓷 化之鋁金屬板之兩相對表面,並使該金屬膏電性連接第一 封裝結構與第二封裝結構,其中,第一封裝結構係包含有 一第一晶片及一第一封裝基板,第一封裝基板具有一第一 表面及相對之一第二表面,而第一晶片係接置於第一封裝 10 基板之第一表面上並與第一封裝基板電性連接,且第一晶 片係容置於該表面陶瓷化之鋁金屬板之第一開口,又第一 封裝基板之第一表面具有複數第一連接墊,而第二表面具 有複數第二連接墊;第二封裝結構係包含有一第二晶片及 一第二封裝基板,第二封裝基板具有一第一表面及相對之 15 一第二表面,而第二晶片係接置於第二封裝基板之第二表 面上並與第二封裝基板電性連接,且第二晶片係容置於該 表面陶瓷化之鋁金屬板之第二開口,又第二封裝基板之第 二表面具有複數第二連接墊並面向第一封裝基板之第一表 面;且該表面陶瓷化之鋁金屬板之該些通孔之相對兩端係 20 分別對應第一封裝結構之該些第一連接墊及第二封裝結構 之該些第二連接墊,俾使第二封裝結構之該些第二連接墊 係藉由該金屬膏與第一封裝結構之該些第一連接墊電性連 接。 1360217 10. 如申請專利範圍第9項所述之製法,其中,該金屬 膏係藉由印刷或點膠法而填充於該些通孔内。 11. 如申請專利範圍第9項所述之製法,其中,第一封 裝基板之第一表面復包括複數打線焊墊,且第一晶片係藉 5 由複數金屬線而與第一封裝基板之打線焊墊電性連接。S 12·如申請專利範圍第9項所述之製法,其中,第一封 裝基板之第一表面復包括複數第三連接墊,且第一晶片係 藉由複數焊料凸塊以覆晶方式而與第一封裝基板之第三連 接墊電性連接。 10 13.如申請專利範圍第9項所述之製法,其中,第二封 裝基板之第二表面復包括複數打線焊墊,且第二晶片係藉 由複數金屬線而與第二封裝基板之打線焊塾電性連接。 14. 如申請專利範圍第9項所述之製法,其中,第二封 裝基板之第二表面復包括複數第三連接整*,且第二晶片係 I5 藉由複數焊料凸塊以覆晶方式而與第二封裝基板之第三連 接墊電性連接。 15. 如申請專利範圍第9項所述之製法,其中,第一封 裝基板之第一表面上復接置有至少一第一被動元件,而該 表面陶瓷化之鋁金屬板復具有至少一第三開口,俾以容置 20 該至少一第一被動元件。 16. 如申請專利範圍第15項所述之製法,其中,第二封 裝基板之第二表面上復接置有至少一第二被動元件,而該 表面陶瓷化之鋁金屬板復具有至少一第四開口,俾以容置 該至少一第二被動元件。 1360217 17.如申請專利範圍第15項所述之製法,其中,該金屬 膏為銅膏及銀膏之其中一者。 20
TW096141601A 2007-11-02 2007-11-02 Stacked packaging module and method for manufactur TWI360217B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW096141601A TWI360217B (en) 2007-11-02 2007-11-02 Stacked packaging module and method for manufactur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096141601A TWI360217B (en) 2007-11-02 2007-11-02 Stacked packaging module and method for manufactur

Publications (2)

Publication Number Publication Date
TW200921886A TW200921886A (en) 2009-05-16
TWI360217B true TWI360217B (en) 2012-03-11

Family

ID=44728011

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096141601A TWI360217B (en) 2007-11-02 2007-11-02 Stacked packaging module and method for manufactur

Country Status (1)

Country Link
TW (1) TWI360217B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681359A (zh) * 2012-09-19 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法

Also Published As

Publication number Publication date
TW200921886A (en) 2009-05-16

Similar Documents

Publication Publication Date Title
CN103620773B (zh) 两个或多个晶元的多晶元背面堆叠
TW502406B (en) Ultra-thin package having stacked die
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
US7242081B1 (en) Stacked package structure
TW494511B (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
TW200908268A (en) Packaging substrate structure with capacitor embedded therein and method for fabricating the same
CN101378052A (zh) 具有无源元件的集成电路封装
CN102110672B (zh) 芯片堆叠封装结构及其制造方法
TWI225291B (en) Multi-chips module and manufacturing method thereof
CN103779290A (zh) 连接基板及层叠封装结构
TW201227916A (en) Multi-chip stack package structure and fabrication method thereof
CN101452860B (zh) 多芯片堆叠结构及其制法
CN103715152A (zh) 连接基板及层叠封装结构
US20090115045A1 (en) Stacked package module and method for fabricating the same
TWI360217B (en) Stacked packaging module and method for manufactur
TW201446089A (zh) 半導體封裝件及其製法
CN202394887U (zh) 具有堆叠芯片的半导体封装结构
TW200933868A (en) Stacked chip package structure
TW200828527A (en) Chip package and method of manufacturing the same
JP2007281201A (ja) 半導体装置
CN101355040B (zh) 多芯片堆叠结构及其制法
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
TW200837922A (en) Multi-chip stack package efficiently using a chip attached area on a substrate and its applications
KR20080067891A (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees