TWI357981B - Testing system and method of liquid crystal displa - Google Patents

Description

1357981

三_號：TW3440PA 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種測試系統及方法，且特別是有關 於一種液晶顯示面板之測試系統及方法。 【先前技術】 液晶顯示器技術依驅動方式可分為被動矩陣式 (passive matrix)與主動矩陣式（active matrix)驅動兩種，但 是由於未來對於顯示器要求愈來愈高，在高解析度和大面 積化的需求下’主動矩陣式液晶顯示器技術將成為未來市 場的主流。 在測試方面，一般在製造液晶顯示器時必須經由短路 桿（shorting bar)測試或經由全部接點（fulu〇ntact)測 試，以確定所製造出來的顯示面板能夠正常運作。儘警全 部接點測試可詳細判斷每一條訊號線的正常與否，但其所 需測試時間長、製程成本高，較不適用於大量生產。 請參照第1圖，繪示傳統上採用短路桿測試之薄賤電 晶體液晶顯示器（Thin Film Transistor-Liquid Crystal

Display，TFT-LCD)之顯示面板之示意圖。如第1圖所示， TFT-LCD之液晶顯示面板1包括一顯示區2。多條閘概線 3及資料線5於顯示區2上定義出複數個晝素區，且务二 個晝素區具有一薄膜電晶體（TFT) 7及一晝素電極9。此 外，顯示區2的外圍設置有短路桿i6a，16b，1%及18b 短路桿16a及16b係與資料線3電性連接，短路桿18玨及 6 1357981 18b係與閘極線5電性連接。測試時，顯示面板1上之短 路桿16a, 16b，18a及18b外接測試接墊（圖未示），再由 測試裝置透過測試接墊來對TFT-LCD進行檢測。 目前多數之主動矩陣式液晶顯示器皆係於面板上另 設置閘極驅動器（gate driver，圖未示）與源極驅動器 (sourcednver’圖未示）’用以分別產生閘極脈波訊號 (gate pulse signal)與資料訊號（datasignal)。由於此方 式之成本較南，其他替代方式因而產生；例如，直接將驅 動電路整合於玻璃基板上，此即所謂之整合驅動電路 (IntegratedDdver Circuit)。然而，驅動電路設計上的差 異使得前述之短路桿（shorting bar)測試或全部接點（fuU contact)測試並無法適用於整合驅動電路之測試上。 【發明内容】 本發明係有關於-種液晶顯示面板之測試系統及方 法。此測試系統及方法係針對採用整合驅動電路之液晶 不面板所設計〇、 …根據本發明之第一方面’提出一種液晶顯示面板之測 试系統’ 系統包括：—基板、—驅動電路、 士 接塾、及-第二測試接墊。基板更包括—晝素陣列，二 素陣列之-侧具有-晝素賴區與該畫素_連接。驅ς 電路係形絲基板上’連接於晝制試區之彳目對於竺素 列之另-側，用以提供訊畫素_。第〜接塾 與驅動電路連接，而第二賴接墊係與晝相試區連ί 1357981 根據本發明之第二方面，提出一種液晶顯示面板之測 試方法’此方法包括：首先，提供—基板。基板包括一晝 素陣列及-驅動電路。晝素陣列之—侧具有―畫素測試區 與晝素陣列連接，而驅動電路係連接於晝素測試區之相對 於晝素陣列的另一側，用以提供訊號至畫素陣列。接著， 測試液晶顯示面板是^有缺陷，並據以產生―第—測試圖 樣（testing pattern )。此外，測試晝素測試區是否有缺陷， 並據以產生-第二測試圖樣。最後，整合第—測試圖樣及 第二測試圖樣’並據以判定缺陷係發生於驅動電路或畫素 陣列。 根據本發明之第三方面，提出—種陣列基板，此陣列 基板包括：-晝素❹卜—猶電短路線段 (Shorting line seetiGn)、以及—第二短路線段。晝素陣列 之-侧具有-晝素測試區與該晝素陣列連接。驅動電路係 連接於晝素職區之相對於晝素_之另—測，用以提供 訊號至晝料列。第-短路線係連接於驅動電路，而第二 短路線係連接於晝素陣列。 為讓本發明之上勒容能更明顯易懂，下文特舉一較 佳貝施例，並配合所附圖式’作詳細說明如下： 【實施方式】 试糸統 種液^照第2圖，其繪示依照本發明—較佳實施例的一 種液痛不面板之測試系統之示意圖。液晶顯示面板之測 包括：-基板U)、-驅動電路12、第一測試接 8 1357981

^達編號：TW3440PA 塾31a、3 lb、31c及31d、以及第二測試接墊32a及32b。 基板10更包括一畫素陣列20’且晝素陣列2〇之一側具有 • 一晝素測試區21與該晝素陣列20連接。驅動電路12係 形成於基板10上，連接於晝素測試區21之相對於晝素陣 列20之另一側，透過訊號線14提供訊號至晝素陣列2〇。 卓一測试接墊31a、31b、31c及31d係與驅動電路12連接， 而第二測試接墊32a及32b係與晝素測試區21連接。 鲁 驅動電路12可為閘極驅動器（Gate driver )或源極驅 動器（SourceDriver)，且晝素測試區21對應於至少一閘 極線或至少一資料線，以針對其所對應之單一或多個晝素 進行偵測。在此實施例中，驅動電路12係較佳地為閘極 • 驅動器’且第二測試接墊32a及32b係較佳地為奇數閘極 線（Gate Odd ’ GO)測試墊及偶數閘極線（GateEven， GE)測試墊’故而晝素測試區21對應於至少一奇數閘極 線及至少一偶數閘極線14。如第2圖所示，第一測試接塑* φ 31a、31b、31c及31d及第二測試接墊32a及32b係設置 於基板10上之切割線11外之區域。第一測試接塾31 a、 31b、31c及31d包括一正相時脈訊號（CK)測試塾、一 反相時脈訊號（XCK)測試墊、一起始時脈訊號（!Start

Pulse ’ SP)測試墊、及一拉低模組（puii Down，pd)測 s式墊>。值得注意的是，此較佳實施例中之閘極驅動器與習 知於面板上另設置之閘極驅動器並不相同，本實施例之閘 極驅動器係為一種整合驅動電路之設計；實務上的作法係 於基板10上製作電路功能等同於閘極驅動器之移位暫存 9 1357981

三達編號：TW3440PA 器（shift register)，稱之閘極整合驅動電路（Gate driver on Array，GO A )。 如第2圖所示，液晶顯示面板之測試系統更包括：第 一短路線（shorting line ) 41 及第二短路線（shorting line ) 42a及42b。第一短路線41係設置於基板ι〇，用以將第一 測試接墊31a、31b、31c及3Id連接至驅動電路12 ;第二 短路線42a及42b係設置於基板10，用以將第二測試接 墊32a及32b連接至晝素測試區21。 請參照第3圖，其繪示使用第2圖之液晶顯示面板之 測試系統之測試方法之流程圖。首先，開始於步驟31〇提 供基板10，包括晝素陣列20及驅動電路12。畫素陣列20 之一側具有畫素測試區21與畫素陣列20連接，而驅動電 路12係位於該畫素測試區21之相對於晝素陣列20的另 一側’用以提供訊號至畫素陣列21。接著，先進入第一階 4又剩試’在步驟320測試液晶顯示面板是否有缺陷，並據 以產生一第一測試圖樣（testing pattern )。測試該液晶顯示 面板之步驟包括：提供第一測試墊31a、3 lb、31c及3ld; 並提供第一短路線41以電性連接第一測試墊31a、31b、 3lc及31d與驅動電路12 ;測試裝置再經由第一測試接塾 31a、31b、31c及31d及第一短路線41進行測試，並依據 第〜測試圖樣判斷液晶顯示面板是否有缺陷。於步驟33〇 中’若經由第一測試接塾31 a、31 b、31 c及31 d未測出液 晶_示面板有缺陷，則於步驟340判定驅動電路12及晝 素陣列20皆正常而結束本方法；若第一測試圖樣顯示液 1357981 晶顯不面板有缺陷，則進入步驟35〇。步驟35〇係為第二 階段測試，測試晝素測試區2卜並據以產生—第二測試圖 樣。測試晝素測試區21之步驟包括：提供第二測試塾1 及32b，並提供第一短路線42a及42b以電性連接第二測 試墊3 2a及32b與晝素測試區2丨；測試裝置再經由第二測 試接墊32a及32b及第二短路線42a及桃進行測試以判 斷晝素測試區是否有缺陷。接著在步驟36〇中，整合第一 測試圖樣及第二測試圖樣。由於在第一階段測試中，已從 第一測試圖樣中測試出液晶顯示面板有缺陷，因而在第二 階段測試完成後’賴裝置可整合第―測試圖樣及第二測 試圖樣進而判定缺陷係發生於驅動電路12或晝素陣列 21。即，倘若第一階段測試之第一測試圖樣顯''示液晶顯示 面板有缺陷，步驟370由第二測試圖樣顯示出晝素測試區 21沒有缺陷，則於步驟380判定缺陷係發生於驅動電路 U而結束本方法。相反地，若除了第一階段測試之第一測 s式圖樣顯示液晶顯示面板有缺陷，且於步驟由第二測 试圖樣顯示出晝素測試區21亦有缺陷，則於步驟39〇判 定缺陷係發生於晝素陣列20而結束本方法。此外，當完 成液晶顯示面板之測試後，第一測試接塾31 a、31 b、31 c 及31d及第二測試接墊32a及32b以及部分位於基板1〇 上之切割線11外之區域之第一短路線41及第二短路線 42a及42b將沿著切割線111被切割移除。 請參照第4圖，其繪示使用第2圖之液晶顯示面板之 測試系統之另一測試方法之流程圖。第4圖與第3圖之測 11 1357981 試方法，其最主要的差異在於：第3圖之測試方法中測試 晝素測試區之步驟3 5 0係在測試液晶顯不面板之步驟3 2 0 之後，而第4圖之測試晝素測試區是否有缺陷之步驟420 係在測試液晶顯示面板是否有缺陷之步驟450之前。亦 即，兩測試方法之第一階段測試與第二階段測試之測試對 象係恰好相反。 如第4圖所示，首先開始於步驟410提供基板10， 包括晝素陣列20及驅動電路12。畫素陣列20之一侧具有 晝素測試區21與晝素陣列20連接，而驅動電路12係連 接於該晝素測試區21之相對於晝素陣列20的另一側，用 以提供訊號至晝素陣列21。接著，先進入第一階段測試， 在步驟420測試晝素測試區是否有缺陷，並據以產生一第 二測試圖樣。測試畫素測試區21之步驟包括：择供第二 測試墊32a及32b ;並提供第二短路線42a及42b以電性 連接第二測試墊32a及32b與晝素測試區21 ;測試裝置再 經由第二測試接墊32a及32b及第二短路線42a及42b進 行測試以判斷晝素測試區是否有缺陷。於步驟430中，若 經由第二測試接墊32a及32b測出晝素測試區有缺陷，則 於步驟440判定缺陷係發生於晝素陣列20而結束本方 法；若第二測試圖樣顯示液晶顯示面板沒有缺陷，則進入 步驟450。步驟450係為第二階段測試，測試液晶顯示面 板是否有缺陷’並據以產生一第一測試圖樣。測試該液晶 顯示面板之步驟包括：提供第一測試墊31a、31b、31c及 31d ;並提供第一短路線41以電性連接第一測試墊31a、 12 1357981

Mb、31c及31d與驅動電路12 ;測試裝置再經由第一測 。式接墊31 a、31 b、31 c及31 d及第一短路線41進行測試， 並依據第一測試圖樣判斷液晶顯示面板是否有缺陷。接著 在步驟460中，整合第一測試圖樣及第二測試圖樣。此時， 由於在第一階段測試中，已從第二測試圖樣中測試出晝素 測試區沒有缺陷，因而在第二階段測試完成後，測試裝置 可整合第二測試圖樣及第一測試圖樣進而判定缺陷係發 生於驅動電路12或晝素陣列21。因此，若除了第一階段 測忒之弟二測試圖樣顯示晝素測試區21沒有缺陷，若於 步驟470由第一測試圖樣亦同樣顯示出液晶顯示面板沒有 ，陷，則於步驟480判定畫素陣列2〇及驅動電路12皆正 常而結束本方法。相反地，倘若第一階段測試之第二測試 圖樣顯示晝素測試區21沒有缺陷，且於步驟47〇由第一 測δ式圖樣顯不出液晶顯示面板有缺陷，則於步驟4卯判定 缺陷係發生於驅動電路12而結束本方法。同樣地，當完 成液晶顯示面板之測試後，第一測試接墊31a、3ib、W3ie 及31d及第二測試接墊32&及32b以及部分位於基板⑺ 上之切割線11外之區域之第一短路線41及第二短路線 42a及42b將沿著切割線11丨被切割移除。 除此之外，依據本發明之實施例，測試方法中之測試 晝素測試區之步驟以及測試液晶顯示面板之步驟亦可同 步進仃’並接著於整合步驟中經由兩測試圖樣判定缺陷係 發生於驅動電路12或畫素陣列21，於此不再贅述。 請參照第5圖，其繪示依照本發明一較佳實施例的一

I 丄乃7981 ( 第 種陣列基板之示意圖。陣列基板500包括：晝素陣列2〇、 驅動電路 12、第一短路線段（shorting line section ) 51、 乂及第—短路線段（shorting line section) 52a 及 52b 〇 金 素陣列20之—側具有畫素測試區21與晝素陣列2〇連接。 驅，電路12係連接於晝素測試區21之另一測，用以提供 訊號至畫素陣列20〇第一短路線段51係連接於驅動電路 12，而第二短路線段52a及52b係連接晝素測試區2】 5圖所繪示為完成測試且完成基板切割後之陣列基板 500，具有切割後之基板5〇。因此，第一短路線段η、以 及第二短路線段52a及52b係為第2圖中測試系統之第一 短路線41、以及第二短路線42&及桃中對應設置於基板 10上之切割線11内之部分線段。 /本發明上述實施例所揭露之液晶赫面私其測試 糸統及方法’特別仙於具有整合驅動電路之液晶 顯示面 反m式。本發明上述實施例係於製造過程中分別對液晶 不面板及晝素測試區進行兩階段測試，並可經由整合兩 =段測試之絲而確切找到缺_發生於_電路或是 :素陣列’而據以進行修復。如此將可大幅節省液晶顯 不器之製造成本。 綜上所述，雖然本發明已以—較佳實施例揭露如上， =、並非㈣限定本發明。本發明所屬技術領域中具有通 夕宙^者在不脫離本發明之精神和範_，當可作各種 "潤飾因此’本發明之保護範圍當 附之 專利範圍所界定者為準。 1357981

三達編號：TW3440PA ' 【圖式簡單說明】 第1圖（相關技藝）繪示傳統上採用短路桿測試之薄 - 膜電晶體液晶顯示器之顯示面板之示意圖。 . 第2圖繪示依照本發明一較佳實施例的一種液晶顯 示面板之測試系統之示意圖。 第3圖繪示使用第2圖之液晶顯示面板之測試系統之 測試方法之流程圖。 第4圖繪示使用第2圖之液晶顯示面板之測試系統之 ^ 另一測試方法之流程圖。 第5圖繪示依照本發明較佳實施例的一種陣列基板 之示意圖。 15 1357981

三達編號：TW3440PA 【主要元件符號說明】

顯不面板 顯不區 資料線 閘極線 薄膜電晶體 晝素電極 、50 :基板 :切割線 12 :驅動電路 14 :訊號線 16a、16b、18a、18b :短路桿 20 :晝素陣列 21 :晝素測試區 31a、31b、31c、3Id :第一測試接墊 32a、32b :第二測試接墊 41 :第一短路線 42a、42b :第二短路線 51 :第一短路線段 52a、52b :第二短路線段 500 :陣列基板 16

Claims (1)

1. 1357981 » - _ ^ · 十、申請專利範圍： 1. 一種液晶顯示面板之測試系統，包括： 一基板，包括一畫素陣列，該畫素陣列之一側具有一 ' 晝素測試區與該晝素陣列連接； 一驅動電路，形成於該基板上，連接於該畫素測試區 之相對於該畫素陣列之另一侧，用以提供訊號至該晝素陣 列； 一第一測試接墊，與該驅動電路連接，用以產生一第 一測試圖樣（testing pattern );以及 一第二測試接墊，與該晝素測試區連接，用以產生一 第二測試圖樣； 其中，從整合之該第一測試圖樣及該第二測試圖樣來 判定該缺陷係發生於該驅動電路或該晝素陣列； 其中，當經由該第二測試接墊測出該晝素測試區有缺 陷，則判定該缺陷係發生於該晝素陣列； 其中，當經由該第一測試接墊測出該液晶顯示面板有 缺陷且經由該第二測試接墊未測出該晝素測試區有缺 陷，則判定該缺陷係發生於該驅動電路。 2. 如申請專利範圍第1項所述之測試系統，其中該 系統更包括： 一第一短路線（shorting line )，設置於該基板，用以 電性連接該第一測試接墊與該驅動電路；以及 ^ 一第二短路線（shorting line)，設置於該基板，用以 電性連接該第二測試接墊與該晝素測試區。 17 丄乃/981 100年2月22日修正替換頁 3.如申請專利範圍第1項所述之測試系統’其中該 驅動電路係一閘極驅動器（Gate driver )，該晝素測試區對 應於至少一閘極線。 4·如申請專利範圍第3項所述之測試系統，其中該 第一娜试接塾係一閘極線測試塾。 5.如申請專利範圍第1項所述之測試系統，其中該 第一測試接墊包括一正相時脈訊號（CK)測試墊、一反相 時脈訊號（XCK)測試塾、一起始時脈訊號（Start Pulse， SP )測試墊、及一拉低模組（Pull D〇wn，PD)測試墊。 6·如申請專利範圍第1項所述之測試系統，其中該 第二測試接墊包括一奇數閘極線（Gate Odd，GO)測試墊 及—偶數閘極線（Gate Even，GE )測試墊。 7. 如申請專利範圍第6項所述之測試系統，其中該 驅動電路係一閘極驅動器（Gatedriver)，該畫素測試區對 應於至少一奇數閘極線及至少一偶數閘極線。 8. 如申請專利範圍第7項所述之測試系統，其中該 奇數閘極線測試墊係電性連接於該至少一奇數閘極線，且 "亥偶數閘極線測試墊係電性連接於該至少一偶數閘極線。 9. 一種液晶顯示面板之測試方法，包括： 提供一基板’包括一畫素陣列及一驅動電路，該晝素 陣列之一側具有一晝素測試區與該晝素陣列連接，該驅動 電路係連接於該晝素測試區之相對於該晝素陣列之另一 側並用以提供訊號至該晝素陣列； 測試該液晶顯示面板是否有缺陷，並據以產生一第一 18 13.57981 100年2月22日修正替換頁 測試圖樣（testing pattern ); 測試該晝素測試區是否有缺陷，並據以產生一第二測 試圖樣；以及 整合該第一測试圖樣及該第二測試圖樣，並據以判定 該缺陷係發生於該驅動電路或該晝素陣列； 其中，當該第一測試圖樣顯示該液晶顯示面板有缺陷 且s亥第二測試圖樣顯示該晝素測試區有缺陷，則判定該缺 陷係發生於該晝素陣列； ，中，在該整合步驟中，當該第一測試圖樣顯示該液 晶顯示面板有缺陷且該第二測試圖樣顯示該畫素測試區 >又有缺陷，則判定該缺陷係發生於該驅動電路。 10.如申請專利範圍第9項所述之測試方法，其中測 試該畫素測試區是否有缺陷之步驟係在測試該液晶顯示 面板是否有缺陷之步驟之後。 ^ n.如申請專利範圍第9項所述之測試方法，其中測 試該畫素測試區是否有缺陷之步驟係在測試該液晶顯示 面板是否有缺陷之步驟之前。 ^ ，12.如申請專利範圍第9項所述之測試方法，其中測 3式該液晶顯示面板是否有缺陷之步驟包括·· 提供一第一測試墊； 一测試 &供第一短路線（shorting line )，連接該第 接墊與該驅動電路；以及 。 晶顯示 經由e亥第一測試墊及該第一短路線判斷該液 面板是否有缺陷。 1357981 100年2月22日修正替換頁 13.如申請專利範圍第9項所述之測試方法，其中測 試該晝素測試區是否有缺陷之步驟包括： 提供一第二測試接墊； 提供一第二短路線（shorting line )，連接該第二測試 接墊與該畫素測試區；以及 經由該第二測試接墊及該第二短路線判斷該畫素測 試區是否有缺陷。 20