[go: up one dir, main page]

TWI355051B - Lead frame structure and its chip package method - Google Patents

Lead frame structure and its chip package method Download PDF

Info

Publication number
TWI355051B
TWI355051B TW096139258A TW96139258A TWI355051B TW I355051 B TWI355051 B TW I355051B TW 096139258 A TW096139258 A TW 096139258A TW 96139258 A TW96139258 A TW 96139258A TW I355051 B TWI355051 B TW I355051B
Authority
TW
Taiwan
Prior art keywords
layer
metal
patterned
insulating layer
metal layer
Prior art date
Application number
TW096139258A
Other languages
English (en)
Other versions
TW200919663A (en
Inventor
Chi Chih Lin
Bo Sun
Hung Jen Wang
Jen Feng Tseng
Original Assignee
Light Ocean Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Light Ocean Technology Corp filed Critical Light Ocean Technology Corp
Priority to TW096139258A priority Critical patent/TWI355051B/zh
Publication of TW200919663A publication Critical patent/TW200919663A/zh
Application granted granted Critical
Publication of TWI355051B publication Critical patent/TWI355051B/zh

Links

Classifications

    • H10W72/0198
    • H10W90/726
    • H10W90/756

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

1355051 九、發明說明: . 【發明所屬之技術領域】 ; 本發明係有關一種晶片封裝技術,特別是一種導線架結 構及其晶片封裝方法。 【先前技術】 傳統導線架在封裝灌膠時會於導線架之表面黏著焊接 面貼上一層膠帶,用以防止溢膠到導線架之焊墊上。然而, 9 膠帶容易有殘膠造成導線架焊墊的污染。當膠帶貼合不良 時,仍然會有溢膠的問題產生。另外,於封裝過程中,更需 增加貼膠帶,去膠帶,除膠等製程;去除膠帶後,導線架之 . 焊接面須再進行鍍錫等表面處理製程,以供其後表面黏著封 裝使用。除了增加成本外,也容易造成良率的損失。此外, 傳統導線架製作需先採購銅板或鐵板,銅板和鐵板都有一定 的厚度,故製作規格會受到限制。 • 【發明内容】 為了解決上述問題,本發明目的之一係提供一種導線架 結構及其晶片封裝方法,於封裝製程中無需使用任何膠帶, 可避免殘膠問題。 - 本發明目的之一係提供一種導線架結構及其晶片封裝 方法,導線架之焊接面無須進行電鍍等表面處理製程即可供 表面黏著封裝使用。 5 1355051 本發明目的之_係提供一種導線架結構及其晶片封事 方法,係利用複數層金屬層來製作導線架,可依需求製^ 種厚度不受限制。 本發明目的之一係提供一種導線架結構及其晶片封带 方法,可製作厚度極薄的導線架結構,可有效降低整體^ 體之高度》 装 本發明目的之一係提供一種導線架結構及其晶片封筆 方法,導線架之焊接部可設計凸出於封裝體,可增加表 2 著封裝時焊錫之信賴度。 本發明目的之一係提供一種導線架結構及其晶片封裝 方法,此導線架結構無須額外設備或製程即可利用現有設備 進行BB片封裝,可降低晶片封裝之成本,且可縮短傳統製 流程並提升產品良率。 屬層,係設置於圖案化開口之金屬載板上, 由複數層金屬層所組合而成。 為了達到上述目的,本發明一實施例之導線架結構,包 括.一金屬載板;一第一絕緣層,係設置於金屬載板上,其中第— 絕緣層具有魏_案化開口暴露出金賴板;以及—醜化第 屈居,孫热要认团也71 nr* — . 其中圖案化第一金屬層係
金屬層並延伸至第二 —絕緣層之表面 6 上’以及-第二金屬層,係設置於第二絕緣層表面上之引腳上,盆中 第三金屬層亦可選擇㈣設置於雜®案化第二金;|層表面上/' 本發明又-實施例之晶片封褒方法,包括:提供一金屬 載板;形成-第-絕緣層於金屬載板上,其中第一絕緣層得、具有複數 個圖案化開Π以暴露出金屬載板;形成_圖案化第—金屬層於金屬载 板上’其中_化第-金屬層係由複數層金屬層所組合而成,且於底 層與頂層之金屬層係分別供焊接與打線或植球之用;設置至少_晶片 ;第絕緣層與部伤圖案化第一金屬層之至少任一上;電性連接晶片 至圖案化第-金屬層上;提供-封裝材料覆蓋晶片、第—絕緣層、圖 案化第一金屬層;以及移除金屬載板。 顿明冉-實施例之晶片封裝方法,包括:提供一金屬 載板’形成-第-絕緣層於金屬載板上,其巾H賴係具有複數 ,圖案化開口以暴露出金屬載板;形成—圖案化第—金屬層於金屬載 板上,其中圖案化第一金屬層係由複數層金屬層所組合而成,且於底 層與頂層之金屬層係分職焊接與打線或植球之用;軸—第二絕緣 層覆蓋第-絕緣層與圖案化第—金屬層,其中第二絕緣層具有複數個 通孔暴露⑽份Μ化第—金屬層;職化第二金屬層於第二 絕緣層上且暴露出部份圖案化第—金屬層與部份第二絕緣層,其中部 伤圖案化第二金屬層係為複數個⑽,且引腳係連接通孔内之圖案化 第-金屬層並延伸至第二絕緣層之表面上;形成—第三金屬層於第二 絕緣層表面上之引腳上,其中該第三金屬層可選擇性的形成於部份圖 案化第二金屬層表面上;設置至少—晶片於第二絕緣層、部份圖案化 ^-金屬層與部分第二金屬層之至少任—上;電性連接“與引腳丨 提供一封紐難蓋晶片、圖案化第—金麟、圖案化第二金屬層、 第二金屬層;以及移除金屬載板。 1355051 【實施方式】 請參照® lAHc,於本實施财,導絲結構係包 : 括—金屬载板10、—第—絕緣層20與-圖案化第一金屬層 3G。其中’第—絕緣層2G設置於金屬載板1GJL且第一絕緣 層2〇具有複數個圖案化開口 21暴露出金屬載板1〇。圖案化 第-金屬層30設置於圖案化開口内21且圖案化第一金屬層则系 由複數層金屬層所組合而成。 接續上述說明,此導線架結構之製法包括提供金屬載板 • 10。接著’形成第一絕緣層20於金屬載板10上。其中,具有複數個 圖案化開口 21之第-絕緣層1〇係利用影像轉移製程、壓模製程 _ding)、壓合製程、黏貼製程、雷射直接成像製程此如 nn_g ’ LDI)或印刷製程所製成。圖案化開口 21暴露出金屬載板 - 10。之後’形成圖案化第一金屬層30於金屬載板1〇上,其中,圖案 • 化第一金屬層30係由複數層金屬層所組合而成,複數層金屬層可由 錫、鉛、金、鎳、銀、鈀、銅、錫鉛之組合所形成。複數層金屬層可 使用電鍍法、濺鍍法、蒸鍍法或印刷法或無電解電鍍法所製 成。另外,於底層與頂層之金屬層係分別供焊接與打線或植球之用。 • 因此’底層之金屬層材質係選擇一可供焊接之金屬材料,如錫、錯、 金、鎳、銀、鈀、銅或錫鉛。而頂層之金屬層材質係選擇一可供打線、 電性連接或植球之金屬材料,如金、鎳、銀、銅、鈀、錫或錫鉛。如 此,完成此導線架結構之製作。其中,導線架結構中之圖案化第一金 屬層30可區分為承載晶片用或引腳用。 請參照圖2A至圖2B,於一實施例中,晶片封裝方法除包括上 • 述導線架結構之製作步驟外,更包含其他步驟。將晶片4〇設置於第 —絕緣層20與部份圖案化第一金屬層30上。接著,電性連接晶片4〇 至圖案化第一金屬層30上。晶月40與圖案化第—金屬層3〇可利用 打線方式電性連接。於另一實施例中,如圖3A至圖3B所示,晶片 8 !:金=:^或_== 圖3C與圖3D所示。於:=之封裝體,如圖2C、圖2D、 封裝體最外圍的圖荦化第、中’切割程序亦可直接切到 出部份第一金屬層H劈讓封袭體之側壁暴露 可以人工目檢方式由側•第一金屬層30在SMT後 況,不需-定要用辭狀況就可得知謝上錫狀 檢驗之彈性。由於_Hmt上錫的狀況,增加製程 -可供焊接之今顧30絲之金屬雜質係選擇 處理即可使用。;、,因此完成之封裝體無須針對谭接面進行表面 板10 二复=Α=所示,導線架結構之金屬載 另後数個圖案化凹槽21,,且圖案 21設置。金屬載板^=== 竿社構製程、_製程或沖壓製程所製成。此導線 j装體’如圖5A、圖5B、圖5C與圖5D所 ^ 於封裝體之焊接部,故可增加焊接時之信賴度。於-實 ίΐΐ,職體在切料村切_封雜最外_ ®案化第-金屬層3G’讓封裝體之侧壁暴露出部份第-金屬層30。第 線架於—實施例中,導 令屬廢w③ 第—絕緣層2g 圖案化第一 =:一一22; 一圖案化第二金屬層32;以及一第三 社述說明,第—絕緣層2g係設置於金屬載板ig上。第一 圖宰化第0^复數個圖案化開口(圖上未標示)暴露出金屬載板ι〇。 圖案第金屬層30係設置於圖案化開口之金屬载板1〇上。其中, 1355051 圖案化第-金屬層3G係使用電鑛法 或無電解電鑛法所製成之複數=二纖或印刷法 層材質係為-可供焊接之金屬材料,成。底層之金屬 打線、電性連接缝球之金屬㈣。層之金屬料Μ為一可供 第二絕緣層22係覆蓋第一絕緣層2〇 其中’第二絕緣層22具有複數個通孔2露部;:層= :32 第一絕緣層22。其令,部份圖案化第二金屬層32
23 _ _ —_ 3G並延伸至第二絕 化第二金屬層則上。 絕緣層22表面上之引腳(圖案
繼續參照圖认、圖6B、圖0C與圖犯,上述導線架 之製法除包括圖1A至圖1B所述之步驟外’更包括其他 驟。利用塗佈製程、喷塗製程、微影製程、印刷製=、壓人製 程或模壓製程形成一第二絕緣層22覆蓋第一絕緣層2〇與圖案^第 -金屬層30。其中,第二絕緣層22具有複數個通孔23暴露出部份圖 案化第一金屬層30。此通孔23可利用雷射鑽孔、盲鑽、印刷、噴塗 或微影方式所製成。利用電鍍、蒸鍍、賤鍍或無電解電鍍方式形成一 圖案化第二金屬層32於第二絕緣層22上並暴露出部份圖案化第—金 屬層30與部份第二絕緣層22»其中,部份圖案化第二金屬層32係用 作為複數個引腳。且此些引腳係連接通孔23内之圖案化第_金屬層 30並延伸至第二絕緣層22之表面上。利用電鍍、蒸鍍、賤鍍或無電 解電鍍方式形成一第三金屬層34於第二絕緣層22表面上之引腳上供 打線或植球之用。其中,第三金屬層係可由複數層金屬層所組人而 成。於一實施例中’圖上未示,第三金屬層更可形成於非弓丨腳之;份 圖案化第二金屬層上。 ” 10 1355051 接續上述說明,請參照圖7A、圖7B、圖8A與圖8B,於一實 施例中,晶片封裝方法還包括設置晶片40於第二絕緣層22與部份圖 案化第二金屬層32上。以打線或植球方式電性連接晶片4〇與引腳(圖 案化弟一金屬層32) ’如圖7A與圖8A所示。之後,提供一封裝材料 50覆蓋晶片40、圖案化第一金屬層3〇、圖案化第二金屬層32、第三 金屬層34 ;以及移除金屬載板10。最後,可沿切割線切割完成 封裝。封裝體在切割時亦可切割到封裝體最外圍的圖案化第一金 屬層30,讓封裝體之側壁暴露出部份第一金屬層3〇。於一實 施例中,圖上未示,晶片亦可設置於第三金屬層上。
於另一實施例中(圖上未示),若金屬載板設計成具有 複數個圖案化凹機應第_絕緣狀圖案觸口設置,則糊上述實 施例之晶片封裝方法所完成之封裝體會具有凸出於封裝體之 部,如圖9A與圖9B所示。 -+ W 做之一係利用一絕緣層定義出導缘 架之焊塾大小’故可省去去除光阻之步驟。於晶片=線 晶粒可直料置於金屬層或絕緣層ρ導_之焊塾可 擇設計成凸出於封裝體表面,以増加焊接的 $ 之係利用電鑛、蒸錢、雜或無電解電鍍 複‘ 合,因此可以降低灌膠時溢膠到導線架之焊接面的門: 外,本發明亦可製作出極薄的多層式的導^的問題另 综合上述,本發明導線㈣則減 線:’可依需求製作各種厚度不受限制,製作 線杀結構,可有效降低整體封裝體古又,、導 無須進行魏等表面處理製程即線架之焊接面 線架之焊接墊可設計凸出於封裝體:、可辦加用;導 焊錫之信賴度。此導線架結構無須額㈣或製;:= 11 1355051 現有設備進行晶片封裝,且於封裝製程中無需使用任何膠 帶,故可避免溢膠或殘膠問題。本發明可降低晶片封裝之成 本並縮短傳統製作流程與提升產品良率。 以上所述之實施例僅係為說明本發明之技術思想及特 點’其目的在使熟習此項技藝之人士能夠瞭解本發明之内容 並據以實施,當不能以之限定本發明之專利範圍,即大凡依 本發明所揭示之精神所作之均等變化或修飾,仍應涵蓋在本 發明之專利範圍内。
【圖式簡單說明】 圖1A、圖1B、圖1C與圖1D所示為本發明一實施例之示意圖。 圖2A、圖2B、圖2C與圖2D所示為本發明一實施例之示意圖。 圖3A、圖3B、圖3C與圖3D所示為本發明一實施例之示意圖。 圖4A與圖4B戶斤示為本發明一實施例之示意圖。
5C與圖5D所示為本發明晶片封裝方法不同實施 例製成之4封裝體之示意圖。 圖6A、圖6B、阁Λ ^ , _丄 圖6C與圖6D所不為本發明一實施例之示意圖。 圖〇圖7Β所不為接續上述圖6Α至圖6D之實施例之示意圖。 與圖8^所不為接續上述圖6A至圖6D之實施例之示意圖》 =與示圖意為本發明晶細方法不同實施例製成之晶片封 12 1355051 【主要元件符號說明】 ίο 金屬載板 20 第一絕緣層 21 圖案化開口 21’圖案化凹槽 22 第二絕緣層 23 通孔 30 圖案化第一金屬層 32 圖案化第二金屬層 34 第三金屬層 40 晶粒 50 封裝材料
13

Claims (1)

  1. 2. 4. 5. 6. 申請專利範園: 一種導線架結構,包含: —金屬載板; —第-絕緣層,係設置於該金屬載板上,其中該第一絕緣層具 有複數個圖案化開口暴露出該金屬載板;以及 一圖案化第-金屬層,係設置於該些_化開口之該金屬載板 j其中該圖案化第-金屬層_複數層金屬層所組合而成。 項1所述之導線架結構,其中該金屬載板具有複數個 圖案化凹槽對應該些圖案化開口設置。 項1所述之導線架結構’其中該些金制係使用電鍍 如妹I電解電鑛法' 錢錄法、蒸鑛法或印刷法所製成。 '•月、、項3所述之導線架結構,其巾於底層之該金屬層 為一可供焊接之金屬材料。 只不 其中於頂層之蝴層材質係 如請求項1所述之導線架結構,更包含: 盆中絕緣層’顧蓋該第—絕緣層與該圖案化第-金屬層, 層愧第二絕緣層具有複數個通孔暴露出部份該些圖案化第一金屬 兑中層’係設置於該第二絕緣層表面上之該些引腳上, 面Γ金屬層亦可選触的雜於部份棚案化第二金屬層表 如請求項6所述之導線架結構, 圖案化凹_制錢軸口設置 _餘具有複數個 8. 如請求項6所述之導線架結構’其中部份該些 屬層係與該些引腳電性隔絕。 ” 一. 9· 一種晶片封裝方法,包含: 提供一金屬載板; 形成―第-絕緣層_金屬載板上,其中該第—絕 複數個圖案化開口以暴露出該金屬載板; 、’…、 形成-圖案化第一金屬層於該金屬載板上, 金屬層係由複數層金屬層所組合而成,且於底層與頂二= 層係分別供焊接與打線或植球之用; 層之t金屬 至少一晶片於該第一絕緣層與部份該圖案化第-金屬層之 電性連接該晶片至該圖案化第一金屬層上; 提供封裝材料覆蓋該晶#、該第__絕緣層、該圖案化第一金 屬層;以及 〃 ' 移除該金屬載板》 Μ 項播9所述之晶片封裝方法,其中該金屬載板具有複數個 圖案化凹槽對應該些圖案化開口設置。 U·如,求項10所述之晶片封裝方法,其中該些圖案化凹槽係使 用深度控制製程、蝕刻製程或沖壓製程所製成。 12·如請求項9所述之晶片封裝方法,其中該第一絕緣層係利用影 像轉移製程、壓膜製程、壓合製程、模壓製程、雷射直接 栽 或印刷製程所製成。 如明求項9所述之晶片封裝方法,其中形成該些金屬層之步 驟^使用電鍍法、無電解電鑛法、*鍵法、蒸鑛法或印刷法 所製成。 Η如明求項9所述之晶片封裝方法,其中該晶片與該圖案化第一 金屬層係利用打線或植球方式電性連接。 15 1355051 i5mr/述之晶片封裝方法,其㈣除糊載板之步顿 係利用剝離製程或蝕刻製程❶ 驟 16. —種晶片封裝方法,包含: 提供一金屬載板; 形成:第-絕緣層於該金屬載板上,其中該第—絕緣層係 複數個圖索化開口以暴露出該金屬載板; 、有 :成化第—金麟於該金屬她上其中麵案化第— 金屬層係料數層金麟所組合而成,且於底層與頂層之該些 層係为別供谭接與打線、電性連接或植球之用; 形成-第二絕緣層覆蓋該第―絕緣層與該圖案化第—金 ^中該第:絕緣層具有複數個通孔暴露出部份該些難化第一^屬 層, 蜀 案化層層上且暴露出部份該圖 麻與啊第邑緣層,其中部份該圖案化第二金屬 ^^引腳,且該些引腳係連接該些通孔内之該些圖案化第 一金屬層並延伸至該第二絕緣層之表面上; 一 形成-第三金屬層於該第二絕緣層表面上之該些引腳上, 二第二金屬層亦可選擇性的形成於部份該圖案化第二金屬層^面 圖案緣層、部雜^層與部份該 電性連接該晶片與該些引腳; ^供一封裝材料覆蓋該晶片、該圖案 第二金屬層、該第三金屬層;以及 相案化 移除該金屬載板。 個圖月幸12所述之晶片封裝方法,其中該金屬板具有複數 個圖案化凹槽對應該些随化開口設置。 复數 16 1355051 18. 如請求項17所述之晶片封裝方法,其中該些圖案化凹槽係使 用深度控制製程、蝕刻製程或沖壓製程所製成。 19. 如請求項16所述之晶片封裝方法,其中該第一絕緣層係利用 影像轉移製程、壓膜製程、壓合製程、模壓製程、雷射直接成像製 程或印刷製程所製成。 20. 如請求項16所述之晶片封裝方法,其中形成該些金屬層之 步驟可使用電鍍法、濺鍍法、蒸鍍法或印刷法或無電解電鍍 法所製成。
    21. 如請求項16所述之晶片封裝方法,其中該晶片與該些引腳係 利用打線或植球方式電性連接。 22. 如請求項16所述之晶片封裝方法,其中移除該金屬載板之步 驟係利用剝離製程或蝕刻製程。 23. 如請求項16所述之晶片封裝方法,其中該第二絕緣層係利 用塗佈製程、喷塗製程、微影製程、印刷製程、壓合製程或 模壓製程所製成。 24. 如請求項16所述之晶片封裝方法,其中該些通孔係利用雷射 鑽孔、盲鑽或微影方式所製成。
    17
TW096139258A 2007-10-19 2007-10-19 Lead frame structure and its chip package method TWI355051B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW096139258A TWI355051B (en) 2007-10-19 2007-10-19 Lead frame structure and its chip package method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096139258A TWI355051B (en) 2007-10-19 2007-10-19 Lead frame structure and its chip package method

Publications (2)

Publication Number Publication Date
TW200919663A TW200919663A (en) 2009-05-01
TWI355051B true TWI355051B (en) 2011-12-21

Family

ID=44727188

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096139258A TWI355051B (en) 2007-10-19 2007-10-19 Lead frame structure and its chip package method

Country Status (1)

Country Link
TW (1) TWI355051B (zh)

Also Published As

Publication number Publication date
TW200919663A (en) 2009-05-01

Similar Documents

Publication Publication Date Title
US7670962B2 (en) Substrate having stiffener fabrication method
US8900993B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
TWI462237B (zh) 佈線基板之製造方法,半導體裝置之製造方法及佈線基板
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
EP2261974B1 (en) Electronic component used for wiring and method for manufacturing the same
TWI260079B (en) Micro-electronic package structure and method for fabricating the same
TWI471956B (zh) 半導體封裝與製造方法
TW201041105A (en) Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
TW200845340A (en) Method of manufacturing wiring substrate and method of manufacturing electronic component device
TWI600097B (zh) Manufacturing method of package substrate for mounting semiconductor device, package substrate for mounting semiconductor device, and semiconductor package
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
TWI459514B (zh) A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same
TWI351749B (en) Packaging substrate and method for menufacturing t
TWI355051B (en) Lead frame structure and its chip package method
JP2003229513A (ja) 素子内蔵基板および素子内蔵基板の製造方法
JP5429890B2 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP2013140902A (ja) 半導体パッケージ及びその製造方法
KR100956632B1 (ko) 초박형 반도체 패키지 기판, 반도체 패키지 기판의제조방법, 및 이를 이용한 반도체 소자의 제조방법
TWI399839B (zh) 內置於半導體封裝構造之中介連接器
JP4549318B2 (ja) 半導体装置および半導体装置の製造方法
CN1068710C (zh) 卷带自动焊接球阵式集成电路封装方法
JP2025519978A (ja) 電極を有し、パッケージに収容されたパワー半導体を製造する方法、パワー半導体のパッケージ
CN1210367A (zh) 卷带自动焊接球阵式集成电路封装方法
JP2014143448A (ja) 配線用電子部品及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees