TWI354319B - Semiconductor heterostructure - Google Patents

Description

八、發明說明： 【發明所屬之技術領域】 本發明係有關於-種半導體非均f構造，其包含有具有—第一平面内 晶格參數的-支持底材，形成於支持紐上，且其上以釋鬆狀態具有一第 二平面内晶格參數的-缓衝構造，與形成於緩衝構造上之無梯度層的一多 層堆疊。 【先前技術】 车質H係用在—施體晶圓(donor wafer)於取下一層有用之 ^导^材=·之後之0曰圓回收，如us 2005/0167002 A1案之文件中所已知 ί二該述了，例如，諸如圖7中所顯示之施體晶圓之類的一種晶圓 古sit:石夕質支持底材1所獅1，其上形成有具有逐漸增加鍺濃度 有SlGe緩衝層2 ’其中交替的釋鬆SiGe層3，3,及應力矽層4， 8的一多層構造被形成於緩衝層2之上。 層β2所具有之功能，係在於將支持底材1之結晶學構造與多層 食士的各層其間之晶格參數％與幻互相調配，並因此而減少多層構造上 之缺陷密度。為施行此一功能，緩衝層2於其與支持底材i間之界面 ，具有幾乎與支持底材1之晶格參數ai相同的一個晶格參數，且在其 與夕層堆疊間之界面之處’亦具有與直接與緩衝層2相鄰接的多層堆疊之 層3之晶格參數幻幾乎相同的一個晶格參數。 對於少於30%之Ge表面濃度，以在表面之處獲得良好釋鬆，並限制 與晶格參數之差異相關聯的缺陷者而言，緩衝層2的厚度被選定為1至3 微米之間。 已予釋鬆之SiGe層3 ’係以幾乎與缓衝層2的Ge濃度相同的一個 均勻濃度，諸如約20%，而形成的，並具有約〇_5至1微米的典塑厚度。 為了釋鬆之故’形成於釋鬆SiGe層3之上的應力矽層4，必須不超 過一個臨界厚度。就以應力Si製成，並插置於具有約20%之Ge濃度的兩 釋鬆SiGe層之間的層4而言，其臨界厚度約在20奈米的程度。 其所使用之多層堆疊具有足夠的厚度，以形成至少兩層有用之層， 1354319 石H’a8丄其可被脫除且額外的材料得以被移除，以在由施體晶 圓上脫除之刚將曝路出有用.層之表面加以平坦化。依據us 2005/0167002 斤描述的例子，其有用層可利用所謂的「聰明切割」(Smartcut®) ί由f*體晶®上脫除’該技術包含利用植人而在施體晶圓中形成一個 施體晶81與―承接晶®黏結，並使相黏結的晶®配對接受熱及 生處理’或其他任何形態能量輸入的處理，以將之在弱化區之處脫 人认®ϋ^2ίκ)5/()ΐ67()()2Αΐ文件之中所描述程序的原理，乃是相當適 及晶圓的回收，但其仍需要多重的研磨步驟以提供其頂層 。的確’其已被顯示’若研磨步驟的次數減少，施體晶圓w 面ϋ粗度’在一個2χ2μπ^描範圍會是在7至1oArms的 内‘此使得已知施體晶圓構造不適合於直接的晶圓黏結，而這對於 SmartCut®程序而言是重要的。 【發明内容】 導體非ΐΐίΣ明之目的即在於提供具上述雜，表雜驗低的一種半 爲在成此由目ϋ係由^前述形態的一種非均質構造予以解決，其中該些盔梯度 ί係中該些應力層包含有_半導體材質之至少-i力平滑 晶格鬆狀態並具有—第三平面内晶格參數，其係在第一及第二 « 一祐明人驚訝發現是，結構類如本發明之半導體非均勻構造的 楹承接晶圓之間的直接黏結，可以利用在多層堆ί之ϊ 31Ξ沒有困難地進行，其中平滑層之平面内晶格參數 ίϊ表於ίϊί上ί多層堆疊的該層’亦受其好處，並會顯現出減 ‘夕，、，Ό果’半導體非均勻構造頂上的表面粗度’較之習知# 層上喊低’其減便得贿成。這是基轉成於平滑 各層，係於^墊之平滑層的處於應力之下但平滑^ 此'^下’「平面内晶格錄」_靖職於實質上平行於各戶 ϋϊί數，並亦對應於會舰出釋鬆狀態的各層之i 疋隨者其所沉積於其上之下塾材料的本質而定。為了能夠在明ϋ 6 t較值其各層如同處於職狀態之下時之 或等比增長。由於一界面可能:工义 ΐΐίΐ^ϊϊί並不必絲最終—層，其上'柯能提财處於應力下或 上的至’該缓觸造包含有舰於支持底材之 上的-巾，雜觸祕含有_猶梯度緩衝層 釋ί層Sf層ΐϊίί5=ΐίϊ梯度職層，可有助於增進形成於 層，其树度驗_壯之-_之驗 ί便if 有梯度_緩衝層之最高鍺含量的一個鍺含量，則 ^層‘頂層所優j^siGe的無梯度釋鬆層’其具有對應於從有梯度緩 獲得半導_^==1=繼’乃是制適合賴其結果所 該多層者’絲躺含量的—有梯度驗_層，且 造可以提分比之間的一個錯含量。此種非均質構 移到一 或及/或沿層，其具有極低的表面粗度，以供轉 此種結SiGe平騎聽抑騎構成。在 的晶格結晶性質，以保形成於其上的應力韻内具有非常良好 .曰注買以及，亦因此之故，極低的表面粗度。 層。不組，中，該多層堆疊其頂上具有—應力石夕 與諸如-步驟，此應力石夕層即已具有低到足以 化的處理3 層具有極顿厚度，其因此並不適合於進行表面平坦 層之上例之巾，鮮麟疊包含有職於釋鬆SiGe 第應力夕層’其中該多層堆疊的其他層係形成於該第-應力 1354319 層之上:其優點係在於，第-應力矽 極sriSi的其他層’可以在平滑層的平滑表面長*，並因此而具有 為2〇yf，mi ί _層的該最高鍺含量係約 度而為應力層的形成而提供特別穩定的條件。 、極低的表面粗 但又大到以確絲力料至_處理或承接度以下’ θ π 據本發明之另一種變化作法，該有梯度SiGe緩衝層的竽#古铋人 ^^，:^緩衝層狀特別地適於形成一種多層^^^^ 曰上具有冋應力層。此些尚應力層可顯現極佳的電子性質。、"，，衝 β 持底材包含有矽，藍寶石，SiC或AsGa，且緩衝槿摔伤u厘μ ίϊί'ί 的，大量變化翻的半導體非均^冓月^。延伸i有所有極佳表面特性 抑—晴私=質的產品 【實施方式】 δ 1354319 所構成的一緩衝構造，以及其上所形成的一多層堆疊2〇所構成的。 气圖丄所顯㈣實例之中’支持底材丨係為B圓 2,中包含有或可由諸如藍寶石， 成兮，、更亦可此僅在支持底材！的頂部才由藍寶石，Sic或AsGa所構 ίίΐ材1在其與緩衝構造界面處的至少一個區域中具有一個平面内 晶 格 日空關分的sil_xGex緩衝層，其具有逐步漸 Q曰r Ha在其頂上具有處於釋鬆狀態的一第二平面内晶格參數a2。

層)最好應係在令質支持底材上蟲晶生長而成。在 iU的。因此，有梯度緩衝層2内的晶格參數係緩慢的改 底^底材1 底材i界面x=()之處開始’使晶格參數對應其塾 湘現有技細賴，條在—μ設财以標 ^ Gen vi L !：CS ^ TCS ^ GeIi4 *Geii3C1 * GeH2Cl2»GeHCl3 體的H2,。娜前喊體及其分解溫度，沉積

能例子：其組成梯度透過匹配別的量及/或&前 b_q>itaxy)ff0進行。—種作法’其沉積亦可利用分子束蟲聚(molecular 表1 ·

Si前驅 物 Ge前 驅物 沉積溫度 S1H4 GeH4 800°C - 900°C SiH2Cl2 -__GeH4 800°C - 950°C SiH2Cl2 ___GeCl4 1000°C- 11〇〇°γΓ SiHCh -___Ge〇4 1050°C- 1150°C t行，铜式之巾並未正面舰者，—絲聽理程序被 9 1354319 t度f f ΐ加熱約三分鐘。此步驟係被用來^ 表面上去除乳化物，但烘烤的步驟會導致約26Arms表面粗的 ίίί 材/以及覆蓋缓衝層2的半導體構造之各層，兩 能’緩衝層2在其與支持底材1界面^ί^ίΐίί ;^底材1之Βθ格參數ai相等的晶格參數，並在其與多 f t y

有幾乎與直接相鄰於緩衝層2的釋鬆層3之晶格ϋ a2相等&晶格H "7Ϊ變化Ϊ中’緩衝層2可由从Ga』所構成，其中X從 由g變化至1。在本發财他未^示於ΐ 的-原子合金所形成，例如，as Ϊίΐ 鬆m3,其並具有對應於其下塾有梯度如e 。，衝^ 2之被两鍺含罝的一個鍺含量。在圖示之實例中， ί 丨中，f鬆SiGe層3之錯濃度可與此百；不 .得以iii ，釋鬆層3可被省略，以使多層堆疊20 f圖施例中，一應力矽層4形成於釋鬆層3之上。除一應力妙声之 卜，任何其他無梯度及應力SiGe層亦可形成於釋鬆層2之上」 曰 =iGe或Si外’多層堆疊20的無梯度層可包含Si，Ge，驗，，

AsGa，InP，inGaAs，AIN，InN 及/或 GaN。. i’二:應力無梯度SiGe平滑層5被形成於應力石夕層4之上。應力平 ^二加，匕3之此種Ge濃度’可致使處於釋鬆狀態下的平滑層5且有一 係在編材1㈣-晶格參數4緩衝層 目同組成石夕及錯的固定成份而生長，但其一成錢-〜 二衝層2頂部上敢終層的成份不同，因其具有相同的成份，除了為每 株所提供的前驅氣體之量以外，因此實質上可以選定相同的生長條 ° t滑層5以及其他未與緩衝層2達成晶格匹配的所有層的總厚度，應 個臨限厚度，以避免在此厚度以上所會發生的偏位之成核 ㈣cieatlonofdisl〇cati〇ns)或其他缺陷。臨限厚度之厚度值係依緩衝層2及 10 平滑層5間的Ge濃度之不同而定，且亦依沉積之溫度而定。在小於1〇〇〇 A的厚度時，最佳之結果即可達成，特別是當厚度在約2〇〇人至6〇〇 A時， 更特別是當平滑層5的厚度在約400 A時。平滑層5的成份被選定為可使 該層5的平面内晶格參數句小於緩衝層2的最終層之平面内晶格參數办。 當緩衝層2.頂部的鍺濃度為20 %時，在此例中，平滑層5的適當^分比是 為11至19.5 %，特別是17.5 %的鍺。當缓衝層2内為40 %的Ge時，平 滑層5内的Ge濃度則在35 %與39.5 %之間。 圖1中的多層堆疊20係由交疊的SiGe層所構成，該些siGe層所且有之 鍺含量係在0 %及小於有梯度SiGe緩衝層2的最高鍺含量的一個本g比之 間。特別地，多層堆疊20係由交疊的應力SiGe層5 , 5,，5”，5,，，以及廄 力碎層4，4’，4” ’ 4”，，6所構成。 μ ίίΐ^',ί^8^ ?0%' ^ 2?^2〇的每一層的該些邮6平滑層5,5，，5”，5’，’皆具有約200人 ί，;.勺frA該多層堆疊2〇的每一層的該些應力销4，4,，4”， A至^ 至約25G A的厚度；磁多層堆疊2㈣具有約圆

ίίί實力ill疊，平滑㈣層5，5’，5”，5’”具有約400 A 例《層”體粗，細_粗度。在此圖示 係低於1 A。依其另5種4ϊίΐί度土:帅x 2 μιη的掃描範圍内 層可被增長£tj來作為，輝代應力石夕層6

Ge，Si^Gey 或一 SiGeC ，购度平滑層 長溫度。無梯度SilxGe層5 層2形成時所使用的生 長溫度簡卿_ _層3的生 沉積溫度以確保高生長率m2m_ ’-般所尋求的是高 度，雖然生输 1354319 内材料。其結果是發生了—種平滑化的作用。此作 ΐ 所應用的具較小平面内晶格參數的已^ί效Kί4ί^ 戶=積時2達原子的總航亦會高，而表面能量，即片子 其i面粗ϋί 盖更面^^頂層6的表面7兩處， 置界面，已具有增進的; 戶度範圍係依各層的材料而定，例如，以- Si.Ge層 5 s1,xGtt^^ ^ 2 t^J 4 層之材料 參

Sli-xGex, χε[0,20] -^3^X5120,401 -^licxGexp^O^O] i型生長溫 」雙衝層2 [°C] ^800-900 ^ 750-850 —700-800 —650-750 —600-700 550-650 ~~ 生長溫度 無梯度層5 [°C~| 650-750 600-700 550-650 500-600 <600 <550 I · ^ D 0\) 或^接i於表2 須使其沉積溫度低於長所使用的前軸=¾¾¾¾生平滑層5的生 圖2以示音古劣...... « I 叩 /tj 窄 θ^| ^Γβ" >W 〇，u。? ί ί if二另圖-㉗例之另-半導體非均質 其平滑層5係在釋鬆芦2上吉g 半均質構造不同之處在於， 鬆層3以及半導二至，支持底材i，缓衝層2，釋 謂非均質構造11的多層堆疊21的各層之性f，可參考^ 圖 構造 12 1354319 1之半導體非均質構造1G中對應各層的說明。 應注洋以⑶二說;性!ίί;2;ίτ及㈣ 堆疊，其中該些應力層包含有二ίϊ1ίί?2之^ 係用以 度層的-個多層堆具f其本身為應力層之無梯 平滑層，其處在—隹豐包ί有一半導體材質之至少-應力 底材1及缓衝層2的^一^第林平面内晶格參數a3，其係在支持 安排，厚度以“Μί^Ϊίί;以疊中的此種 ίί?2ϊί JJ二I:1 度之半導體非均質構造10類同，在其頂層6的 接晶圓黏結，!☆二理或承接晶圓而進行直 以下所將說明者。纟質構& ig，11上脫除—層有用之層，如同 ΐ，於·中之情形°在圖示之實例 則可以選擇另序。在本發日月未顯示於圖式的其他實施例中， 他惰性 =預定的分離或弱化區13被定位在，，m^^，選，，為]; 且在將被用於輔助曝體構出麵有嶋6之下， 施例於與-處理晶® 14進行雜步驟後之 可以直接在其表面11的極低表面粗度的緣故，其毫無困難地 Ϊ面Ιίίίί^ίί與處理晶圓14黏結’或者在黏結之前亦不需對 ΐΐίϊϊί 行黏結之前’於處理晶圓14及/或本發明 或生長出的隔絕層，或者可以利用化而此开 =層可為自身 it 13 1354319 分離。例如，圖4之施體處理化合物接著即被置入一爐具(未顯示)内並予 加熱，以使預定分離之弱化區13脆化，其最終導致施體晶圓1〇，η的一 個其餘部份的脫除。 圖5以示意方式顯示圖4之實施例之一部份於一分離步顆後之情形。 接著，多層堆疊21的未為可用之層5，’，，，4”，，5，’’，4”，5，，，4,，5,即被 移除’其較佳者係利用餘刻而予移除。若不可用層5，，，， ，4”，，5”，，4”，5，，， 4’ ’ 5’大致係由諸如SiGe的一種材料所構成，則此些層即可利用蝕刻移 ^。若不可用層5”，’ ’ 4”，，5”，，4，，，5”，4,，5,係由諸如SiGe&應力矽 的不同材料所構成，則便需要數道的蝕刻程序才能移除此些層。 H，結構上由層卜2，3，5以及’若有的話，層4，所形成的各層豆 相對於侧阻擋應力層4而得以選擇性地被移除。此可容^回 收施體晶圓，以便為下一個施體底材而預作準備。 令吁1:7 fIf示意方式顯示圖5之實施例於平滑層移除後之情形。其处 係由處理晶® 14及其上所形成的有用層6所構成。.，先，果之構造 半導體非均質構造10，11可有利地應用於半導體元件之Φ甘 因為底材具有增it喊面減性質而得以達成之魏或光其 【圖式簡單說明】 本發明及其優點配合所關式進行了詳細綱，圖式之中。 圖1以不意方式顯示本發明之一説明性質實施例。 圖2以不意方式顯示本發明之另一說明性質實施例。 、卞意方式顯示圖2之實施例於植入步驟令之情形。 f 4以示意方式顯示圖 形.〇 之實施例於與Κ進行概步驟後之情 圖以π思方式顯示圖4之實施例之一部份於一分離步驟後之情形。 圖6以不意方式顯示圖5之實施例於平滑層移除後之情形與 圖7以不意方式顯示習知技術所使用之-半導體非均質構造。 【主要元件槪說明】 14 1354319 1支持底材 2緩衝層 3釋鬆層 4、 4’ ' 4”、4”’、6 應力矽層 5、 5’、5”、5”，、5””平滑層 7表面 10、11非均質構造 12原子粒種 13弱化區 14處理晶圓 20、21多層堆疊 al、a2、a3晶格參數

Claims (1)

1354319 月& 3修正本 九、申請專利範圍 L 一種半導體非均質構造，其包含： 一支持底材，具有一第一平面内晶格參數， 形成於支持底材上的—緩衝構造，且其上靖鬆狀態具有—第三平面内晶 格參數，與 形成於緩衝構造上之無梯度層的一多層堆疊， 其中無梯度層係為應力層並包含有—半導體材質之至少—應力平滑層，其 在-釋鬆狀態並具有-第三平面内晶格參數，其值係在第—及第二晶格參數之 值之間，且 其中平/月層以及其他未與緩衝層達成晶格匹配的所有層的總厚度小於一臨 限厚度以避免偏位之成核或其他缺陷。 *姓Γ*· _ β專纖S第1項之半導財均質構造，其找麟構造包含形成於 支持底材上的至少一空間有梯度緩衝層。 於^空:=^非均質構造，其中該緩職含有形成 -有空ϋ利ί圍第3項之半導體非均質構造，其中触間梯度緩衝層係為 釋^·β又之必層且該轉鬆層係為形成於有梯度 SiGe緩衝層之上的1 層’其並織應於有空_度砂緩衝層之最高_的一個鍺 於釋5鬆= 專4:之半導體非均f構造，其中該多層堆疊包含有形成 第-應力销2 應抑層，其中該多層堆疊的其他層_成於該 ‘1===，，其_層堆疊包含有形成 於該第-SiGe平·之上。 ％層’其中該多層堆㈣其他層係形成 1354319 7·申凊專纖圍第4項之半導體非均質構造，其中該多層堆疊包含有形成 於職SiGe層之上的-第_邮時滑層，其中該多層堆叠的其他層係形成於 該第一 SiGe平滑層之上。 8. 申清專利細第2項之半導體非均質構造，其中該有梯度服緩衝層的 該最高鍺含量係約為40%。 9. 申明專利範圍第1項之半導體非均質構造，其中該緩衝構造係為一有梯 度SiGe緩衝層，其具有增加之錯含量，且該多層堆疊包括有交替的咖層， 該些SiGe|具有〇〇/。與小於有梯度SiGe缓衝層之最高鍺含量一百分比之間的 一個錯含量。 10. 申請專利範圍第9項之半導體非均質構造，其中該多層堆疊包括有交替 的SiGe平滑層及應力矽層。 11. 申請專利範圍第1〇項之半導體非均質構造，其中該有梯度8脱緩衝層 的該最尚鍺含量係約為20%，且該SiGe平滑層異有約11至約19.5°/❶的鍺含 量。 12. 申請專利範圍第丨丨項之半導體非均質構造，其中該多層堆疊的每一 SiGe平滑層各具有約2〇〇 A至約600 A的厚度。 13_申請專利範圍第1丨項之半導體非均質構造，其中該多層堆疊的每一 SiGe平滑層各具有約50 A至約250 A的厚度。 I4·申請專利範圍第11項之半導體非均質構造，其中該多層堆疊具有約 1000 A至約3400 A的厚度。 15. 申請專利範圍第丨項之半導體非均質構造，其中該多層堆疊包括有應力 矽層做為其頂層。 16. 申睛專利範圍第1項之半導體非均質構造，其中支持底材包含有石夕，藍 寶石，8丨0或八8〇3，且緩衝構造係以屬於乂_乂族，111-\^族，或11-\/1族的一原 子合金所形成。 17. 申請專利範圍第1項之半導體非均質構造，其中多層堆疊的無梯度層包 含有 Si ’ Ge，SiGe，AsGa，InP，inGaAs，AIN ’ InN 與/或 GaN。 17 1354319 ς 18. —種半導體非均質構造，其包含·. -支持底材’具有-第—平面内晶格參數， 格參开i成Γ持底材上的—緩衝構造，且其上以釋鬆狀態具有—第二平面内晶 形成於緩衝構造上之無梯度層的—多層堆疊， 度層係為應力層並包含有—半導體材質之至少一應力平滑層，其 值之間，且〜並、有帛二平面内晶格參數’其值係、在第一及第二晶格參數之 應力有^騎疊包括有複數層”的平滑層與應力層且娜㈣頂層係為一 且其料嶋轉齡版柳縣齡層