TWI353721B

TWI353721B - Comparison device and analog-to-digital converter

Info

Publication number: TWI353721B
Application number: TW097129835A
Authority: TW
Inventors: Wen-Bo Liu; Szu Kang Hsien; Yun Chiu
Original assignee: Ind Tech Res Inst
Priority date: 2007-12-31
Filing date: 2008-08-06
Publication date: 2011-12-01
Also published as: CN101478310B; CN101478310A; US7511652B1; TW200929858A

Description

1353721 P62960033TW 26085twf.doc/n 九、發明說明： - 【發明所屬之技術領域】本發明是關於一種比較裝置以及使用其之類比數位轉換器，其為可適性之背景式校準裝置。【先前技術】隨著通訊網路頻寬不斷地增加，使得前端類比數位轉換器（analog-to_digital converter，ADC)的轉換率必須不斷 | 地提昇，來達到整體系統的需求。快閃類比數杈轉換器 (flash ADC)為最常被使用來實現高速取樣之類比數位轉換器的架構。圖1為快閃類比數位轉換器之電路圖。請參照圖1，快閃類比數位轉換器100包含2N-1個比較器，用以將取樣信號Vi與不同的參考電壓心進行比較，且快閃類比數位轉換器亦包含編碼器110,其執行磁泡預防(bubble prevention)及轉換溫度碼(thermal code)為二進碼。快閃類比數位轉換器100其本身的限制包含有參考階梯阻值之製程變異、2N-1信號路徑之間不協調、以及比較器内臨界電 P 壓不協調等問題。在適度精確度下，例如：6〜8位元，參考階梯阻值之製程變異並非影響類比數位轉換器100之運作的主要問題。而在比較器陣列之前配置前端專用的追蹤與保持放大器(track-and-hold amplifler) ’也可以解決信號傳播延遲不協調之問題以及選通時脈信號(str〇be cl〇ck signai)之同步問題。-般而言，比較器包含有前置放大器(preampUfJ) 及問鎖IKlateh)。其-解決比較關臨界電財協調問題 1353721 P62960033TW 26085twf.doc/n 的方式為擴大前置放大器之尺寸，以使比較器能於閃鎖器之前即獲得足夠的累進增益(accumulative gain)，進而降低閂鎖器内偏移電壓(offset voltage)的影響。

圖2為應用於快閃類比數位轉換器之背景式比較器偏移校準技術之電路圖，其揭示於美國專利公告號第 7,064,693號專利案。請參照圖2 ’隨機式短切比較 (random chopping comparator)200 包含有比較器 21〇及斷路器(chojpper)CHPl〜CHP2 ’其中比較器210之偏移電壓v〇s 為未知的。斷路器CHP1〜CHP2分別有兩種狀態：在順向狀態時’輸入信號Vi及Vr分別連接至比較器21〇之兩輸入端’而比較器210所輸出之數位信號Di即為輸出信號 Dc，在逆向狀態時’輸入信號vi及vr反向，且二者分別連接至比較器210之兩輸入端，此時比較器21〇所輸出之數位信號Di亦反相，且作為輸出信號〇()。其中，斷路器 CHP1及CHP2受控於一隨機序列q[k],此隨機序列產生順向信號跟逆向信號之機率分別為5〇%。在此專利案中定義了一相關變數“U”，其可用來校準偏移電壓Vos。當輸出信號Dc為“丨”且q[k]為”順向，，時，相關變數“U，，為“+1，，。當輸出信號Dc為“1”且q[k]為，，逆向” 時，相關變數“U”為M”。而當輸出信號Dc為“〇”時，變數“U”為。透過斷路器CHpi及CHp2之間的運作，杈準處理器220會累加此相_變數“u”，而此相_數“口” ^力二可以反映出偏移電壓Vqs之值，以及可估測出偏移 ⑽之極性。II此’校準處理器22〇便以一微小固定 1353721 P62960033TW 26085twf.doc/n 里來；加或者減4偏移電壓Vqs，藉以校準偏移電壓I。 ^專利案所揭以校準肋為背景式數方法’因而所需之類比元件花費較少。然而，此校^ 基於統計礎，細需之輸人錢賴合不先^ =達到穩態運作狀態的時間亦較為緩慢。為了2 功率的消耗，紐具有校準魏之高速紐 ^ 必然的趨勢。付俠益為【發明内容】本發明提供-種可校準之比較裝置及使用其之類位轉換②。此比錄置錢設想輸人錢之辑量，、权準比較5之偏移魏，並且進行比較功能之運作。此比較裝^適祕高速酿触職1，尤歧快閃類比數位轉換器i制上耻钱置之継脉職H於實現上之尺寸可最小化，以尋求較低的功率、;肖耗，且能在數位領域中以可m景式校準技術來探討及處理類比準確性問題。此外’此類比數位轉換器具有較短的穩定時間，使得類比數位轉換器在面對製程、電壓以及溫度變異（pvt variation)時能有更強健的表現。〃本發明提出一種可校準之比較裝置。比較裝置包括第二及第^比較器、短切開關單元、積化和差調變單元以及第-及第二補償單元。第—比較器將其第—輸人端之信號與其第二輸入端之信號進行比較，並產生第一比較結果。在第一期間，短切開關單元分別傳送第一及第二信號至第比較器之第及弟—輸入端，而在第二期間，短切開關 1353721 P62960033TW 26085twf.doc/n 單元分別傳送第-及第二信號至第—比較器之第二及第一輸入，。第-補償單元依據第—數位控綱以及步階值，補償第三錄，此第三錄為從短㈣關單元輪出至第一

器之第-輪人端之信號。第二比較器將第二信號與補償信號進行味’並產生第二比較絲。帛二補償單元依據第二信號控制碼以及步階值，補償第一信號，並且據以產生上述之補償信號。積化和差調變單元依據短切開關單兀之運作狀態’計算第-比較結果與第二比較結果之間的差分碼，並且產生第一數位控制碼及第二數位控制碼，藉以補償第一及第二比較器之偏移電壓。曰本發明另提供-種可校準之類比數位轉換器。此類比數位轉換器包括上述之比較裝置。、

祕可权準之比較裝置以及使用其之類比數位軺換益為硯祭兩具相同輸入信號之比較器所解析出的比較結果，並採用積化和差調變單元從錯誤碼樣本中擷取二訊，其中錯誤碼樣本意指比較器解析出不同的比較妗果= 接著，依據積化和差調變單元之輸出(亦即數位控制3 來調整比較器之臨界電壓，進而消除比較器之偏I電壓，並進行比較功能之運作。而採用上述比較裝置之類轉換器可以降低高速轉換器之功率消耗與轉換立取捨的交換程度。、滩度之間 t為讓本發明之上述和其他目的、特徵和優點易丨蓳，下文特舉較佳實施例，並配合所附圖式，^^、，明如下。乍砰細說 1353721 P62960033TW 26085twf.doc/n • 【實施方式】 • 圖3A為具有相同輸入信號VIN及參考電壓vREF之兩 =較器之電路圖。圖3B為具有偏移電壓之比較器的輪出 ^吕號對輸入信號影響之示意圖。請參照圖3八與3B，比較，310及32〇分別具有不同的偏移電壓Vsi及Vs2，也就是說比較器310的臨界電壓Vti等於(Vref+Vsi)，而比較器 320的臨界電壓等於(VREF+VS2)。在此假設臨界電壓γτι大 % 於=界電壓VT2。偏若輸入信號VIN大於(VREF+VS1)，則比較益310之輸出信號C1具有邏輯高準位(“1”），且比較器 320之輸出信號C2亦然。倘若輸入信號vIN小於 (Vref+Vs2)，則比較器310之輸出信號C1具有邏輯低準位 (“-1”）’且比較器320之輸出信號C2亦然。當輪入信號 vIN落在兩個臨界電壓vT1及Vt2之間時，比較器310之輸出信號C1具有邏輯低準位(“-Γ)，且比較器320之輸出信號C2具有邏輯高準位(“丨’，）。由於偏移電壓會影響比較器 | 之輸出’因此本發明之實施例提出硬體架構來消除比較器之偏移電壓。圖4為本發明之一實施例的比較裝置之電路圖。請參照圖4 ’比較裝置4〇〇包括比較器CMP__1及CMP_2、短切開關單元410、補償單元42〇及430、以及積化和差調變單元440。比較器CMP_1及CMP_2分別具有不同且固定的偏移電壓Vosl及Vos2，但此二偏移電壓Vosi及v〇s2 為未知的。比較器CMP_1及CMP_2各自具有第一輸入端 (即非反相端）、第二輸入端（即反相端）以及輸出端。短切開 1353721 P62960033TW 26085twf.doc/n 關單元410依據控制信號CH而切換比較裝置400至第一 - 期間及第一期間之操作狀態。在此假設當控制信號CH具有邏輯高準位(“1”)時，比較裝置4〇〇會切換至第一期間之操作狀態，而當控制信號CH具有邏輯低準位(“-1”)時，比較裝置400切換至第二期間之操作狀態。在第一期間(CH=“1，，），短切開關單元410分別傳送第一信號VI及第二信號V2至比較器cMPj之第一輸入端 % 及第二輸入端。在第二期間(CH=“-1，，），短切開關單元410 將第一信號VI及第二信號V2反向，亦即短切開關單元 410分別傳送第—信號VI及第二信號V2至比較器CMP_1 之第一輸入端及第一輸入端。此時，由於短切開關單元41〇將第一信號VI及第二信號V2反向，因此比較器cMP__l •之比較結果D_1會反相。在本實施例中，第一信號V1及第二信號V2分別作為輸入信號及參考信號。而比較裝置 4〇〇更包括控制單元(未繪示），用以提供上述之控制信號霧 CH。理論上來說，在第一期間（CH=‘‘l，，），比較器cMPl__ 及CMP一2之第一輸入端及第二輸入端為會分別接收到第一信號VI及第二信號V2，且二者應解析出相同的比較結果D—1及D—2。若比較器CMP1 一及CMP-2解析出不同的比較結果’則表示比較裝置4〇〇受比較器CMpi—及cMp_2 偏移電塵VQS1及Vgs2的影響而解析錯誤，因此本實施例透過权準偏移電壓，使比較裝置400能正常地進行比較功能之運作。 1353721 • P62960033TW 26085twf.doc/n 補償單π 420耦接於短切開關單元41〇與比較器 CMP：：1之第一輸入端之間。補償單元42〇包括乘法器42°°1 及器422。補仏單元420以—補償值Vci將從短切開關單元410輸出至比較n CMp—j之第一輸入端的信號幻進行補償，而此補償值vci為數位控制碼DCC—丨乘上步階值AV/2所獲得之。因此，補償單元42〇可據以產生經調信號S1’至比較ϋ CMP—1之L端，藉以調整比，态CMP_1之臨界電壓Vth_l。接著，比較器CMPJ將第一輸入端之信號與第二輸入端之信號進行比較，並且產生比較結果D_1。在此，依控制信號CH而定，信號S1可以是第一信號VI或者第二信號V2。同樣地，補償單元430耦接於積化和差調變單元44〇與比較器CMP—2之第一輸入端之間。補償單元43()包括乘法态431及計异|§ 432，補償單元430以一補償值vC2 將第一信號vi進行補償’而此補償值Vc2為數位控制碼 DCC_2乘上步階值AV /2所獲得之。因此，補償單元據以產生補償信號VI’至比較器CMP—2之第一輸入端，藉以5周整比較益CMP—2之臨界電壓vth 2。接著，比較器 CMP—2將補償信號VI，與第二信號V2進行比較，並且產生比較結果D_2。在本發明之另一實施例中，補償單元42〇及43〇可以採用兩個別的數位類比轉換器（digital-t〇-analog converter) 來實現’其中各數位類比轉換器具有之最低有效位元（least significant bit, LSB)，且數位控制碼 DCC1 及

[SI 11 1353721 P62960033TW 26085twf.doc/n DCC—2分別為兩數位類比轉換器之數位輸入。 • 積化和差調變單元440依據短切開關單元410之操作狀態，例如：控制信號CH，計算比較結果DJ與D_2之間的差分碼De ’並分別產生數位控制碼dcc_1及DCC 2 給比較器CMP一 1及CMP一2。請參照圖4，積化和差調變單元440包括計算器441、累加器442〜443以及乘法器 444〜446。乘法器444耦接比較器CMPj之輸出端，並且 % 將比較結果D—1與控制信號CH相乘。由於控制信號CH 具有兩種邏輯準位，亦即“丨”或“—丨，，，乘法器444依據控制信號CH，產生比較結果或者經反相之比較結果 D一1 ’。計算器441計算乘法器444之輪出與比較器CMp_2 之比权結果D一2之間的差分碼De，其中乘法器444之輸出與比較器CMP—1之比較結果D_i相關。上乘法器445耦接計算器441’其為將差分碼〇e與控制信號CH進行乘法運算。控制信號CH具有兩種邏輯位’亦即“1”或M” ’因此乘法器445會依據控制信號⑶ 夢的不同，而輸出差分碼De或者經展相之差分碼De，。累加器442將差分碼De與控制信號CH之乘積(亦即乘法器4^ 之輸出）進行累加，並且輪出數位控制碼Dcc—丨至該單元420。乘法器446用以將差分碼De乘上_丨，而^加二 443將差分碼De與·丨之乘積（亦即乘法器446之輪出')進二累加，並且輸出數位控制碼£>(：(：： 2至補償單元仃在本實施例中，作為輸入信號之第= 敢一擺動電壓(swmg voltage)，因此比較結果及D = 隨著第一信號VI而改變，且比較結果1) i & D : — —厶」月匕具 12 1353721 P62960033TW 26085twf.doc/n 化之示意圖。請參照圖5A，在第一期間，當積化和差調變單元440内的累加器442及443穩定時，藉由比較裝置400 持續地運作，比較器CMP_1及CMP_2之臨界電壓vth_l 及Vth_2會被平均且等值。此時，重寫上述之等式如下：

Vth_\ = Vth_2 = V2 + (Foil + V〇s2)/2 = V2 + Vos_AVG 其中，FC1=FC2=(7仍2-Fosl)/2。

在第二期間(CH= “-1”），短切開關單元410分列傳送第一信號VI跟第二信號V2至比較器CMP_1之第二輸入端及第一輸入端。此時，比較器CMP_1之比較結果d_1 會反相。如上述第一期間之運作敘述，積化和差調變單元 440記錄著數位控制碼DCC_1及DCC_2。圖5B為本發明之一實施例於第二期間比較器之臨界電壓變化之示意圖。請參照圖5B，當短切開關單元410將第一信號VI與第二信號V2反向時’比較器CMP_1之臨界偏量Vos_AVG亦會反相，且比較器CMPJL之臨界電壓Vth_l鏡像映射至 V2-(Vosl+Vos2)/2。第二期間與第一期間之運作相同。這也就是說，比較器CMP—1及CMP_2之臨界電壓Vth—Ι與 Vth_2於第二期間再次地平均’且達穩定狀態後，可消除偏移電壓。為使本領域具有通常知識者能輕易地施行本發明實施例之比較裝置400，將另舉一實施例敘述採用上述比較裝置之類比敫位轉換器（anabg-to-digital converter)。圖6A 為本發明之一實施例的類比數位轉換器之電路圖。請參照圖6A，以]Si位元類比數位轉換器600為例，類比數位轉 1353721 P62960033TW 26085twf.doc/n

換器600包括多個比較裝置600_1〜600_N，用以將類比的輸入電壓Vin分別與參考電壓Vref一1〜Vref—2N-1進行比較，並轉換輸入電壓Vin為N位元表示之數位信號，其中 N為大於或等於1之整數。每一比較裝置600—可採用上述之比較裝置400實現之，而部份電路單元則未誇示於圖6A，例如··控制單元、積化和差調變單元及補償單元等。在此’每兩兩相鄰之比較器可以組成一比較裝置，本實施例使用2N個比較器CMP一0〜CMP一2N-1實現N組比較裝置600_1〜600_N。

如實施例圖4之敘述，比較裝置4〇〇能進行偏移電壓之校準’以確保比較結果正確，而在校準過程中，比較楚置400所包含之兩比較器須接收相同參考信號。因此，本實施例採用電阻器620來提供2N-1個參考電壓 Vref—l〜Vref一2N-1，並且配合開關s_0〜S—2N-1，將參考電壓Vref—1〜Vref一2N-1傳送至比較裝置600j〜6〇〇—Ν。簡言之，依據開關信號CA_i，開關S—i將參考電壓Vref_i或 VrefJ+Ι傳送至比較器CMP_i，其中i^i^2N_2。而開關 S—0及開關S一2N-1則分別傳送參考電壓vref—1及 Vref-2N-1至比較器CMP—0及CMP_2N-1。在本發明另一實施例中，開關S_0及S_2N-1可採用導線置換之。圖6B為本發明實施例圖6A中類比數位轉換器之時序圖。請參照圖6A與圖6B，在第一校準期間τ_1，開關信號CA_1為致能’比較器CMP—1經由開關s_l輕接至參考參考Vref—1 ’且比較器CMP—0經由開關s_0亦耦接至參考電壓VrefJ。此時’比較器CMP_〇及CMP—1組成比較 1353721 P62960033TW 26085twf.d〇c/n

裝置600_1。在第一校準期間Tj ’當控制信號CH_1致能時’比較装置600JL之運作與實施例圖4中比較裝置400 於第一期間之運作相同，以調整比較器CMP_0及CMP_1 之臨界電壓。當控制信號CH_1未致能時，比較器CMP_0 及CMP一1其中之一(在此為比較器CMP—1)的臨界電壓被鏡像映射，且其運作亦與實施例圖4中比較裝置400於第一期間之運作相同，以消除比較器CMP_〇及CMP_1之偏移電壓。在本實施例中，可以選擇比較器CMP_0之比較結果或者比較器CMP_1之比較結果作為輸出DT_1，且其他的比較器CMP_2〜CMP_2N-1所產生之比較結果分別作為輪出DT一2〜DT—2N-1。因此，本實施例將辅助性的開關 SW1〜SW—2N-1分別配置於比較器CMP_1〜CMP_2N-1之後’用以選擇正確的比較器之比較結果作為輸出。

在第二校準期間T_2，開關信號CA_i為未致能，比較器CMP一1經由開關Sj耦接至參考電壓Vref_2，且開關信號CA一2為致能，比較器CMP—2經由開關S_2亦耦接至參考電壓Vref_2。此時，比較器CMP—1及CMP_2組成比較裝置600一2。比較裝置600_2依據控制信號CH_2而切換第一期間或第二期間之操作狀態。以此類推，在任何校準期間，只有兩個比較器連接至相同參考電壓以進行偏移電壓之校準，而可以忽略其一比較器之比較結果。因此，每一參考電壓Vref_l〜Vref_2N-l會產生其對應的溫度碼 (thermal code)，亦即輸出 Γ)Τ_1 〜DT_2N-1。值得一提的是’請參照圖6A，比較器CMP_2N-1及比較β CMP_2N-2完成偏移電壓校準後，比較器cmP2n-2及 [s] 17 1353721 P62960033TW 26085twf.doc/n

CMP_2 -3可接替比較器CMp—〇及來進行校準，藉以減少參考階梯阻值之切換動作。透過適當地設計時序控制’使每—鮮制能轉足夠長的糾則可在每一校準期間取得足夠的有效樣本，將兩比較器之偏移電屢平均’並且進而消除偏移電壓。此背景式之校準結構無需設想，入信號之断量，_於校準時不會_斷比較褒置^ ^常運作’且能免於受製程、電壓及溫度上之變異影塑。雖然上述實關為健為φ底敎比較$ c卿』至^ 來執行校準，然此校準順序非用以限i

綜上所述，上述實施例說明此可校準之比較用兩個比較器所解析之比較結果來執行校準。在第—期間’比較裝置雜触關料之操錄態⑽如，CH)，累加兩比較器之比較結果之間的差分碼“ 得數位控制碼。在穩定狀態下，兩比較器會有相同^臨f 電，’也就是將二者臨界電壓平均。在第二期間，門關單7L使比較裝置能將其-比較H之臨界偏量反相 = 第二期間開始時，兩比較器之臨界偏量具有相同大小，曰極性相反，因而平均兩比較器之臨界電壓，器之偏移電壓。 4除比較上述數位校準技術為一效率高的硬體結構，且盔想輪入信號之統計量。倘若將味裝置應料類比換器上，對於Ν位元類比數位轉換器而言，其只恭— 比較器即可執行校準。背景式數位校準架構於執行時 1353721 P62960033TW 26085ην£ύ〇ο/η 較快的穩定速度’因而此類比數位轉換器對於製穩 (process) '電壓(voltage)及溫度(temperature)變異能有強健的表現。上述之比較裝置不但能應用於快閃類比數位轉換器，也可應用於其他内部具有比較器陣列之類比數位轉換器結構。雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範_，當可作些許之更動與潤飾，，此本發明之保護範圍當視後附之申請專利範圍所.界定者為準。【圖式簡單說明】圖1為快閃類比數位轉換器之電路圖。圖2為傳統背景式比較器偏移校準技術之電路圖。電路Ξ。认為具有相同輸入信號及參考電壓之兩比較器之號影==有偏移電壓之比較器的輸出信號對輸入信 Ξ 明之一實施例的比較裂置之電路圖。圖5A為本發明之一實施例於第電壓變化之示意圖。圖5B為本發明之一實施例於第電壓變化之示意圖。之L界圖6A為本發明之一實施例的類比數位轉換器園0 19 1353721 P62960033TW 26085twf.doc/n • 圖6B為本發明實施例圖6A中類比數位轉換器之時序 . 圖。【主要元件符號說明】

Vr、VREF :參考信號 Vi、VIN :輸入信號

Vos、VS1、VS2、Vosl、Vos2 :偏移電壓 Strobe :選通信號 $ CHP1-CHP2 :斷路器 q[k]:隨機序列

Dc、C1 〜C2、DT—1 〜DT_2N-1 :輸出信號 VI、V2、S卜 S1’、VI，、D_out :信號 VC1、VC2 :補償值 DCCJ、DCC_2 :數位控制碼 D_1、D_2 :比較結果

De ·差分碼 CH、CH_0〜CH_2 :控制信號 • AV/2 :步階值

Vth_l〜Vth_2 :臨界電壓

Vos_AVG :臨界偏量

Vref_l〜Vref_2N-l :參考電壓 CA_0〜CA_2N-1 :開關信號 S—0〜S_2N-1、SW_0〜SW_2N-1 :開關 100、600 :類比數位轉換器 110 :解碼器 IS1 20 1353721 P62960033TW 26085twf.doc/n 200、310、320、CMP—0〜CMP—2N-1 :比較器 220 :校準處理器 400、600_1〜600_N :比較裝置 410 :短切開關單元 420 :第一補償單元 421、 431、444〜446 :乘法器 422、 432、441 :計算器 430 :第二補償單元 440 :積化和差調變單元 442〜443 :累加器 620 :電阻器

[S3 21

Claims

1353721 P62960033TW 26085twf.doc/n 十、申請專利範園： 1. 一種可校準之比較裝置，包括：第-比較$，具有—第—輪人端、U入端及一輸出端’該輸出端產生—第—比較結果； —短切開關單几’在—第—期間分別傳送—第一信號及二弟二健至該第-比較器之該第—輸人端及該第二輸且在―第二期間分別傳送該第—信號和該第二信號 if 器之該第二輸人端及該第—輸人端，其中該丑^關單70依據—控制信號而切換該第—綱及該第二期間的操作狀態； —第—補償單元’麵接於該短切關單元與該第-比 =之該第一輸入端之間，依據一第一數位控制碼及一步補償一第三信號，而該第三信號為從該短切開關單兀如至該第-比較器之該第一輸入端；早能，單元’依據該短切開關單元之操作狀 I並產kid结，—第二比較結果之間的-差分 ★ 5χ 數位控制碼及一第二數位控制碼；一第二比較器，具有—第—輸人端、—第二輸八端接:ίΓ輪入端接收一補償信號’該第二輪入端接收料，且該輸出端產生該第二比較結果；以^ 比較:元’耦接該積化和差調變單元與該第二 =二輸入端之間’依據該第二數位控制碼和钤，補償該第一信號，並產生該補償信號。、 2·如申請專利範圍第1項所述之比較裝置，其中_ 22 1353721 26085twf.doc/n • P62960033TW 化和差調變單元包括：一第一乘法斋，搞接該第一比較态之該輸出端，依據該控制信號，輸出該第一比較結果或經反相之該第一比較結果；一第一計算器，計算該第一乘法器之輪出與該第二比較結果之間的該差分碼；

一第一乘法器，依據該控制信號，輪出該差分碼或經反相之該差分碼；一第一累加器，累加該第二乘法器之輸出，並輸出該第一數位控制碼；以及第一累加器，累加該差分碼，並輪出該第二數位控制碼。 3.如申請專利範圍第1項所述之比較裝置，其中該第一補償單元包括：八w 、第束法益，將该弟一數位控制石馬乘上該步階值，並輸出一第一補償值；以及二計算器’將該第三信號減去該第—補償值，產生m該第三信號至該第—比較器之該第—輸入端。二補償單利範㈣1項所狀比贿置，其中該第 I第四乘的，將料二數蛛亚輸出一第二補償值；以及木白值第三計算器’該第一信號加上該生該補償信號至該第二比較器之該第—輸人端/ 、’ 23 1353721 P62960033T W 26085twf.doc/n 5. 如申請專利範圍第1項所述之比較裝置，更包括：一控制單元，提供該控制信號至該短切開關單元。 6. —類比數位轉換器，包括至少一比較裝置，其中該比較裝置包括：一第一比較器，具有一第一輸入端、一第二輸入端，及一輸出端，該輸出端產生一第一比較結果；短切開關單元，在一第一期間分別傳送一第一信號及"I第一仏號至該第一比較器之該第一輸入端及該第二輸入端」且在一第二期間分別傳送該第一信號及該第二信號至該第一^較器之該第二輸入端及該第一輸入端，其中該短切開關單元依據一控制信號而切換該第一期間及該第二期間的操作狀態； -第-補償單元’雛於該短切關單元與該第一比之該第一輪入端之間，依據-第-數位控制碼及-步 5亥弟二尨唬為從該短切開關單元輸出至該第一比較器之該第一輸入端；一積化和差觸單元，計算該第—味比較結果之間的一差分碼，並產竽 ' 一第二數位控制碼; 產生數位控制碼以及 -第二比較器，具有一第一輸入端口 Γ輪入端接受一補償信號，該二二接又且該輸出端產生該第二比較結果;以及比較器之*第=二耦接於積化和差觀單元與該第二料—輸人端之間，依據該第二數位控制碼及該. f S3 24 1353721 P62960033TW 26085twf.doc/n 步階值’產生該補偾錢，並產找補償信號。 7.如申請專職圍第6項所述之類崎轉換哭，呈中該積化和差調變單元包括： Π '、果 :第-乘法器該第—比較器之該輸出端，根據 ^制㈣，輸Α該第-味結果或經反相之該第―比較結

一第-計算H，計算該第—乘法！!之輸出與該第二比較結果之間之該差分碼； -第二乘法器’依據該控制信號，輸㈣差反相之該差分碼； -第-累加H，累加該第二乘法器之_輸出，並輸出該第一數位控制碼；以及一第二累加器，累積該差分碼，並輸出該第二數位控制碼。 8. 如申請專利範圍第6項所述之類比數位轉換器，其中該第一補償單元包括：、° '、

.苐二乘法器，將該第一數位控制碼乘上該步階值，並輸出一第一補償值；以及一第二計算器，將該第三信號減去該第—補償值，產生經調整之該第三信號至該第一比較器之該第一輸入端。 9. 如申請專利範圍第6項所述之類比數位轉換器，其中該第二補償單元包括：一第四乘法器，將該第二數位控制碼乘上該步階值，並輸出一第二補償值；以及 25 1353721 • P62960033TW 26085twf.doc/n 一第三計算器，將該第一信號加上該第二補償值，並產生該補償信號至該第二比較器之該第一輸入端。 10.如申請專利範圍第6項所述之類比數位轉換器，更包括：一控制單元，提供該控制信號至該短切開關單元。