TWI353521B

TWI353521B - Soft-input soft-output decoder for nonvolatile mem

Info

Publication number: TWI353521B
Application number: TW096134734A
Authority: TW
Inventors: Yigal Brandman; Kevin M Conley
Original assignee: Sandisk Corp
Priority date: 2006-09-28
Filing date: 2007-09-17
Publication date: 2011-12-01
Also published as: KR20090086523A; TW200823666A; WO2008042593A1

Description

1353521 九、發明說明：【發明所屬之技術領域】本發明係關於非揮發性記憶料、統及操作非揮發性記憶體系統之方法。 °心【先前技術】非揮發性記憶體系統用於各種應用。某些非揮發性記憶體系統丧入-更大型系統内，諸如一個人電腦。其他非揮發性記憶體系統係可移除地連接至一主機系統並可在不同主機系統之間互換。此類可移除記憶體系統範例包括記憶卡與USB快閃驅動器。依據若干熟知的標準，已商用實施包含非揮發性記憶卡的電子電路卡。記憶卡係與個人電腦、蜂巢式電話、個人數位助理（PDA)、數位靜態相機、數位攝衫機、可攜式音訊播放器及其他主機電子裝置一起使用以儲存大量資料。此類卡通常包含一可再程式化非揮發性半導體記憶體單元陣列以及一控制器，該控制器控制並支援該記憶體單元陣列之操作並介接卡所連接的一主機。若干同一類型的卡可在設計用以容納該類型卡的主機卡槽中互換。然而，許多電子卡標準的發展已建立不同類型的卡，其在各種程度上彼此不相容。依據一標準所製造的卡通常不可用於設計成與另一標準之卡一起操作的主機°己憶卡標準包含PC卡、CompactFlash™卡（CF™卡）、 SmartMedia™卡、多媒體卡（MMCTM)、安全數位（sd)卡、 mmiSD M 卡、用戶身份模組（SIM)、Memory Stick™、〇ry Stick Duo卡及micr〇sD/TransFlashTMB 憶體模組標 124726.doc 1353521 準。市面上可買到若干有SanDisk公司之商標" _快閃驅動器產品。⑽快閃驅動器一般更二不同於上述記憶卡。狀儲存於一非揮發性記憶體系統内之資只升可能在讀取資料

時包含錯誤位心傳統重建損壞資料的方法包括應用㈣校正碼（ECC)。在將資料寫入記憶體系統時，簡單的錯誤校正碼藉由儲存額外同位位元來編瑪資料，該等同位^ 將多個位元群組之同位Μ至一所需邏輯值。若在儲存期間資料出錯’㈤多個位元群組之同位可能變化。在從記憶體系統tf取資料時，位元群、组之同位係再次藉由咖來; 算。因為資料損壞’所計算同位可能不匹配所需同位條件’從而ECC可偵測到損壞。 ECC可具有至少二功能：錯誤偵測與錯誤校正。該些功能之各功能之能力一般以可偵測為錯誤的並隨後校正之位元數目來衡量。偵測能力可與校正能力相同或大於其〃一

典型ECC可俄測的錯誤位元數目高於其可校正的錯誤位元數目。有時將一資料位元及同位位元集合稱為一字元。一早期範例係（7,4)漢明碼，其能夠最多偵測每字元（在此範例中7位元）兩個錯誤並能夠在此類七位元字元中校正一錯誤0 更複雜的ECC可校正每字元一個以上之錯誤，但重建資料在計算上變得急劇複雜。慣例係在某可接收較小錯誤回復概率下回復資料。然而隨著錯誤數目不斷增加，可靠資料回復之機率也在迅速減小或額外硬體及/或效能的相關 124726.doc 1353521 聯成本變得異常高。在半導體記憶體裝置中，包括EEPROM系統，資料可表不為電晶體之臨限電壓。一般而言，不同數位資料儲存值對應於不同電壓範圍。若出於某些原因，在讀取操作之前或期間，電壓位準偏離其程式化範圍，則會發生錯誤。該錯誤可藉由ECC來偵測且在某些情況下可校正該些錯誤。【發明内容】一非揮發性記憶體陣列係連接至一解碼器，使得讀取自該記憶體陣列之編碼資料係用於計算概率值，其係與儲存於該記憶體陣列内的位元相關聯。此類解碼器之一範例係一軟輸入軟輸出（SISO)解碼器。該編碼資料可使用一高解析度來讀取，該解析度指示與一資料位元相關聯之概率，不僅是該資料位元之邏輯值。例如，在一記憶體内將二進制資料編碼成+1/-1伏特之情況下，ECC解碼器可使用實際電壓讀取而非僅僅符號。概率值可推導自讀取值或其他來源。概率值可作為一軟輸入而提供至一 SIS〇解碼器。該 SISO解碼器之輪出可藉由一轉換器而轉換成一硬輸出。該硬輸出表示校正值。在某些情況下，一 SISO解碼器可採用多個迭代來執行計算，直至滿足某預定條件。在非揮發性記憶體中，一高解析度讀取可藉由為個別讀取步驟選擇適當電壓，使得對於—特定臨限電壓函數之特疋°卩刀比在另一部分而發生一更高密度讀取來獲得。此知:供額外解析度用於關注區域，例如在臨限電壓函數具有明顯重疊之處。 124726.doc 1353521 在一非揮發性記憶體中，一解調變器可將來自一記憶體陣列之電壓轉換成概率值。在將一個以上之位元儲存於一單元内之情況下，可針對各位元值獲得一單獨概率值。此概率值可用作一 SISO解碼器之一軟輸入。【實施方式】在許多非揮發性記憶體中，讀取自一記憶體陣列之資料可能有錯。即’程式化至一記憶體陣列之輸入資料之個別位元可能稍後讀取為在一不同邏輯值下。圖1顯示一指示一記憶體單元狀態之實體參數（臨限值ντ)與該記憶體單元可能程式化之邏輯值之間的關係。在此範例中，僅將二狀態儲存於單元内β因而，單元儲存一位元資料。程式化至邏輯0狀態之單元一般具有一臨限電壓，其高於在邏輯 1(未程式化）狀態下的單元。在一替代性方案中，邏輯1狀態係記憶體單元之未程式化狀態。圖i之垂直軸指示基於期望臨限電壓分佈在任一特定臨限電壓下讀取一單元之概率。一第一概率函數係顯示用於程式化至邏輯！之單元而一第二者係用於程式化至邏輯〇之單元。然而，該些函數之間具有某種程度的重疊。在讀取此類單元過程中使用一區別電壓VD。具有一低於vD之臨限電壓之單元係視為在狀態1下，而該等具有一高於vD之臨限電壓之單元係視為在狀態0下。如圖1所示，此可能並非始終正確。因為函數之間的重疊，存在一非零概率，即將程式化至一邏輯1狀態之一 S己憶體單元讀取為具有一大於乂〇之臨限電壓，故會讀取為在一邏輯〇狀態下。同樣地，存在一非零概率，即 124726.doc 1353521

將一程式化至一邏輯〇之一記憶體單元讀取為具有一邏輯J 狀態。

在函數之間的重疊由於若干原因而發生，包括記憶體陣列内的實體缺陷以及稍後在記憶體陣列内進行程式化或讀取操作對已程式化單元所造成之干擾。重疊還可能由於普遍不能將大量單元保持於一極緊密臨限電壓範圍而發生。特定程式化技術可允許臨限電壓函數變窄（具有更小的標準偏差）。然而，此類程式化可花費更多時間。在某些記憶體系統中，一個以上之位元係儲存於一記憶體單元内。一般而言，期望在一記憶體單元内盡可能多地儲存位元。為了有效率地使用可用臨限電壓範圍，用於相鄰狀態之函數可能使得其明顯重疊。

非揮發性記憶體系統普遍採用ECC方法來克服在讀取自一記憶體陣列之資料中所發生之錯誤β此類方法—般依據編碼系統從欲儲存於一記憶體陣列内之輸入資料中計算某些額外ECC位元。其他Ecc方案可採用―更複雜方式將輸入資料㈣至輸出資料。該㈣C位元-般連同輸入資料一起儲存或可單獨儲存。該輸人資料與咖位元稍後一起從非揮發&記憶體㈣取且—解碼㈣時使帛該資料及虹位元來檢查是否存在任何錯誤。在某些情況下，此類 ΓΓ=用t識別：出錯位元。該錯誤位元係接著藉 -。(從0變成"i "或從”"變成”〇")來加以校正。將ECC位元附著至杳u 發性^㈣用以將資料儲存於一非揮體内之前編碼資料之唯-方式。例如，可依據一 124726.doc 丄乃3521 方案來編碼資料位元，該方案提供下列變換：00至1111、〇1至1100、10至0011及^至⑼⑽。圖2顯示將輸入資料儲存於一記憶體系統200内之一範例。輸入資料先由一 ECC單元201接收，該Ec：c單元包括一編碼器203。該輸入資料可能係欲儲存於記憶體系統2〇〇内之主機資料或可能係一記憶體控制器所產生之資料。圖2 之範例顯示四個輸入資料位元1〇〇1。編碼器2〇3接著使用一編碼方案從該等輸入資料位元來計算Ecc位元（mi)。一編碼方案範例係產生ECC位元，其係用於選定資料位元群組之同位位元》接著將該等輸入資料位元與該等ECC位元二者發送至一調變/解調變單元205，其包括一調變器207»調變器207將 ECC單元201所發送之數位資料轉換成一形式，該數位資料採用該形式而被寫入一記憶體陣列2〇9内。在一方案中，該數位資料係在複數個記憶體單元内轉換成複數個臨限電壓值。因而，用於在一記憶體單元内將數位資料轉換成一儲存臨限電壓的各種電路可視為形成一調變器。在圖 2之範例中，各記憶體單元保持一位元資料。因而，各記憶體單元可具有在二範圍之一者内的一臨限電壓，一範圍指定一邏輯”1"狀態而另一範圍指定一邏輯，，〇"狀態，如圖i 所示β儲存一邏輯"1”狀態之記憶體單元具有一低於Vd (<VD)之臨限電壓，而儲存一邏輯狀態之記憶體單元具有一大於VD (>VD)之臨限電壓。單元可程式化並驗證至一咼於vD之標稱臨限電壓，以確保最少最初，在程式化至該 124726.doc 1353521 等二邏輯狀態之單元之間存在某較佳間隔。資料可儲存於記憶體陣列209内持續某時間期間。在此時間期間，可能會發生各種事件，引起記憶體單元臨限電壓變化。特定言之，涉及程式化及讀取之操作可能要求以一方式施加電壓至字元線及位元線，使得會影響其他先前程式化單元。此類干擾在裝置尺寸減小使得相鄰單元之間的相互作用較明顯之情況下特別普遍。電荷還可能在較長時間期間丟失》此類資料保持失效還可引起資料在讀取時變化。由於此類變化，可能讀出資料位元而具有不同於最初程式化之資料位元之狀態。在圖2之範例中，一輸入資料位元211係讀取為具有一小於vD(<vD)之臨限值，而最初其係寫入具有一大於VD(>VD)之臨限值。該等記憶體單元之臨限電壓係在調變/解調變單元205内由一解調變器213而轉換成資料位元。此係該調變器所執行之程序之反轉。解調變器213可包括感應放大器，其從記憶體陣列209内的一記憶體單元讀取一電壓或電流並從該讀取中推導該單元之狀態。在圖2之範例中，一具有一小於VD(<VD)之臨限電壓之記憶體單元提供一解調變輸出 ” 1"而一具有一大於VD(>VD)之臨限電壓之記憶體單元提供一解調變輸出"0"。此提供所示的輸出序列11 011111。此序列之第二位元208由於被儲存於記憶體陣列209内出錯》解調變器213之輸出係發送至在ECC單元201内的一解碼器215。解碼器215根據資料位元及ECC位元來決定是否存在任何錯誤。若存在在該編碼之校正能力範圍的小量錯 124726.doc -12- 1353521 誤，則校正該等錯誤。若存在大量錯誤則可識別該等錯誤’但無法校正，假如該等錯誤在該編碼之㈣能力内。若錯誤數目超過該編碼之摘難力，則無法摘測到該等錯誤，或可能造成一錯誤校正。在圖2之範例中，在該第二位元内的錯誤得到偵測並校正。此從解碼器215提供一輸出（1001 )，其等同於該輸入序列β記憶體系統200之解碼係視為硬輸入硬輸出解碼，因為解碼器215僅接收表示輸入 -貝料位元與ECC位元之資料位元，且解碼器215輸出一校正後資料位元序列，其對應於輸入資料位元（或在錯誤數目過高情況下無法提供一輸出）。圖3及4顯示記憶體系統2〇〇之一替代性記憶體系統。圖3 顯示顯示類似於圖！之該等功能之功能，其中Vd=〇,低於 VD之臨限電壓表示邏輯〇而高於％之電壓表示邏輯^。取代顯示一單一電壓Vd將臨限電壓劃分成二不同範圍，此處該等臨限電壓係由實際電壓數來指示。對應於邏輯"1"之函數係在0伏特以上居中而對應於邏輯"0"之函數係在0伏特以下居中。圖4顯示β己憶體系統421，其使用一類似於記憶體系統 200之資料儲存程序（使用相同輸入資料位元與ECC位元），但不同讀取程序。特定言之，取代簡單決定一臨限電壓是否超過或低於一特定值’記憶體系統421讀取臨限電壓，如圖3所示。應明白，不一定讀取實際臨限電壓。可使用其他單元操作構件來儲存並檢索資料（例如電流感應）電壓感應係僅用作一範例。一般而言，臨限電壓係 124726.doc • 13 · 1353521 指一電晶體接通之一閘極電壓。圖4顯示一讀取發生，其比先前範例提供更詳細的資訊。此可視為一比圖2之讀取具有一更高解析度（及一解析超過用於程式化之狀態之解析度）之讀取。如先前範例，錯誤在讀取資料内發生。此處’對應於該等第二及第三位元之讀數出錯。該等第二及第三位元係邏輯”〇"並曾藉由程式化一單元來具有一小於 VD之臨限電壓來儲存，但該等單元係讀取為具有臨限電壓〇_〇5伏特及〇.10伏特’其係高於vD(vD = 〇伏特）。由一系列讀取操作從圖4之記憶體陣列423所讀取之原始電壓係發送至在一調變/解調變電路427内的一解調變器 425。該等原始電壓具有類比至數位轉換之解析度所支配的一有限解杆度。此處，原始資料係轉換成概率資料。特定言之，將各單元讀數轉換成一對應位元係iSO之概率。來自該記憶體陣列之該等讀數系列（0.75、0.05、0.10、〇·15、1.25、1_0、3.〇及〇·5伏特）不僅可指示單元狀態，而且還可用於提供關於該單元的一確定程度。此可表示為過去使用一特定位元程式化一記憶體單元之一概率。因而，接近〇伏特之讀數可提供較低概率值’而遠離〇伏特之讀數提供更高概率值。所示概率值係對數概率比（如下所詳細解釋）。此對於在一邏輯〇狀態之單元提供負數而對於在一邏輯1狀態之單元提供正數，數字大小指示正確識別狀態之概率。該等第二及第三概率值（(K1、〇2)指示邏輯"丨"。該4第二及第三值指示相當低的概率。將概率值發送至在一 ECC單元431内的—解碼器429内 124726.doc •14· 1353521 (在某些情況下，從原始值獲得概率值可視為在該解碼器内執行）。解碼器429在概率值上執行解碼操作。此類解碼器可視為一軟輸入解碼器。一般而言，軟輸入係指一輸入，其包括關於欲解碼資料之某些品質資訊。用作一軟輸入之額外資訊一般使一解碼器獲得更佳結果。一解碼器可使用一軟輸入來執行解碼計算以提供計算概率值作為一輸出。此係視為一軟輸出1此類解碼器係視為一軟輸入軟輸出（siso)解碼器。此輸出可接著再次用作該sis〇解碼器之輸入以迭代該解碼並改良結果。—SIS〇解碼器可形成一更大解碼器之部分，該更大解碼器提供—硬輸出至另一單兀。SISO解碼器一般提供較佳效能且在某些情況下可提供比硬輸入硬輸出解碼更佳的效能。特定言之，對於相同數量的額外負擔（ECC位元數目），一SIS〇解碼器可提供更大的錯誤校正能力。為了有效率地使用—⑽⑽碼器，可實施一適當編碼/解碼方案且調變係調適以有效率地獲得一軟輸入，而沒有過多複雜性且不需要過多時間用於從記愤體陣列讀取資料。 ~ 在-具體實施例中，用於一 SIS〇解碼器之一軟輸入係藉由使用-解析度在-非揮發性記憶體陣列内讀取資料來提供，該解析度解析比過去用於程式化該記憶體之狀態更大數目的狀態。因而’可藉由將一記憶體單元程式化至二臨限電麼範圍之一來寫入資料並隨後藉由解析三或更多:限電麼範圍來讀取。一般而言，用於讀取之臨限電塵範圍數目係用於程式化之臨限電磨範圍數目的數倍（例如多達兩 I24726.doc -15· 1353521 倍）。但是，情況並非始終如此。一編碼器/解碼器電路（ECC單元）可形成為一專用電此功能可由一控制器内的韌體來執行。一般而言，一 5 器係-特定應用積趙電路（ASIC)，其具有設計用於特能（例如ECC)之電路並還具有㈣來管理控制器操作= 而’-編碼器/解碼器可藉由在記憶體控制内的—硬體及勒體組合來形成。該等調變器/解調變器電路可能在一己憶體晶片上、在一控制器晶片上、在一分離晶片或… 上。-般而言’調變電路將會包括在記憶體晶片上的心某些組件(例如連接至-記憶體陣列之周邊電路)。儘管圖4 指示臨限電壓係讀取至一高解析度（一類比讀取），但所選擇之解析度程度可能取決於若干因素，包括所使用的發性記憶體類型。圖5顯示正在經歷一讀取操作之一 Nand快閃記憶體陣列之-串54卜—NAN_閃記憶體係由串列連接的記憶體單元串組成’由選擇電晶體以統稱為區塊（即基本抹除單位）之群組隔離°為了讀取較單元，串之其他單元均接通，使得流過該串之電流取決於該選定單元。適當偏壓電壓係置於在· 541任一端(一般情況一端係連接至接地)的串選擇電^W、545之間極上且一或多個電愿係依序施加至在込疋單元上延伸之字元線。對於一保持一位元資料之單 =可能只需要-單一電壓。對於保持—個以上之位元之早兀（多位準單元或MLC)’ —電壓序列—般由依序遞增電壓步階或-二進制查找圖案組成。各步驟對應於一區別電 124726.doc •16- 1353521

:-儲存二位it之單元串需要四個狀態而—儲存三位元之早疋需要八個狀態等。一附著至一位元線之感應放大器 ⑽定單元接通的時間且先引起此切換之字元線電愿指不該單元之臨限電遷範圍。該讀取操作之解析度取決於所提：電壓步階之數目。例如，一單一位元讀取需要25毫秒來元成一感應操作，而用於相同記憶體之一二位元讀取需要75毫秒來完成三個感應操作以完全解析四個狀態。更多電壓步階提供-更高解析度，但此需要更多時間。更少電壓步階增加速度，但提供更差的解析度…般情況下使用相同於用於執行程式化操作之解析度來執行讀取操作。因而，若一程式化操作程式化並驗證單元為四個狀態之一，則讀取操作具有足夠解析度來解析四個臨限電壓範圍。此可旎需要二個電壓步階用於一具有四個可能狀態之單元。各種NAND快閃記憶體系統結構及操作NAND快閃 s己憶體系統之方法係說明於美國專利第7 621、 7,092,290及 6,983,428號中。圖6A顯示一單一位元記憶體單元範例，其使用一較高解析度讀取’該解析度解析超過用於程式化該記憶體之狀態數目的狀態。如前述’水平軸指示臨限電壓（Vt)而垂直軸指示一單元對於一特定程式化狀態具有此臨限電壓之概率。在圖1之範例中，曾執行一單一讀取以決定是否一單元是否程式化成二狀態之一。對比之下，此處執行三個讀取以決定該單元是否在四個讀取臨限電壓範圍651至654之一内。因而，該單元係程式化至二臨限電壓範圍（對應於 124726.doc -17· -邏輯狀H)之-域後制—解析度來加以讀取，該解析度識別該單位為在四個臨限電壓範圍（四個讀取狀態）之一内。選擇用於执行g賣取之電屋Vi、V2、％係、使得該等四個臨電屋範圍651至654大小不同且讀取係集中在該等二函數 (用於邏輯！與邏輯0)重疊位置附近。一讀取（在一區別電壓。2)係類似於圖丨之讀取並指示該記憶體單元所處之狀態(〇或\)。其他二讀取（在Vi及V3)係在邏輯〇與邏輯丄之臨限電壓範圍内，但不在該些臨限電壓範圍内居中。反之，該些讀取更接近V2而配置。該等四個讀取臨限電壓範園651至 54扣示一特定讀取位元係正確之概率。因而，對於一邏輯〇, 一低於V〆臨限電壓範圍651)之讀數具有一更高正確概率，而在▽，與乂〆臨限電壓範圍652)之間的一讀數具有更低正域概率。對於邏輯1 ’在v2與v3(臨限電壓範園 653)之間的一讀數具有一相對較低正確概率，而一超過 V3(臨限電壓範圍654)之讀數具有一更高正確概率。可看出’使用一比程式化所使用之狀態數目解析更高狀態數目之解析度進行讀取允許一讀取操作獲得關於正在讀取資料之概率資訊。圖6B顯示一二位元MLC記憶體單元之範例，其使用一高解析度來進行讀取’該解析度解析超過程式化狀態數目之狀態。圖6B顯示正在使用遞增解析度來執行一系列讀取操作°在讀取1期間，該單元之臨限電壓係解析成對四個狀態之一，其對應於一小於Vi、在Vi#v2之間、在、與义之 124726.doc •18- 1353521 間及大於Vs之臨限電壓。此第一讀取解析與以前用於程式化狀態數目相同的狀態數目。一第二讀取讀取2係執行以提供一更高解析度。讀取2將一程式化狀態（例如"1 〇")解析成三個讀取狀態，其對應於該臨限電壓函數之一 t央部分 (在Vs與V6之間）及該臨限電壓函數之二外部部分（一在v丨與 Vs之間、另一者在νό與％之間）。一第三讀取讀取3係執行以同樣提供更高解析度。讀取3解析讀取2之讀取狀態，使得進一步解析外部部分。在此範例中，不進一步解析對應於中央部分之讀取狀態。該等讀取操作可採用讀取1，接著讀取2，接著讀取3之次序或任一其他次序來執行。或者，個別讀取步驟可採用某些其他次序來執行，使其在一單一讀取操作中組合。例如，讀取步驟可從最低臨限電壓開始並依據臨限電壓依序上升來執行。讀取1、讀取2及讀取3之該等讀取步驟係以一圖案而配置，其對於一特定程式化狀態之臨限電壓函數之外部部分比對應於一中央部分具有一更咼璜取操作密度。此比此類函數之中央部分提供更多關於臨限電壓函數之外部部分之資訊。此係因為一對於一特疋狀態在一臨限電壓函數之一中央部分内具有一臨限電壓之單元可假定具有一在該狀態的較高概率（在另一狀態之概率接近零），故不需要更多解析度。一特定函數之外部部分可能重疊一相鄰函數。需要關於此類重疊區域之更多資訊（其中概率值變化）。上述說明係關於用於讀取NAND快閃記憶體單元之特定技術。還可使用其他讀取技術。在某些記憶體中，—單一 124726.doc •19· 丄：讀取步料提供關於—記憶體單元之程式化位準之資訊。在某二Ν〇·閃記憶體中，-記憶體單元之狀態係藉由在料錢條件下遍及料㈣量㈣㈣取。在此類記隐體中’可使用一電流鏡來複製來自單元之電流該複製電流可接著與若干並聯參考電流進行比較。因而，可採用一單一步驟來執行一高解析度讀取。

圖7顯示如何從來自—儲存—個以上之位元資料之臨限電壓資訊推導關於個別位元之概率值。在此情況下，個別概率值係n給各位兀。圖7顯示用於圖6之該等四個狀態 (10 00 〇1)之一概率函數。圖7還顯示對於該第一位凡（最左位元）橫跨所有四個臨限電壓範圍的一概率。此處概率係顯示為一特定位元係”，，之概率，概率還可根據一位凡係"0"而提供。顯示一概率位準〇。此係存在相同丨或〇概率之位準。低於〇位準，存在一更大〇概率。因為在左邊 "11"及"10"上的二狀態同時具有一"i"作為第一位元在此圖表左邊的概率較高（>〇)。在右邊"〇〇"與"οι"上的該等二狀態同時具有一 ”〇”作為第—位元，故在此側的概率較低 (<〇)。圖7還顯示對於該第二位元（最右位元）橫跨所有四個臨限電壓範圍的一概率。此概率在臨限電壓範圍之任一端較咼而在中間較低。因而，用於該等二位元之概率值具有極不同的圖案。圖7顯示一臨限電壓^^，其提供一第一位疋概率P1與一第二位元概率P2。此處，ρι係較大，因為臨限電壓VI不接近一與一具有一 "〇"作為第一位元之狀態相關聯的臨限電壓。然而，P2係較小，因為V1接近用於"1〇" 124726.doc -20、 1353521

狀態之臨限電壓範圍。此指示在此位元大概為1時，概率略高於其為0的概率。圖7顯示對於儲存於相同單元内的不同位元概率可能極為不同《即便在一讀取操作指示一在相鄰狀態之臨限電壓範園之間的一重疊區域内的臨限電壓並因而具有一增加誤讀風險，一個別位元仍可具有一極高概率值，其中該重疊係在同時共有該個別位元之二狀態之間。因而，可能較有益的係逐個位元而非逐個單元地決定概率。一解調變器可使用臨限電壓與個別位元概率值（諸如圖7所示該等概率值）之間的相關性來基於來自一記憶體陣列之讀數提供原始概率值。在一讀取操作識別一用於一單兀之臨限電壓範圍之情況下，用於各位元之概率值可能與各此類範圍相關聯。概率値可從各種資訊（例如對於一給定技術記憶體單元行為特性）或從一特定記憶體裝置之經歷來推導°在某些情況下，概率值可在一裝置之生命期期間在不同階段變化。概率可採用不同方式來表述。一用以表述二進制資料之概率之普遍方式係一對數概率比（LLR)。與一特定位元相關聯之LLR係對於一特定讀數χ，位元係"丨，，之概率與位元因而：係"〇"之概率之比率的對數 LLR(x)=i〇gfZ<llll^> {P(d = 〇\x)^ 其中P(ci = l|x)係位元係"丨"之概率而^ = 〇丨幻係位元係之概率LLR係一用以表述概率之方便方式，但仍可使用其他系統。為了從來自一記憶體之讀數中獲得概率資訊’一般 124726.doc •21 - 1353521

執行某些轉換或解調變。—執行此類解調變之便利方式係 =用—查找表，其表格化臨限電壓（或在記憶體内的某測董參數）與-或多個位元之概率值之間的關係。在該讀取操作之解析度將—記憶體單元之臨限電Μ範圍分成N個讀取狀態且該單元儲存之情況下，—表格可具有NxR 個項目，使得針對各讀取狀態提供一概率用於各位元。依此方式，一高解析度讀取可提供關於記憶體内所儲存之資料的概率資訊。此類原始概率資料可提供至—解碼器作為該解碼器之一軟輸入。

圖8顯示諸如上述之軟輸入資料係供應至一解碼器系統 861，其包括一 SIS〇解碼器863。SIS〇解碼器一般接受原始概率資料並在該原純率f料上執行咖計算以提供計算概率資料。該計算概率資料可視為—軟輸出。在許多情況下，接著提供此類軟輸出作為該SIS〇解碼器之一輸入，使得執行一第二解碼迭代。—SIS〇解碼器可執行連續迭代’直至獲得至少一預定條件。例如，—預定條件可能係所有位元均具m — 特定最小值之概率。—預定條件還可以係一概率值（例如一中間概率值）之總數。一預定條件可能係從-迭代至τ —迭代之結果⑽（即保持迭代，直至幾乎不存在由於額外迭代之改良卜―預定條件可以係完成一預定數目的迭代。還可使用該些條件之組合。解碼係使：在資料内的一編碼圖案來執行，該圖案係在儲存資料之刖編碼器865在資料上執行編碼之結果。與解碼器系統861係同時視為ECC單元867之部分，該Ecc 124726.doc •22· 1353521 單元可實施於一記憶體系統（諸如記憶體系統421)内（ECc 單元867係一可用作ECC單元431之單元範例）。各種編碼方案可與一 SISO解碼器一起使用β解碼器861還包括一硬軟轉換器864，用以將來自SISO解碼器865之一軟輸出轉換成一硬輸出。在某些情泥下，SISO解碼可對於相同數量的管理資料比硬輸入硬輸出解碼提供更佳的錯誤校正。圖9顯示一範例性编碼方案，其可用於一 SIS0解碼器（諸如SIS〇解碼器 863)。資料項目Dn-D33係以列及行而配置，同時針對各列及行計算同位位元。例如，Pl係計算自包含項目D"、Du 及D13之列。同樣地，p2係計算自包含項目Dn、及仏; 之列。P4係計算自行D丨1、D2丨及D23。圖10顯示如圖9所示之編碼資料稍後在一硬輸入硬輸出解碼器與一 SISO解碼器二者中解碼時的結果。在此範例中，一二進制系統之二邏輯狀態係分別表示為-丨與+丨，而非0與1。應明白，可使用任一適當表示法且此表示法僅出於方便此範例。對於軟數字，符號指示位元是否最可能係 0或1且數字大小指示此係正確值之概率。一信號101係顯示為一位元群組，其包括資料位元與同位位元，該等同位位元係依據圖9之編碼方案而計算的。該信號一般係一編碼器之輪出，該編碼器具有適當電路以計算同位位可將該信號發送至—調變器，其提供適當電壓至記憶體單元以將該等記憶體單元程式化至狀態以記錄該信號資料。 124726.doc -23- 1353521 在此範例令顯示雜訊103正在影響二資料位元。雜訊不限於資料位元且還可能影響同位位元。雜訊可能由於特定單元之某些實體特性或可能在一單元受到陣列中其他單元上所實施之操作影響時發生在記憶體的干擾而引起。在此範例中，雜訊係視為附加性的，使得讀取自記憶體單元之資料反映信號資料加上雜訊，接著其變成輸入資料用於解碼°但雜訊可能積極或消極地影響讀取值。輸入105係從一連接至一記憶體之解調變器所獲得之原始資料。例如，在使用一高解析度執行一讀取操作之情況下，以此形式產生輸入資料，使得一位元的信號或同位資料係表示為0.1，而非1或此可視為一概率值，其具有一正值指示1而一負值指示0,值大小指示所指示狀態係正確之概率。輸入丨〇5可視為一軟輸入，因為其包括多個簡車的0或1值。對於一硬輸入硬輸出解碼器，輸入105係藉由用+1取代所有正值並用-1取代所有負值來轉換成硬輸入1〇7。在一吏用補數（1的補數）邏輯表不軟輸入概率值之系統中，最间有效位元表示符號並可用作轉換構件。該硬輸入硬輸出解碼器可能試圖使用此硬輸入來校正資料。然而，同位計算指示在該等第二及第三列之各列内的一錯誤及在該等第及第二行之各行内的一錯誤。在此情形下沒有任何獨特解答’因為Du與D33可能出錯或者Dn與D23可能出錯。該硬輪入硬輸出偵測器無法決定該些解答之哪個解答係正破的。因此，一硬輸入硬輸出解碼器在此情形下無法校正該 124726.doc -24- 521 資料。在一第一SISO解碼步驟中， Λ 6 歡輸入校正資料109係針對來自該輸入之第一列而產生。 a ^ ^ , 欺輸入校正資料1〇9之各項目係從在相同列上其他項目盥 "、夕j円最小項目之大小之乘籍之符號來計算（下面f註知从〜心八』义果積 μ(下面更洋細地說明概率值計算）。此指示在内的其他項目所指示的項目原貌並可視為一計算概率 Γΐ在㈣（相對於該輸人之时概率）。接著將軟輸入正貝枓109添加至輪入1〇5以獲得第一列迭代之軟輸出 11°該第-列迭代之軟輸出lu因而組合該等内在及外在概率值。該軟輪出反映來自該原始資料之内在概率資訊與推導自相同列内共用相同同位位元的其他項目之外在概率資訊。此時查看軟輸出113之符號(轉換軟輸出至一硬輸出）顯示完全校正該資料。因而’該軟輸人軟輸出解碼可在一硬輸入硬輸出解碼器不能之情況下校正此資料。此外，該軟輸入軟輸出解碼器可僅使用列同位計算以一迭代來進行校正。若沒有完成校正，則可使用行同位計算來執行進一步計算。若此類第一行迭代不提供完全校正，則可執行一第二列迭代。因而，一SISO可在一硬輸入解碼器停止而不能找到一解答之情況下繼續朝一解答工作。一第二範例如圖11所示。如同先前範例，同位位元係針對陣列輸入資料之列及行二者而計算（在此範例中每列或行僅二輸入資料項目）。此處同位位元係計算以成為列或行之輸入資料位元之模數2和。圖12顯示在一 ECC單元123中一解碼器121正在接收之輸 124726.doc -25- 1353521 入資料’該ECC單元計算該等同位位元並將其附加至該資料。在此情 >兄下’四位元的同位資料係附加至四位元的輸入資料。該輸入資料與同位位元因而形成編瑪信號資料，其係發送至一調變器125。調變器125依據該信號資料來程式化個別記憶體單元❶在此情況下，二位元係儲存於記憶體陣列126之一記憶體單元内’故八個位元的信號資料係儲存於四個單元内，該等單元具有個別臨限電壓位準¥1至 V4。隨後該等記憶體單元係讀取為具有臨限電壓範圍νι, 至V4’。該等讀取臨限電壓範圍係在一解調變器127内加以解調變以提供原始概率資料（1.5、1.〇、〇.2、〇.3、2.5、 2.0、6.0、1.0) ^此可使用一查找表或其他方式來獲得。在某些情況下，提供原始概率資料係視為在一解碼器内的一功能’但對於本情況，係視為在解調變器127内發生。一原始概率值係獲得用於各位元，使得即便將位元儲存於相同單元内，其仍可能具有不同的概率值。在本範例中，解調變器127提供概率值作為對數概率比值，但概率還可採用其他格式來表述。該等原始概率值係對於所有資料項目為正，指示在直接從該些項目獲得一硬輸出之情況下，所有資料項目在此時均視為1(假定二錯誤p然而，在ecc 單元123内使用一SIS0解碼器129，可完全校正該資料。圖 13A至13D顯示SISO解碼器129如何校正輸入資料。解碼器 129係一 SISO解碼器之一特定範例，其可用於諸如記憶體系統421之記憶體系統（解碼器129可用作解碼器429)。圖13A顯示-第一水平迭代使用歹,】同位位元ΐ3ι來從列概 124726.doc -26 - 1353521 率值132獲得第一計算概率值133 ^在此情況下，LLR係添加以獲得計算概率值133。可顯示在此範例中二LLR的和係藉由該等二LLR之該等符號與（_丨）之乘積乘以最小LLR值來提供。 LLR(D1)®LLR(D2)«(-1) χ sgn[LLR(Dl)] x sgn[LLR(D2)] x min[LLR(Dl), LLR(D2)] 其中φ指示LLR加。施加此LLR加至該等項目提供所示的鲁叶算概率值。例如，對應於項目Dll之計算概率係01 e2.5 *-〇.1 ’對應於D丨2項目之計算概率係1502.5 «-1.5。接著將計算（外在）概率值133與該等原始（内在）概率值π]相加以從該第一水平迭代中獲得輸出概率值135。故對應於項目， D"之輸出概率值係原始概率值1.5加上計算概率值_〇」， • 給出1-4。可看出’頂部列（1.4、-1.4)之輸出概率值135指示相對較高的概率值，從而指示該等正確位元係丨及〇。然而，在底部列（-0.1、0.1)上的概率值135指示該等位元分別 • 為〇及1之較低概率值。該些概率值指示該等正確輸入位元。然而，此類較低概率值可能不視為足夠優良以在此點終止解碼。故可執行額外迭代。圖UB顯示來自該第一水平迭代之輸出概率值135受到使用行同位位元137之一第一垂直迭代的影響。該第一垂直迭代之計算概率值139係採用以前相同方式來計算，此次使用行同位項目137沿行來計算。因而，Dn係從Du與匕之 LLR和來獲得（_〇 ^6 〇 ’給出〇 υ。〇12係從^與^之 LLR和來獲得（1.4與6.0，給出-1.4)。依此方式，針對各項 124726.doc -27- 1353521 目獲得計算概率值139〇接著，將該等計算（外在）概率值 139與該等輸人概率值135(該第—水平迭狀該等輸出概率值）相加以獲得該第一垂直迭代之輸出概率值i4i。從該第一垂直迭代所獲得之該等輸出概率值141(1 5、_丨5、 •1.5、1.1)可視為足夠優良以在此點終止解碼。然而，取決於終止解碼所需之預定條件，可執行更多解碼迭代。圖13C顯示正在執行一第二水平迭代。先將來自該第一垂直迭代之該等計算概率值139與該等原始概率值132相加以獲得輸入值143 ^接著如前面一起使用該等輸入值143與列同位項目131以獲得第二水平計算概率值145。接著將該等第二水平概率值145與該等輸入值132相加以獲得該第二水平迭代之輸出概率值147。該第二水平送代之輸出概率值147不從該第一垂直迭代之輸出中獲得一整體概率值改良。圖13D顯示正在執行一第二垂直迭代。纟自該第二水平迭代之該等輸出值147係用作用於此迭代之輸入值。如前述，行同位項目137係與該等輸入值一起用以獲得計算概率值149。接著將計算概率值149與該等輸入概率值μ?相加以獲得輸出概率值151。比較來自該第一垂直迭代之輸出值141，顯示改良來自該第二垂直迭代之輸出值Η〗。因而’可看出額外迭代可提供額外的資料改良。迭代解碼可在整個迭代過程中循環，直至滿足某預定條件。例如，該預定條件可能係在一概率值輸出集合中的各概率值超過某最小概率值。或者’該預定條件可能係推導 124726.doc -28- 1^53521 自多個概率值之某些參數，諸如一中間或平均概率。該預定條件可能僅係執行一特定數目的迭代。在某些情況下 (如下述），一 SISO解碼器提供輸出概率值，接著使該等概率值經受另一操作，從而指示是否應執行額外SIS0迭代。圖13A至13D之範例可視為一技術範例，稱為加速解碼。水平及垂直同位位元提供可單獨解碼的二替代性編碼方案。一起使用兩此類解碼方案及使用來自一解碼方案之 φ 輸出作為其他另一方案之輸入’加速編碼一般提供較高的錯誤校正能力。有效率的解碼取決於具有一適當編碼/解碼方案。已知各種方案用於以一適合於在一 SISO解碼器中後續解碼之方式來編碼資料。編碼/解碼方案包括（但不限於）加速碼、乘 . 積碼、BCH碼、裏德-所羅門碼（Reed s〇1〇m〇n c〇de)、捲積碼（參考美國專利申請案第11/383,401及11/383,405號）、漢明碼及低密度同位校正（LDpc)碼。 LDPC碼係具有—滿足特定要求之同位檢查矩陣之竭，從而產生-稀疏同位檢查矩陣。此意味著在一相對較小數目的位（上執行各同位校正。用於-LDPC瑪之-同位檢查矩陣Η之一範例係如圖14所示。用於— LDpc碼之該等條系（1)在各列内1數目相同且比較列内的總項目數數目 (2)在各行内1數目相同且比較行内的總項目數數目較小。（3)在任二行之間共用的丄數目不大於工（共用}數目只能為零或-）。不規則LDpc碼允許在行及列内的i數目= 某偏差。查看Η，在一列内的總計七個項目之中，各列具 124726.doc •29· 1353521 有三個1，使得滿足條件⑴。在-行内的總計七個項目之中，各行具有三m，使得滿足條件⑺。沒有任何兩行共用一個1以上，故滿足條件（3)。例如，該等第-、第二及第四行均具有一個1作為頂部項目，但該些行均不共用另一個1。因而，矩陣Η定義_LDpc碼。該碼由所有滿足矩陣H之碼字所組成。此意味著必須滿足七個不同同位檢查條件（由該等七列來定義p各同位檢查條件在一字内查找二個項目。例如，該第一列指示在一字元内的該等第一、第二及第四項目必須具有一模數二和為零。資料可藉由計算特定同位位元來形成一碼字依據一 LDPC碼來加以編碼。因而，該同位檢查矩陣H之一碼字可由四個資料位元與計算自該等四個資料位元之三個同位位元來形成。各同位位元係計算自一相對較小數目的資料位元，故編碼可能相對較簡單，即便在將較大數目的項目編碼成一區塊之情況下。一用於記憶體應用之適當LDPC碼使用大約4,〇〇〇至8〇〇〇位元之一子元（1至2區段，其中一區段係5丨2位元組）。例如，依據該LDPC碼之編碼可增加大約12。/。至未編碼資料。在用於此類編碼之一同位檢查矩陣之一列内的1數目可能在大約4000之中為大約32，故即便該字元較大，該等同位計算仍不會過長。因而’在編碼期間可能相對容易地計算同位位元且在解碼期間還可相對容易地檢查同位。LDPC 碼可與硬輸入硬輸出解瑪或SISO解碼—起使用。如先前所示’ SISO解碼可有時在硬輸入硬輸出解碼過程中改良效 124726.doc •30· 1353521 能。可將原始概率值供應至一 SISO解碼器作為LLR或採用某其他形式。一 LDPC可採用一迭代方式來使用一 SIS〇解碼器。一項目係由數個同位群組共用，使得從一群組獲得之一計算概率值提供改良資料用於另一同位群組。可迭代地執行此類計算，直至滿足某預定條件。在錯誤數目極低時，LDPC解碼可能有時提供較差結果。校正在一特定數目下的錯誤變得較困難，從而產生一 "錯誤地板，％此問題之一解決方案係組合LDPC解碼與某些其他形式的解碼。可將使用BCH或某類似代數碼之一硬輸入硬輸出解碼器增加至一 LDPC解碼器。因而，該LDpc 解碼器將錯誤數目減小至某較低位準，接著該BCH解碼器解碼剩餘錯誤。依此方式連續操作之解碼器係稱為，，序連"。在此情況下在將資料儲存於記憶體陣列之前還執行序連編碼0 圖15顯示在一 ECC單元155内的一序連編碼及解碼範例，該ECC單元包括一編碼系統157與一解碼系統159。資料係由ECC單元155來接收並先在編碼器a内編碼，其中其係依據編碼方案A來進行編碼。接著，將該編碼資料發送馬器B，其中其係依據編碼方案b來加以編碼。在本範例中，編碼方案A係一 BCH編碼方案，其添加同位位元至該輪入資料，從而在一範例中將資料數量增加大於 4%。編碼方案3係一讀匕编碼方案，其添加額外同位位元至來自編碼器A之編碼資料，從而在此範例中添加一額外12%至資料。接著將該雙重編碼資料發送至一調變/解調 124726.doc •31 · 變早元並程式化至一非控 Α 非揮發性記憶體陣列。隨後，從該記憶體陣列中讀取該等售 α 雙重編碼資料並解調變該資料以提供一軟輸入至解碼器姐 _ 解碼器B使用編碼方案B來解碼資料。同樣地解碼器A使用編碼方案Αβ此範例之解碼器B係一 siso解碼器’其在該雙重編碼資料上執行一或多個解碼迭代。當滿足某預定條件時，解蜗器Β向解碼器Α發送輸出資料。來自解碼器B之輸出資料-般不包括用於編瑪器B 所添加之同位資料的項目。該些項目已由解碼器B使用且不再必需。解碼器B之輸出係一軟輸出。此軟輸出可在一軟硬轉換器161内轉換成一硬資料’該轉換器移除概率資訊並將資料轉換成"·㈣資訊。接著提供此硬資料作為解碼器A之-硬輸人，解碼^執行硬輸人、硬輸出解碼。接著將來自該第二解碼器之硬輸出從咖單元155中發送出來作為校正資料。〜在-具體實施例中，用於終止解碼器0内迭代解碼之預定條件係解碼器A指示該資料較優良。在解碼器B内完成一迭代之後，可將-軟輸出轉換成硬資料並作為—硬輸入提供至解碼m碼HA接著試圖解碼”^若解碼器A無法解碼該資料，則解碼器3執行至少一額外迭代。若解碼器A可解碼該資料，則在解碼器_不再需要迭代。因而’在此範例中，解碼器A提供—回授163至解碼器 B以指示解碼器B應終止之時間。儘官圖15之範例處理硬輸入硬輸出與SIs〇編碼之序連’ 但還可使用其他組合。可串聯使用二或更多謂解碼器並 124726.doc •32· 1353521 還可使用二或更多硬輸入硬輸出解碼器。在上述範例中的軟輸入係藉由使用高於先前用以程式化資料之解析度讀取資料來獲得。在其他範例中，可使用其他資訊來推導軟輸入資料。除了關於儲存於記憶體内一資料位元之一簡單1或〇決定外所提供的任一品質資訊均可用以提供一軟输入。在某些記憶體設計中，維持已抹除一區塊之次數之一計數。隨著抹除計數增加，記憶體之實體屬性可以一預定方式變化，從而使特定錯誤更加可能。在已知此類圖案之情況下，一抹除計數可用於獲得概率資料。已知以一可預測方式影響程式化資料之其他因素還可用於獲得概率資訊。依此方式，可使用用以程式資料之相同解析度來從記憶體陣列讀取資料且該資料仍用以提供一軟輸入。可組合各種概率資訊來源。因而’來自使用一高解析度讀取資料之概率資訊可組合來自另一來源之概率資料。因而，一軟输入不限於直接從讀取該記憶體陣列所獲得之概率資訊。上述各種範例參照快閃記憶體。然而，目前使用各種其他非揮發性記憶體且本文所述技術可應用於任一適當非揮發性記憶體系統β此類記憶體系統可包括（但不限於）基於鐵電儲存器（FRAM或FeRAM)之記憶體系統、基於磁阻儲存器（MRAM)之s己憶體系統、及基於相變或 "〇UM"("相變化記憶體·，））之記憶體。本文所引用的全部專利、專利申請案、文章、#籍規格、其他公告案、文件及事物全部内容出於各種目的而以 124726.doc •33· 1353521 引用形式併入本文。在該等併入公告案、文件或事物之任 —者與本文件之文字之間術語定義或用途的任何不一致或衝突之某種程度上，應適用本擋之術語定義或用途。儘管相對於特定較佳具鱧實施例已說明本發明之各方面，但應瞭解，本發明係受隨附申請專利範圍之完整範脅保護。【圖式簡單說明】圖1顯示在一非揮發性記憶體中程式化至一邏輯1狀態及 —邏輯0狀態之單元之臨限電壓之概率函數，包括用於區別邏輯1與邏輯〇狀態之一電壓vD。圖2顯示一記憶體系統之組件，包括一記憶體陣列、調變器/解調變器電路及編碼器/解碼器電路。圖3顯示程式化至一邏輯1狀態及一邏輯〇狀態之單元之讀取臨限電壓之概率函數，顯示臨限電壓值。圖4顯示一記憶體系統之組件，包括一記憶體陣列 '調變器/解調變器電路及編碼器/解碼器電路，一解調變提供概率值至一解碼器。圖5顯示一 NAND串’其係連接至一感應放大器以讀取一記憶體單元之狀態。圖6A顯示程式化至一邏輯丨狀態及一邏輯〇狀態之單元之讀取臨限電壓之概率函數，包括三個臨限電壓。圖0B顯示程式化至四個狀態之單元之讀取臨限電壓之概率函數並顯示在讀取單元之情況下的臨限電壓。圖7顯示在一每單元儲存二位元之記憶體中用於一第一 124726.doc •34- 1353521 及一第二位元二者之個別概率值作為臨限電壓之一函數。圖8顯示一編碼器/解碼器單元，其具有一軟輸入軟輸出 (SISO)解碼器。圖9顯示一範例性編碼方案，其中輸入資料係以一方陣配置並針對各列及行計算一同位位元。圖10顯示一信號之一特定範例，該信號受到在資料内引起錯誤之雜訊影響，該等錯誤使用一硬輸入解碼器不可校正’但可使用一 SISO解碼器來校正。圖11顯示一替代性編碼方案，其中同位位元係計算用於輸入資料，該輸入資料以列及行配置，一同位位元係計算用於各列及行。圖12顯示一記憶體系統之組件，包括一提供圖i丨所示編碼之編碼器與一提供原始概率值至_幻8〇解碼器之解調變器。圖13A顯示圖12之SISO解碼器所執行之一第一水平迭代。圖13B顯示圖12之SISO解碼器所執行之一第一垂直迭代。圖13C顯示圖12之SISO解碼器所執行之一第二水平迭代。圖13D顯示圖12之SISO解碼器所執行之一第二垂直迭代。圖14顯示在一 SISO解碼器中所使用之一低密度同位檢查 (LDPC)同位檢查矩陣。 124726.doc -35- 1353521 圖15顯示一編碼器/解碼器序連解碼器。【主要元件符號說明】其具有序連編碼器並具有 101 信號 103 雜訊 105 輸入 107 硬輸入 109 軟輸入校正資料 111 軟輸出 113 軟輸出 121 解碼器 123 ECC單元 125 調變器 126 記憶體陣列 127 解調變器 129 SISO解碼器 131 列同位位元 133 計算概率值 135 概率值 137 行同位位元 139 計算概率值 141 輸出概率值 143 輸入值 145 第二水平計算概 124726.doc -36- 1353521

147 輸出概率值 149 計算概率值 151 輸出概率值 155 ECC單元 157 編碼系統 159 解碼系統 161 軟硬轉換器 163 回授 200 記憶體系統 201 ECC單元 203 編碼 205 調變/解調變單元 207 調變器 209 記憶體陣列 211 輸入資料位元 213 解調變器 215 解碼器 421 記憶體系統 423 記憶體陣列 425 解調變器 427 調變/解調變電路 429 解碼器 431 ECC單元 541 串 124726.doc -37- 1353521 543 串選擇電晶體 545 串選擇電晶體 547 感應放大器 651 臨限電壓範圍 652 臨限電壓範圍 653 臨限電壓範圍 654 臨限電壓範圍 861 解碼器 863 SISO解碼器 864 硬軟轉換器 865 編碼 867 ECC單元 124726.doc ·38·

Claims

1353521 第096134734號專利申請案中文申請專利範圍替換本(1〇〇年6月)十、申請專利範圍：产年办月修(更)正替 1. 一種解碼在一非揮發性記憶體陣列内所儲存之資料之方法，該資料係依據一預定方案來編碼，該方法包含：從該非揮發性記憶體陣列中讀取該編碼資料以獲得複數個位元；獲得關於該複數個位元之概率資訊；以及使用汶預疋方案來計算輸出概率值，該輸出概率值係從該複數個位元及該概率資訊來計算； 2. 3. 4. 5. 其中獲得關於該複數個位元之概率資訊包括使用一解析度來讀取該編瑪資料，該解析度解析超過用以程式化該編碼資料之程式化狀態數目之讀取狀態。如β求項1之方法，其中計算該輸出概率值以一第一迭代發生，且該等輸出概率值係隨後用以採用至少一額外迭代，使用該預定方案來計算額外輸出概率值。如-月求項2之方法，其中該額外輸出概率值係採用額外迭代來計算，直至滿足一預定條件。如月&項1之方法’其中該等輸出概率值係用於獲得硬資料’該硬資料係、提供至__硬輸人硬輸出解碼器。一種在—非揮發性記憶㈣列_存並㈣資料之方法’其包含：接收複數個輸入資料位陣列内；元以儲存於該非揮發性記憶體從該複數個輸入資料位元元；中計算複數個冗餘資料位 124726-1000624.doc 1353521 將該複數個輸人資料位元與該複數個冗餘資料位元儲存於該非揮發性記憶體陣列内的複數個單元内其中該複數個單元係個別程式化至n個狀態之一；、以隨後讀取該複數個單元以獲得原始資料，該讀取解析每單元η個以上狀態；從該原始資料計算複數個原始概率值，該複數個原始概率值對應於輸入資料位元及冗餘資料位元；從該複數個原始概率值中計算一第一複數個計算概率值’該第-複數個計算概率值之—個別者係從對應於_ 輸入貧料位元之至少一原始概率值與對應於一冗餘資料位兀之至少—原始概率值來計算；以及 -從該第-複數個計算概率值中計算複數個輸出資料位 •’項5之方法，其中計算該複數個輸出資料位元 =第-複數個計算概率值中計算—第二複數個計算 7 項:之/法’其中第一複數個計算概率值與該第個。1*算概率值係採用一加速碼來逐步計算，咳加速碼重複計算複數個概率值，直至滿足預定條件。如：求項5之方法’其中該複數個冗餘資料位元係由— 低密度同位檢查（LDPC)編瑪器來產生。 9. 如請求^ 位元上，方法，其進一步包含在該複數個輸出資料上執行—硬輸入硬輸出錯誤校正碼（ECC)操作。 10·如請求項Q夕 <方法’其中若該ECC操作指示大於_臨限數 124726-1000624.doc 錯誤數目’則從該第一複數個概率值中計算一第 —複數個概率值。 u.如請求狀方法，其t若該咖操作㈣低於該臨限數目的錯误數目，則校正在該複數個輸出資料位元内的 12. 至少二位元資料之非揮發性料之方法，其包含：以錯存於該非揮發性記憶體一種在一每記憶體單元儲存記憶體陣列中讀取並儲存資接收複數個輸入資料位元陣列内；從該複數個輸入資料位元；兀中計算複數個冗餘資料位 =複數個輸入資料位元與該複數個冗餘資料位元儲非揮發性記憶體陣列内的複數個單元内，其中該複數個單元係個別程式 ^ '至帛一數目的程式化狀態之一，該程式化狀態表示每單元至少二位元；隨後讀取該複數個單元一第二數目的讀取狀態，目；以及以獲得原始資料，該讀取解析该第二數目係大於該第一數隨後從該原始資料中個原始概率值之一個別一單一冗餘資料位元。叶算複數個原始概率值，該複數者對應於-單—輸入資料位元或如^項12之方法’其中該複數個原始概率值係推導自一查找表’該查找表使用於-記憶體單元内所儲存之各位元之概率與來自該記憶體單元之原始資料個別相關 124726-1000624.doc 如印求項12之方法，其中該複數個輸入資料位元與該複數個冗餘資料位元係藉由將該複數個單元程式化至臨限壓範圍來加以儲存，該臨限電壓範圍個別表示二或更多位元。 1 5 如明求項14之方法，其中該等臨限電壓範圍係依據一格雷碼（Gray code)而映射至位元。如明求項14之方法’其中該等臨限電壓範圍係依據一二進制編碼方案而映射至位元。請：項12之方法，其中該讀取係藉由將來自一單元之 :電壓與一預定基準電壓圖案進行比較來獲得，該圖案 a-程式化狀態之一臨限電壓範圍之一外部部分比在該缸限電壓範圍之令央處且有一竭^、有更间基準電壓密度。 .如味求項12之方法，使、仓止a .,^ ^ 八進一步包含從該複數個原始概率中計异複數個計算概率值，_ 自對A p h m 個另“十算概率值係推導 ——^ -λ 原始概率值與對應於几餘貝枓位元之至少一原始概率值。 1 9·如請求項丨2之方，軟幹入八複數個輪出資料位元係依據一軟輸入軟輸出錯誤校正曾〜該複數個原始概率值中計 20. 21. 22. 如請求物之方法，其切錯誤校如請求項19之方法纟加速碼。忑錯误校正 -種從-非揮發性記憶體陣列中：:碼資料係儲存於程式化至臨，方法’其中範圍之記憶體單元内， 124726-1000624.doc 1353521 臨限電壓範圍個別對應於記憶體單元狀態，該方法包含： ^ 在一程式化至一臨限電壓範圍之記憶體單元上執行複數個讀取操作，該複數個讀取操作依據—敎圖案而執行，該預定圖案對於該臨限電壓範圍之一第一部分比對於該臨限電壓範圍之一第二部分提供一更高密度的讀取操作；以及從該複數個讀取操作中推導至少一概率，其表示一程式化於該記憶體單元内之位元具有—特定邏輯狀態之概率〇 23 24. 25. 26. .如請求項22之方法’其中該至少—概率值錢用一查找表而推導自該複數個讀取操作’該查找表針對儲存於一記憶體單元内的各位元而提供個別概率值。如。月求項22之方法，其巾—概率值係獲㈣於儲存於複數個記憶體單元内的各位元，該概率值提供—軟輸入用於一軟輸入軟輪出解碼器。如明求項24之方法，其進一步包含將輸出資訊從該軟輸 =輪出解碼器傳遞至—硬輸人硬輸出解碼器，該解碼盗執行進一步錯誤校正。一種非揮發性記憶體系統，其包含：赵相签’體車列，其包括複數個單元，該等單元儲存複數個資料位开& ，、複數個同位位元，該等同位位元係依據 -：碼方案而從該複數個資料位元計算；解調變器’其讀取複數個單元並推導原始概率值， 124726-1000624.doc 1353521 該原始概率值對應於該複數個資料位元與該複數個同位位元；以及一解碼器’其接收該等原始概率值並使用該編碼方案從中計算輪出概率值；其中該解調變器解析每單元一數目的讀取狀態，該等讀取狀態數目大於用以程式化該複數個單元之程式化狀態數目。 27. 28. 29. 30. 31. 32. 33. 如請求項26之非揮發性記憶體系統，其中該解碼器隨後使用該編碼方案從該輸出概率值中計算額外概率值。如請求項27之非揮發性記憶體系統，其中該解碼器採用二或更多迭代來計算額外概率值，該等迭代係執行直至滿足一預定條件。如請求項28之非揮發性記憶體系統，其進一步包含一硬輸入硬輸出解碼器。如請求項26之非揮發性記憶體系統，其中該編碼方案使用加速編碼。如請求項26之非揮發性記憶體系統，其中該編碼方案使用一低密度同位檢查（LDPC)碼。如請求項26之非揮發性記憶體系統，其進一步包含一轉換器，其將一軟輸入轉換成一硬輸出。一種非揮發性記憶體系統，其包含：一非揮發性記憶體陣列，其在一個別記憶體單元内儲存二或更多位元；以及一解調變器，其推導一個別概率值用於儲存於個別記 124726-1000624.doc 1353521 憶體單元内的該等二或更多位元之各位元；其中藉由使用一解析度來讀取該等二或更多位元以推導該個別概率值，該解析度解析超過用以程式化該等_ 或更多位元之程式化狀態數目之讀取狀態。 34. 如請求項33之非揮發性記憶體系統，其進一步包含一杳找表’其用於獲得該等個別概率值用於該等二或更多位元之各位元。 35. 如請求項33之非揮發性記憶體系統，其中該等二或更多位元包括至少一同位，其係依據一編碼方案而添加。 36. 如請求項33之非揮發性記憶體系統，其中該解調變器藉由使用一解析度來讀取個別記憶體單元來推導該等個別概率值，該解析度識別超過個別記憶體單元之程式化狀態數目的程式化狀態數目。輸入軟輸出解碼H，其接收料個別概率值作為輸入^ 從該等個別概率值令計算輪出概率值。

更多臨限電壓之一，該等臨限電壓範圍表示 37. 如請求項33之非揮發性記憶體系統其進一步包含一軟其中該解調變器使憶體單元，該圖案態；以及一解調變器，其解析— 其係個別程式化至二或愿範圍表示二或更多狀個別單元臨限電壓至該等二 124726- ] 000624.doc 1353521 更多臨限電廢範圍之一已識別者並藉由對於該識別臨限電壓範圍之一第一部分比對於該識別臨限電壓範圍之— 第二部分提供一更高密度的讀取操作來進一步解析該識別臨限電壓範圍内的個別單元臨限電壓，該解調變器從用於該等第一及第二部分之該等讀取操作中推導概率值。 40. 41. 42. 43. 44. 如請求項39之非揮發性記憶體系統，其進一步包含一軟輸入軟輸出解碼器，其接收該等概率值作為輸入。如請求項40之非揮發性記憶體系統，其中該軟輸入軟輸出解碼器採用多個迭代來計算輸出概率值，直至滿足一預定條件。. 如請求項41乏非揮發性記憶體系統，其進一步包含一軟硬轉換器，當滿足該預定條件時，其將該輸出械率值轉換成硬輸出值。如請求項41之非揮發性記憶體系統，其進一步，包含一硬輸入硬輸㈣碼^，其從該軟輸人軟輸出解碼器中接收該等輸出概率值，該硬輸人硬輸出解碼器決定滿足該預定條件之時間。如_39之非揮發性記憶體系統，其中非揮發性記憶體單元係個別程式化至四個或更多臨限電壓範圍，該等臨限電壓範圍表示四個或更多狀態以儲存二或更多位元’該解調變H推導概率仙於料二或更多位元之各位元。 124726-1000624.doc