TWI353038B - Method for fabricating strained-silicon cmos trans - Google Patents

Description

1353038 九、發明說明： 【發明所屬之技術領域】 本發明係關於-種製作應變硬互補式金氧半導體電晶 體的方法。 【先前技術】 iw著半導體製程之線寬的不斷縮小，m〇s電晶體之尺 # +亦不斷地朝向微型化發展，然而目前半導體製程之線寬 已發展至瓶頸的情況下，如何提升載子遷移率以增加M0S 電晶體之速度已成為目前半導體技術領域中之一大課題。 在目前已知的技術中，已有使用應變矽(strained silicon)作 為基底的MOS電晶體，其利用矽鍺⑸Ge)的晶帑常數與單 晶矽（single.crystal Si)不同的特性，使矽鍺磊晶層產生結構 上應變而形成應變矽。由於矽鍺層的晶格常叙〇atticec〇nstant) 鲁 比矽大’這使得矽的帶結構(band structure)發生改變，而造 成載子移動性增加，因此可增加M〇s電晶體的速度。 請參照第1圖至第4圖，第1圖至第4圖為習知製作 一應變矽互補式金氧半導體電晶體之示意圖。如第1圖所 示，首先提供一個以淺溝隔離(shallow trench isolation， STI)106區隔出NMOS電晶體區102以及PMOS電晶體區 一 104的半導體基底1〇〇,且各NMOS電晶體區102及PMOS . 電晶體區104上各具有一閘極結構。其中，NMOS閘極結 7 1353038 • 構包含一 NMOS閘極1〇8以及一設於NMOS閘極108與半 導體基底100之間的閘極介電層U4，pm〇S閘極結構則包 含一 PMOS閘極11〇以及一設置於pM〇s閘極u〇與半導 體基底100之間的閘極介電層114。接著於NM0S閘極108 與PM0S閘極110的側壁表面各別形成一由矽氧層或氮化 石夕層所構成的偏位側壁子（0ffset Spacer) 112。 I 然後進行一離子佈植製程，以於NM0S閘極108與 PM0S閘極110周圍的半導體基底.100中各形成一輕摻雜

汲極（lightly doped drain, LDD)118 與 119。接著於 NMOS 閘極108與PMOS閘極110的側壁上各形成一側壁子η]。 隨後進行另一離子佈植製程，以於NMOS電晶體區1〇2與 PM0S .電晶體區104的側壁子113周圍各形成一源極/汲極 區域116與117。緊接著進行一快速升·溫退火製程，利用 900至1050°C的高溫來活化源極/汲極區域116與117内的 鲁 摻雜質，並同時修補各離子佈植製程中受損之半導體基底 100表面的晶格結構，以於NMOS電晶體區1〇2形成一 NMOS電晶體132以及於PM0S電晶體區1〇4形成一 PMOS 電晶體134。 如第2圖所示，然後利用NMOS電晶體區1〇2與PMOS , 電晶體區104的閘極結構當作遮罩進行一蝕刻製程，以於 未被NMOS閘極108與PMOS閘極110覆蓋的半導體基底 8 1353038 100中各形成一凹槽120。如第3圖所示，隨後進行一選擇 性蠢晶成長製程’以於NMOS電晶體區1 〇2與PMOS電晶 體區104的凹槽120中填入一由鍺化矽所構成的屋晶詹 122。 如第4圖所示，接著覆蓋一由鎳所構成的金屬層（圖未 示）於NMOS電晶體132與PMOS電晶體134上，然後進 行一快速升溫退火(rapid thermal anneal, RTA)製程，使金屬 層與NMOS閘極108、PMOS閘極11〇以及源極/沒極區域 116與117接觸的部分反應成矽化金屬層115，完成自行對, 準金屬石夕化物製程(salicide)。 .值得注意的是，習知在製作應變矽互補式金氧半導體. 電晶體時通常係先形成側壁子於觭極的侧壁，然後再於 醒OS電晶體區與PM0S電晶體區的相對源極/汲極區域中 填入磊晶層。此作法雖可利用磊晶層中的鍺化矽來促進基 底中載子的移動，但由於側壁子的阻隔，鍺化⑪並無法於 基底中特別接近通道區域，進而無法大幅提昇CM〇s電晶 體的效能。 【發明内容】 因此本發明之主要目的係提供一種製作應變矽互補式 金氧半導體電晶體的方法，以改善上述習知之問題。 9 1353038 本發明係揭露一種製作應變碎互補式金氧半導體 (strained-silicon CMOS)電晶體的方法。首先， 體基底’該半導體基底具有一第一主動區域用以製備一第 一電晶體、至少一第二主動區域用以製備一第二電晶體、 以及一絕緣結構設於該第一主動區域與該第二主動區域之

間。然後形成至少一第一閘極結構於該第—主動區域上與 至少一第二閘極結構於該第二主動區域上。接著分別妒成 一第一側壁子於該第一閘極結構與該第二閘極結構周圍以 及分別形成該第一電晶體之源極與汲極區域與該第二電曰 體之源極與汲極區域。隨後移除該第一閘極結構與該第二 閘極結構周圍之第一側壁子、覆蓋一遮蓋層於該第一電晶 體及該第二電晶體表面以及去除該第二電晶體表面之讀遮 蓋層。然後進行一蝕刻製程’以於該第二電晶體之問極結

提供一半導 構上及周圍各形成一凹槽，接著再進行一選擇性磊晶成長 (selective epitaxial growth, SEG)製程，以於該凹槽内分別形 成一磊晶層。最後去除該第一電晶體表面之該遮蓋層。 本發明係揭露一種製作應變矽互補式金氧半導體 (strained-silicon CMOS)電晶體的方法，其主要係同時利用 應力層與磊晶層的應用來提升NM0S電晶體與PM0S電晶 體的整體效能。如先前實施例所述，本發明可先覆蓋一具 有應力的遮蓋層於NM0S電晶體與PM0S電晶體上，然後 1353038 去除PMOS電晶體上的應力層，接著 ’接著在PMOS電晶體的源

提升PMOS電晶體的電洞遷移率。此外 本發明又可於形 成遮蓋層之前先去除位於各電晶體之閘極結構上的側壁 子。此作法可使後續覆蓋電晶體上的應力層與填入基底的 磊晶層更接近電晶體的通道區域，進而提升電晶體的電子 與電洞遷移率。 【實施方式】 請參照第5圖至第12圖，第5圖至第12圖為本發明 • · 製作一應變矽互補式金氧半導體電晶體之示意圖。如第5 圖所示’首先提供一個以淺溝隔離（shallow trench isolation, STI)206區隔出NMOS電晶體區202以及PMOS電晶體區 204的半導體基底200,且各NMOS電晶體區202及PMOS 電晶體區204上各具有一閘極結構。其中，NMOS閘極結 構包含一 NMOS閘極208以及一設於NMOS閘極208與半 導體基底200之間的閘極介電層214, PMOS閘極結構則包 含一 PMOS閘極210以及一設置於PMOS閘極210與半導 體基底200之間的閘極介電層214。接著於NMOS閘極208 與PMOS閘極210的側壁表面各別形成一由矽氧層或氮化 石夕層所構成的偏位侧壁子（offset spacer)212。 1353038 然後進行一離子佈植製程，以於NM〇s閘極2〇8與 PMOS閘極210周圍的半導體基底2〇〇中各形成一輕摻雜

沒極(lightly doped drain，LDD)218 與 219。接著於 NM0S 閘極208與PMOS閘極210的側壁上各形成一側壁子2 j3β 隨後進行另一離子佈植製程，以於NM0S電晶體區202與 PM0S電晶體區204的側壁子213周圍各形成一源極/汲極 區域216與217。緊接著進行一快速升溫退火製程，利用 900至1050°C的高溫來活化源極/汲極區域216與217内的 摻雜質，並同時修補各離子佈植製程中受損之半導體基底 200表面的晶格結構，以於NM0S電晶體區202形成一 NM0S電晶體232以及於？1^〇8電晶體區204形成一?1^〇8 電晶體234。： 如第6圖所示’接著移除位於NM0S閘極208與pM〇s 閘極210側壁的側壁子213。 然後如第7圖所示，覆蓋一遮蓋層220於NM〇S電晶 體區202與PM0S電晶體區204的NM0S電晶體232與 PM0S電晶體234上。根據本發明之較佳實施例，遮蓋層 220可為一由氧化物所構成的矽氧層或一由氮化矽所構成 的應力層。舉例來說，遮蓋層220可為一具有拉伸應力的

一 高張應力薄膜（high tensile stress film)，且本發明的NM0S 電晶體232可藉由此高張應力薄膜來提升NM0S電晶體 12 1353038 . 232的電子遷移率。 如第8圖所示，接著去除位於PM〇s電晶體區204的 遮蓋層220,然後再利用NMOS電晶體區202的遮蓋層220 以及PMOS閘極210當作遮罩進行一蝕刻製程，以於pM〇s 閘極210頂部以及PMOS電晶體區204的源極/汲極區域 217各形成一凹槽224 » 如第9圖所不，然後進行一清洗製程來去除凹槽224 表面殘留的不純物’並進行一選擇性磊晶成長（sdective epitaxial growth，SEG)製程，以於凹槽224.内分別形成一蠢 晶層226 ' . · 如第10圖所示，接著去除位於NM0S電晶體232表面 的遮蓋層220。 如第11圖所示，然後再分別形成一側壁子228於 NMOS閘極208與PMOS閘極210的側壁表面。接著覆蓋 一由鎳、鈷、鈦、鉬等材料所構成的金屬層（圖未示）於NM〇s 電晶體232與PMOS電晶體234上，然後進行_快速升溫 退火(rapid thermal anneal，RTA)製程，使金屬層與：[^1〇8 閘極208、PMOS閘極210以及源極/ j：及極區域216與117 接觸的部分反應成碎化金屬層215，完成自行對準金屬石夕 13 1353038 . 化物製程（salicide)。 如第12圖所示，接著覆蓋一由氮化石夕所構成的薄膜於 NMOS電晶體232與PMOS電晶體234上 '、 I F兩俊續進行 接觸洞製程時的接觸洞蝕刻停止層230。 值得注意的是，本發明係在製作應變矽互補式金氧半 Φ 導體電晶體時先移除閘極側壁上的主要側壁子，如先前第 6圖所示然後在PMOS電晶體區的源極/汲極區域中^入 磊晶層，如先前第9圖所示。由於磊晶層與通道區域之間 並無侧壁子阻隔，因此可藉由磊晶層.中的鍺化矽來大幅提 •升PMQS電晶體的電洞遷移率。此外，在利用蟲晶層來提 升PMOS電晶體所受應力的同時，本發明另於NM〇s電晶 體上覆蓋一具有拉伸效應的高張應力·薄臈，並藉由此薄膜 來提升NMOS電晶體的電子遷移率。 此外’不侷限於先前所述之製作步驟，本發明又可依 據產品的需求來調整各摻雜區域或側壁子所形成的時間 點。舉例來說，本發明可於NMOS與PMOS的閘極208、 210及偏位側壁子212形成後，先不在閘極結構2〇8、21〇 的側壁上形成側壁子213，而直接進行一離子佈植製程， 以於半導體基底200中形成NMOS電晶體232與PMOS電 „ 晶體234的源極/汲極區域216、217。其次，本發明亦可於 偽位側壁子212形成後，再於Pm〇s電晶體區204形成輕 捧雜没極219 ’並於遮蓋層220去除後，再於NMOS電晶 體區202形成輕摻雜汲極218。此外，本發明又可於第二 側壁子228形成後再形成nm〇S電晶體232與PMOS電晶 體234的源極/汲極區域216、217。根據本發明之較佳實施 例，上述之製程步驟可互相搭配，例如於同一製程中同時 進行或於不同製程中分別進行，此皆屬本發明之涵蓋範圍。 請參照第13圖至第20圖，第13圖至第20圖為本發 明另一實施例製作一應變矽互補·式金氧半導體電晶體之示 意圖。如第13圖所示，首先提供一個以淺溝隔離(shaii〇w trench isolation，STI)306 區隔出 NMOS 電晶體區 302 以及 PMOS電晶體區304的半導體基底300，且备NMOS電晶 體區302及PMOS電晶體區304·上各具有一閘極結構。其 中’ NMOS閘極結構包含一 NMOS閘極308以及一設於 NMOS閘極308與半導體基底300之間的閘極介電層314, PMOS閘極結構則包含一 PMOS閘極310以及一設置於 PMOS閘極310與半導體基底300之間的閘極介電層314。 接著於NMOS閘極308與PMOS閘極310的側壁表面各別 形成一由矽氧層或氮化矽層所構成的偏位側壁子(offset spacer)312 ° 然後進行一離子佈植製程，以於NMOS閘極308與 15 1353038 • PMOS閘極310周圍的半導體基底300中各形成—輕捧雜 汲極（lightly doped drain，LDD)318 與 319。接著於 NM〇s 閘極308與PMOS閘極310的側壁上各形成一側壁子3丨3。 隨後進行另一離子佈植製程’以於NM0S電晶體區3〇2與 PMOS電晶體區304的側壁子313周圍各形成一源極/汲極 區域316與317。緊接著進行一快速升溫退火製程，利用 900至1050°C的高溫來活化源極/汲極區域316與317内的 φ 摻雜質，並同時修補各離子佈植製程中受損之半導體基底 300表面的晶格結構，以於NM〇s電晶體區3〇2形成一 NMOS電晶體332以及於PIyiOS電晶體區3〇4形成一 pM〇s 電晶體334。

320與應力層322。然後進行— 一圖案化光阻層（圖未示）當 S電晶體區304的緩衝層 快速升溫退火製程，利用高 1353038 • 溫來提昇NMOS電晶體之通道區域所受到的拉伸應力。 然後如第16圖所示，利用剩下的應力層322以及pM〇s 閘極310當作遮罩進行一钱刻製程，以於pM〇s閘極31〇 •頂部及Ρ Μ Ο S電晶體區3 04的源極/汲極區域3丨7中各形成 一凹槽324。 ^ 如第17圖所示，然後進行一清洗製程來去除凹槽324 表面殘留的一些不純物’並進行一選擇性磊晶成長 (selective epitaxial growth，SEG)製程，以於凹槽 324 内分別 形成一蠢晶層326。 如第18圖所示，接著去除位於nm〇S電晶體區302 .的緩衝層320及應力層.322。隨後’可於部分半導體基底 300上形成一石夕化金屬阻擋層（如丨以如block, SAB)(圖未 • 示）’並於未被矽化金屬阻擋層所遮蓋的NM0S電晶體332 與PM0S電晶體334上形成一矽化金屬層315，如第19圖 所示。根據本發明之一實施例，矽化金屬阻擋層可由先前 所述之緩衝層與應力層所構成。 如同先前所述’石夕化金屬廣315的製作可先覆蓋-由 錄、錄、鈥、钥等材料所構成的金屬層（圖未示)於NM〇s .電晶體與PMOS電晶體上，然後進行一快速升溫退火(Γ_ 1353038 thermal anneal，RTA)製程，使金屬層與NMOS閘極308、 PMOS閘極310以及源極/汲極區域316與317接觸的部分 反應成石夕化金屬層315，完成自行對準金屬石夕化物製程 (salicide)。最後，如第20圖所示’可針對產品需求於NMOS 電晶體332與PMOS電晶體334上再沈積另一應力層來當 作接觸洞敍刻停止層(CESL)328，此皆屬本發明所涵蓋的範圍。

綜上所述，本發明係揭露一種製作應變矽互補式金氧 半導體（strained-silicon CMOS)電晶體的方法，其主要係同 時利用應力層與磊晶層的應用來提升NM〇s電晶體與 PMOS電晶體的整體效能。如先前實施例所述，本發明可 先覆蓋一具有應力的遮蓋層於NMOS電晶體與PMOS電晶 體上，然後去除PM〇s電晶體上的應力層接著在pM〇s 電晶體的源杻/沒極·區域中形成凹槽並填人蟲晶層，使應力 層藉由拉伸應力來促進NMOS電晶體電子遷移率的同時利 用蟲:曰層來提升PM〇s電晶體的電洞遷移率。此外，本發 月又可於形成遮蓋層之前先去除位於各閘極結構上的側壁 子i此作法可使後續覆蓋電晶體上的應力層與填入基底的 曰層更接近電晶體的通道區域，進而提升電晶體的電子 專二 1353038 【圖式簡單說明】 第1圖至第4圖為習知製作一應變矽互補式金氧半導體電 晶體之示意圖。 第5圖至第12圖為本發明製作一應變矽互補式金氧半導體 電晶體之示意圖。 第13圖至第20圖為本發明另一實施例製作一應變矽互補 式金氧半導體電晶體之示意圖。 【主要元件符號說明】 100 半導體基底 102 NMOS電晶體區 104 PMOS電晶體區 106 淺溝隔離 108 NMOS閘極 110 PMOS閘極 112 偏位側壁子 113 側壁子 114 閘極介電層 115 石夕化金屬層 116 源極/汲極區域 117 源極/汲極區域 118 輕摻雜沒極 119 輕摻雜没極 120 凹槽 122 蟲晶層 132 NMOS電晶體 134 PMOS電晶體 200 半導體基底 202 NMOS電晶體區 204 PMOS電晶體區 206 淺溝隔離 208 NMOS閘極 210 PMOS閘極 212 偏位側壁子 213 側壁子 19 閘極介電層 215 石夕化金屬層 源極/汲極區域 217 源極/沒極區域 輕摻雜沒極 219 輕摻雜汲極 遮蓋層 224 凹槽 蟲晶層 228 側壁子 接觸洞#刻停止層 232 NMOS電晶體 PMOS電晶體 300 半導體基底 NMOS電晶體區 304 PMOS電晶體區 淺溝隔離 308 NMOS閘極 PM0S閘極 312 偏位側壁子 側壁子 314 閘極介電層： 矽化金屬層 316 源極/汲極區域 源極/汲極區域 318 輕摻雜汲極 輕‘雜沒極 320 緩衝層 應力層 324 凹槽 蟲晶層 328 接觸洞触刻停止層 NMOS電晶體 334 PMOS電晶體 20

Claims (1)

1353038 十、申請專利範圍： licon 1. 一種製作應_互補式金氧半導體⑽ained-silil CMOS)電㈣的方法，財法包含訂列步驟： 提供-半導體基底，該半導體基底具有一 用以製備-第-電晶體、至少 勃&域 王乂 第一主動區域用以製備— 第一電晶體、以及一絕续· M·拔"VI·从Λ* 粑緣結構设於該第一主動區 二主動區域之間； 第 形成至少-第-閉極結構於該第一主動區域上與至小 一第二閘極結構於該第二主動區域上； 、^ 分別形成-第-側壁子於該第一閉極結構與該第 極結構周圍； 1 分別形成該第-電晶體之源極與祕區域與該第 日日體之源極與沒極區域； 移除該第-閉極結構與該第二間極結構周圍之第一側

覆蓋：遮蓋層於該第—電晶體及該第二電晶體表面； 去除該第二電晶體表面之該遮蓋層； 圍之半導 進行一蝕刻製程，以於該第二閘極結構上及周 體基底中各形成一凹槽； 仃選擇性磊晶成長（selective epitaxial gr〇wth，SEG) 程，以於各該凹槽时別形n日日層；以及 去除該第一電晶體表面之該遮蓋層。 21 丄353038 2.如申請專利範圍第1項所述之方法，其中該 構另包含有： "弟 —第一閘極介電層；以及 閘極結 第一閘極，設於該第一閘極介電層 上 3.如申請專利範圍第1項所述之方法，其 構另包含有： 、Μ第 第一閘極介電層；以及 —第二閘極，設於該第二閘極介電層上。 —間極結 4.如申請專利範圍第1項所述之方法 包含Ν型金氧半導體(NMOS)電晶體， Ρ型金氧半導體(PMOS)電晶體。 ，其中該第一電晶體 且該第二電晶體包含 5·如申請專利範圍第 氧化碎遮蓋層。 項所述之料，其巾_蓋層係為

6·如中請專利範圍第 —應力層。 1項所述之方法，其中制蓋層係為 7‘如申請專利範圍第6項所述之方法 一氮化矽應力層。 /8.如申請專利範圍第6項所述之方法， ’其令該應力層係為 其中該應力層係為 22 ^53038 ‘一高張應力薄膜(high tensile stress film)。 9. 如申請專利範圍第1項所述之方法，其中該方法於去除 該第一電晶體表面之該遮蓋層後另包含有： • 分別形成一第二側壁子於該第一閘極結構與該第二閘 極結構周圍； 覆蓋一金屬層於該第一電晶體與該第二電晶體表面； 鲁 進行一快速升溫退火(rapid thermal anneal，RTA)製程， 以於該第一電晶體與該第二電晶體上形成一矽化金屬層； 以及 去除未反應之該金屬層。 10. 如申請專利範圍第9項所述之方法，其中該方法於形 成该石夕化金屬層後另包含有形成一接觸洞敍刻停止層於該 第一電晶體與該第二電晶體上。 11. 如申請專利範圍第1項所述之方法，其中該磊晶層包 含有鍺化矽。 12. 一種製作應變矽互補式金氧半導體(strained-silicon CMOS)電晶體的方法，該方法包含有下列步驟： 提供一半導體基底，該半導體基底具有一第一主動區域 用以製備一第一電晶體、至少一第二主動區域用以製備一 23 1353038 第一電晶體、以及一 -一主動區域之間； 絕緣結構設於該第一主動區域與該第 形成至少一第一閘極結構於該第一主動區域上與至少 一第二閘極結構於該第二主動區域上； 夕 分別形成-側壁子於該第—閘極結構與該第二間極姓 構周圍； ~ 分別形成該第一電晶體之源極與汲極區域與該第二電 晶體之源極與汲極區域； 依序覆蓋-緩衝層以及—應力層於該第—電晶體及# % 第二電晶體表面； 去除该第二電晶體表面之該緩衝層及該應力層； 進仃-姓刻製程’以於該第二閘極結構上及周圍之半導 體基底中各形成一凹槽； u 亍 L擇丨生蟲晶成長(selective epitaxial growth，SEG) , 以於各忒凹槽内分別形成一磊晶層；以及 去除该第一電晶體表面之該緩衝層及該應力層。 籲 如申明專利範圍帛12項所述之方法，其中該第一問極 結構另包含有： —第一閘極介電層；以及 '第一閘極，設於該第一閘極介電層上。 .如申請專利範圍第12項所述之方法，其中該第二閘極 24 結構另包含有： 第二閘極介電層；以及 —第二閘極，設於該第二閘極介電層上。 1如中請專利範圍第12項所述之方法，其中該第一電曰 _匕含iSf型金氧半導體(NM〇s)電晶且 曰曰 今P *丨人斤 〆币一電晶體包 t金氣半導體(PMOS)電晶體。 16·如 申請專利範圍第12項所述之方法，其中該 為一氧化矽緩衝層。 μ 緩衝層係 U·如申請專利範圍第12項所述之方法，其中該應力層係 為一氡化矽應力層。 18·如申請專利範圍第12項所述之方法，其中該應力層係 φ 為向張應力薄膜(high tensile stress film)。 19.如申請專利範圍第12項所述之方法’其中該方法於去 除該第一電晶體表面之該遮蓋層後另包含有： 覆蓋一金屬層於該第一電晶體與該第二電晶體表面； 進行一快速升溫退火（rapid thermal anneal, Rta)製程， 以於該第一電晶體與該第二電晶體上形成一矽化金屬層. 以及 均， 25 1353038 去除未反應之該金屬層。 20.如申請專利範圍第19項所述之方法，其中該方法於形 成該矽化金屬層後另包含有形成一接觸洞蝕刻停止層於該 第一電晶體與該第二電晶體上。 21.如申請專利範圍第12項所述之方法，其中該磊晶層包 含有鍺化矽。

22· —種製作應變矽互補式金氧半導體(strained_siUeQn CMOS)電晶體的方法，該方法包含有下列步驟： 提供-半導體基底，該半導體基底具有一第一主動區域 用以製備-第-電晶體、至少一第二主動區域用以製備一 第二電晶體、以及一絕緣結構設於該第一主動區域與該第 一主動區域之間；

一形成至少一第一閘極結構於該第一主動區域上與至少 一第二閘極結構於該第二主動區域上； 分別形成該第一電晶體之源極與汲極區域與該第二雷 日日體之源極與汲極區域； 覆盍一遮蓋層於該第—電晶體及該第二電晶體表面 去除該第二電晶體表面之該遮蓋層； 體Π—Μ刻製程，以於該第二閘極結構上及周圍之4 體基底巾各料1槽； 4 26 丄 進〜選擇性蟲晶成長(selective epitaxial growth, SEG) 製以於各該凹槽内分別形成—遙晶層； &王去除該第一電晶體表面之該遮蓋層·以及 電晶體表面之該遮蓋層後’再分別形成一 側壁子於㈣―’結構與該第二閘極結構周圍。

L3椹Γ請專利範㈣22項所述之方法，其中該第一問極 、，’σ構另包含有： 一第一閘極介電層；以及 一第一閘極，設於該第一閘極介電層上。 其中該第二閘極 24.如申請專利範圍第22項所述之方法 結構另包含有： —第二閘極介電層；以及 第二閘極’設於該第二閘極介電層上。 ，其中該第一電晶 且該第二電晶體包 25.如申請專利範圍第22項所述之方法 體包含Ν型金氧半導體(NMOS)電晶體， 含Ρ型金氧半導體(PMOS)電晶體。 其中該遮蓋層係 •如申請專利範圍第22項所述之方法 為一氧化矽遮蓋層。 27 叫〇38 /·如中請專職圍第22項所述之方法，其中該遮蓋層係 馬一應力層。 ^如中料職圍第27顧叙方法，其巾該應力層係 為一氮化矽應力層。 29·=申請專利範圍第27項所述之方法，其中該應力層係 為一尚張應力薄膜(high tensile stress film)。 30. 如申請專利範圍第22項所述之方法，其中該方法於形 成該等側壁子於該第一閘極結構與該第二閘極結構周圍後 另包含有： 覆蓋一金屬層於該第一電晶體與該第二電晶體表面； 進行一快速升溫退火(rapid thermal anneal，RTA)製程， 以於该第一電晶體與該第二電晶體上形成—石夕化金屬層； 以及 去除未反應之該金屬層。 31. 如申請專利範圍第30項所述之方法，其中該方法於形 成該矽化金屬層後另包含有形成一接觸洞餘刻停止層於該 第一電晶體與該第二電晶體上。 32. 如申請專利範圍第22項所述之方法，其中該磊晶層包 28 1353038 含有鍺化石夕。 Η—、圊式：