TWI352411B - Thinning method for fabricating dies arrangement p - Google Patents

Description

1352411 2011年6月30日修正替換頁 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種半導體之封裝方法，特別是有關於一種研磨 式之晶粒重新配置之封裝方法。 【先前技術】 半導體的技術已經發展的相當的迅速，因此微型化的半導體晶粒 (Dice)必須具有多樣化的功能的需求，使得半導體晶粒必須要在很小的 區域中配置更多的輸入/輸出墊(I/0 pads)，因而使得金屬接腳②^^的 密度也快速的提高了。因此，早期的導線架封裝技術已經不適合高密 度之金屬接腳；故發展出一種球陣列(Ball Grid Array: BGA)的封裝技 術，球陣列封裝除了有比導線架封裝更高密度之優點外，其錫球也比 較不容易損害與變形。 隨著3C產品的流行，例如q于動電話（Cdl ph〇ne)、個人數位助 理（PDA)妓iPod f ’都必須要將許多複雜的系統晶片放入一個非 ¥小的空射’因此為解決此—問題，一種稱為「晶圓級封裝（w晚r level package ; WLP)」之封裝技術已經發展出來，其可以在切割晶圓 成為一顆顆的晶粒之前，就先對晶圓進行封裝。美國專利公告第 5,323,051號專利即揭露了這種「晶圓級封裝」技術。然而，這種「晶 圓級封裝」技術隨著晶粒主動面上的焊塾(pads)數目的增加，使得焊塾 (pads)之間距過小，除了會導致織齡或訊號干擾的問題外也會因 為焊塾間距過小而造朗裝之可靠度降低等問題，此當晶粒再更 進一步的縮小後，使得前述的封裝技術都無法滿足。 為解決此-問題，美國專利公告第7,i%，4〇8號已揭露了一種將完 成半導體製程之晶圓’經·試及切織，制試結果為良好的晶= (good㈣重新放置於另一個基板之上，然後再進行封裝製程，如此， 1352411 2011年6月3〇日修正替換頁 使得這些被重新放置的晶粒間具有較寬的間距，故可以將晶粒上的焊 墊適當的分配，例如使用向外延伸（fan〇m)技術，因此可以有效解決 因間距過小，除了會導致訊號耦合或訊號干擾的問題。 然而，為使半導體晶片能夠有較小及較薄的封裝結構，在進行晶 圓切割前’會先對晶圓進行薄化處理，例如以背磨（backsideia_g) 方式將晶®薄化至2〜2_ ’織再_成—願的晶粒。此—經過薄 化處理之晶粒’經過重新配置在另—基板上，再以注模方式將複數個 晶粒形成-封裝體；由於晶粒㈣’使得封裝體也是非常的薄，故當 封裝體脫離基板之後，封裝體本身的應力會使得封裝體產生勉曲，增 加後續進行切割製程的困難。 另外’在晶圓切割之後，重新配置在另一個基板時，由於新的基 板的尺寸較原來的尺寸為大’因此在後續植球製程t，會無法對準， 其封裝結構可靠度降低4此，本發明提供—種在進行晶圓切割之前， 在B曰圓背©域解標獅ig_t _)其可以有效轉決植球時益 法對準以及封裝财生祕關& '··、 此外，在整個封裝的過程中，還會產生植 粒產生局部過大_力，而可能損傷晶粒的問題；同時 ㈣造额的焊㈣之電大，时池$粒之性^ 【發明内容】 明提中所述之植球對準以及封裝體勉曲的問題，本發 服供種利用晶圓對準標誌之晶粒 =數物㈣細㈣法。目 行晶粒二：園切割之前先形成對準標訪，然後藉由對準觀進 ， 置之封裝方法，使得在植球之製針可以對準之外，封 萝驴太鱼-r、，士 2011年6月30曰修正替換頁 : ”克職力而會使得封裝H在麟絲後，轉平整，可 有效提高製造之良率及可靠度。 t發明之另—主要目的在提供—種在晶粒重新配置之封裝方法， 糸將藉由研磨的方式薄化晶粒之封裝體厚度之晶粒重新 上之封裝妓。 ^卜’本發嗎有—主要目的在提供—種晶粒重新配置之封裝方 、、’、可以將12忖晶圓所切割出來的晶粒重新配置於8忖晶圓之基板 如此可以有效運用8对晶圓之即有之封裝設備而無需重新設立 12时晶圓之封裝設備，可崎低12咐圓之封裝成本。 …本發月之再—主要目的在提供—種晶粒重新配置之封裝方法，使 付進=封裂的晶片都是”已知是功能正常之晶片，，㈤麵⑽出e)， 可以即省封裝材料，故也可崎低製程之成本 π本發Θ之再-主要目的在提供—種晶粒重新配置之封裝方法，使 得進二封裝的晶片都是，，已知是功能正常之晶片，，㈤麵㈣d⑹， 可以節省封裝材料’故也可以降低f程之成本。 曰根據以上所述’本剌揭露一種晶粒重新配置之封裝方法，包括: 提，日日圓’具有一上表面及一背面，且晶圓上配置有複數個晶粒及 於Γ圓之上表面配置有—第—高分子材料層；蝴晶圓，以形成複數 個曰a粒且於每-晶粒之—主動面上覆蓋第__高分子材料層；取放複數 個曰曰粒至金屬基板上，係將複數個晶粒之一背面與一配置於金屬基 板上的黏著層連接；形成—第二高分子材料層於金屬基板及複數個晶 粒之主動面之第—高分子材料層上；覆蓋-模具裝置至第二高分子材 料層上，以平坦化該第=高分子材料層，使第二高分子材料層充滿於 複數個aa粒之間並環覆每一晶粒以形成一封裝體；脫離模具裝置，以 曝露出封裝體之—表面；薄化封裝體，以使每—晶粒之主動面上之第 1352411 2〇11年6月3〇曰修正替換頁 一高分子材料層曝露；形成—圖案化之第—高分子材料層以曝露出每 -晶粒之主動面上之複數個焊塾；形成圖案化之第三高分子材料層在 每-晶粒及部份封裝體之__表面上，且曝露出每—晶粒之該主動面上 之複數個焊塾；形成複數個圖案化之金屬線段，每—圖案化之金屬線 段之-端與每-晶粒之絲面上之複數個焊塾電性連接，每—圖案化 ，金屬線段具有向每-晶粒之主動面賴延伸之—扇出結構覆蓋部份 第三高分子材料層上；形成—圖案化之保護層，以覆蓋複數個圖案化 之金屬線段’麟露出槪侧案化之金麟段之向H粒之主動 面之外側延伸之扇出結構之部份表面；形成複數個導電元件，係將複 數個導電it件電性連接至複數個圖案化之金屬線段之已曝露之扇出結 構之部份表面：及切贿裝體以形成複數個具有金屬基板且各自獨立 之完成封裝之晶粒。 本發明還揭露-種晶粒重新配置之封裝結構，包括:―晶粒，其一 主動面上配置有複數個焊墊及—高分子材料層且曝露出複數個焊塾， 且於日曰粒之彳面具有一金屬基板；一封裝體，係環覆於晶粒之四個 面以曝路出晶粒之主動面及—下表面；複數個醜化之金屬線段，其 -端與晶粒之主動面上的複數個焊魏性連接，其另—端則以扇出的 方式延伸並覆胁高分幾4層上；—_化之髓層，係覆蓋於複 ^個圖案化之金屬線段且曝露域數侧案化之金屬線段之向複數個 曰曰粒之主動面外側延伸之_扇出結構之部份表面；及複數個導電元 件’係電性連接至複數侧案化之金屬線段之已曝露之U結構之部 份表面上。 有關本發_概與實作，_合_作最佳實施觸細說明如 I。（級對本發明的目的、構造、特徵、及其功能有進-步的瞭解， 兹配合貫施例詳細說明如下。） 8 1352411 r _ 201丨年6月30曰修正替換頁 【實施方式】 本發明在此所探討的方向為—㈣粒重新配置之封裝方法，將複 數個晶粒重新配置於另-基板上’紐利用薄化封裝體之厚度以縮小 封裝結構之封裝的方法。為了驗底地瞭解本發明，將在下列的描述 中提出詳盡的步驟及其組^顯,魏，本發_施行並未蚊晶片堆 疊的方式之技藝者所熟習的特殊細節n面，眾所周知的晶片形 成方式以及晶片薄化等後段製程之^細步驟並未描述於細節中，以避 免造成本發明不必要之聞細，對於本發明的較佳實施例，則會 詳細描述如下’然而除了這些詳細描述之外，本發明射以廣泛地施 行在其他的實施财，且本發_範圍不受限定，其以之後的專利範 圍為準。 在現代的半導體封裝製程中，均是將一個已經完成前段製程（F_ End Process)之晶圓（wafer)先進行薄化處理（ThinningPr〇cess)，例 如將晶片的厚度研磨至2〜20 mil之間；然後，進行晶圓的切割（sawing process )以形成一顆顆的晶粒丨丨〇;然後，使用取放裝置（扭伙咖咖ce ) 將一顆顆的晶粒逐一放置於另一個基板100上，如第丨圖所示。很明 顯地，基板100上的晶粒間隔區域比晶粒11〇大，因此，可以使得這些 被重新放置的晶粒110間具有較寬的間距，故可以將晶粒11〇上的焊墊 適當的分配。此外，本實施例所使用的封裝方法，可以將12吋晶圓所 切割出來的晶粒110重新配置於8吋晶圓之基板上，如此可以有效運用 8吋晶圓之即有之封裝設備，而無需重新設立12吋晶圓之封裝設備， 可以降低12吋晶圓之封裝成本。然後要強調的是，本發明之實施例並 未限定使用8吋晶圓大小之基板，其只要能提供承載的功能者，例如： 玻璃、石英 '陶竟、電路板或金層薄板（metal foil)等，均可作為本實 施例之基板，因此基板的形狀也未加以限制。 首先，第2圖，係表示在晶圓之上表面具有一高分子材料層之截 1352411 2011年6月30日修正替換頁 面示意圖。如第2圖所示，係表示在晶圓20的上表面配置有複數個晶 粒210，且在晶圓20的每一個晶粒210的主動面上形成高分子材料層 310,例如光阻層；接著，使用取放裝置（未於圖中顯示）將每一顆晶 粒210吸起並將晶粒210之主動面朝上放置在配置有黏著層之另一基 板40上。 接下來，參考第3圖，於基板40及複數個晶粒21〇之第一高分子 材料層310上塗佈第二高分子材料層6〇，例如聚亞醯胺， 並且使用一模具裝置500將第二高分子材料層6〇壓平，使得第二高分 子材料層60形成-平坦化的表面，並幻吏得第二高分子材料層6〇填 滿於晶粒210之間並且每一顆晶粒21〇的五個面均由第二高分子材料 層60所包覆。 然後’可以選擇性地對平坦化的第二高分子材料層6〇進行一洪烤 程序，以使第三高分子材料層60固化。再接著，進行脫模程序，將模 具裝置5GG與後的第二高分子材· 6G分離，輯露出平坦化的 第二高分子材料層60的表面，如第4圖所示。 接著’如第5圖所示，係薄化第二高分子材料層6〇，以曝露出每 =晶粒210之主動面上的第—高分子材料層31()的表面：在此，薄化 第二高分子材料層6G的方式包括：以配置在每_晶粒加之主動面上 之第-高分子材料層310為終止層，研磨第二高分子材料層⑻直至曝 露出第-高分子材料層31〇的表面。藉由薄化第二高分子材料層的之 厚度可以縮小之後形成的封裝結構的厚度。 接著’同樣參考第5圓，將第二高分子材料層6〇與黏著層5〇分離， 其方法例如將$二高分子材觸6〇錄板4G _域人具有去離子水 的槽中’使得第二高分子材料層60與黏著層5〇分離以形成一 裝體U匕封裝體包覆每—顆晶粒21_四個面，且曝露出每一晶粒2⑴ 之主動面上的第-高分子材料層31〇之表面。然後，使用切割刀（未 10 13.52411 , x 201丨年6月30日修正替換頁 顯不於圖中）在相對於每-晶粒21〇之主動面之背面的第二高分子材 料層6二的表面上’械複數條蝴道_ ;每—蝴道⑽的深度為 〇·5〜1密爾（mil)，而切割道⑽之寬度則為5至25微米。在—較佳的 實施例中，此切割道⑽可以是相互垂直交錯’並且可以作為實際切 割晶粒時的參考線。由於封裝體之相對於晶粒2⑴之主動面之背面上 有複數條_道因此，t第二高分子娜f 6()絲板*剝離後， 封裝體上的應力會被這些_道⑽所形成的區域所減故可有效 地解決封裝體趣曲的問題。 曰接著’參考第6目，係表示形成圖案化之第一高分子材層在每一 曰曰粒之主動面上’歸露出每—晶粒之主動面上之複數個焊塾之示意 圖。在此’係利用半導體製程，例如顯影及蝕刻，首先，在第一高分 ^材料層310上形成一圖案化之光阻層(未在圖中表示）；钮刻以移除部 ^第一高分子材料層310，以曝露出每一晶粒210之主動面上之複數個 焊墊212 ;及移除圖案化之光阻層以曝露出每一晶粒210之主動面上之 複數個焊墊212。 接著，參考第7冑’表示在每一晶粒及部份封裝體之表面上形成 圖案化之第分子材料層，並曝露出每—晶粒之焊墊之示意圖。在 此，係先在每一晶粒210及部份封裝體之表面形成一層第三高分子材 料層320 ’例如，聚亞醯胺（p〇lyimide);接著，利用半導體製程，例 如顯影及侧，在第三高分子材料層挪上形成—圖案化之光阻層(未 在圖中表示），钱刻以移除部份第三高分子材料層以形成多數個孔洞 322且曝硌出母一晶粒21〇之主動面上之複數個焊塾212 ;移除圖案 化之光阻層。 接著，參考第8圖，表示形成複數個圖案化之金屬線段7〇在每一 晶粒210之主動面上之複數個焊墊212上。每一條金屬線段7〇之向外 11 1352411 2011年6月30日修正替換頁 延伸之扇出結構之一端係電性連接每一晶粒21〇上之焊墊212 ;其中， 形成複數個隨化之金屬線段之步驟包含:首先，係先利用餅 (sputtering)形成一晶種層(seed layer)(未在圖_表示)在部份第三高分^ 材料層320及複數個孔洞322之表面以覆蓋每一晶粒21〇之主動面之 複數個焊墊212 ;利用電鍵的方式形成一金屬層(未在圖中表示)於晶種 層上；接下來，利用半導體製程技術，利如顯影及_，首先，形成 -圖案化之光峨未在圖巾表示)在金屬層之上；侧以移除部份金屬 層，以形成複數個圖案化之金屬線段7〇 ;以及剝除圖案化之光阻層。 其中每- Μ化之金屬線段7G之—端係電性連接至每—晶粒2ι〇上之 複數個 212 ’如第9圖所示4金屬線段7G可岐刪金屬層， 其材料可以是Ti/Cu或是TiW/Cu。 接者，如第10圖所示，形成一圖案化之保護層8〇以覆蓋複數個 圖案化之金屬線段7〇，鱗露出複數個_化之金屬線段％之向晶粒 21〇之主動面之外側延伸之—端之部份表面；其中，形成圖案化之保護 』的步驟包括:形成一保護層(未在圖中表示)在複數個圖案化之金屬 線&7〇上，侧半導鮮程’例域影及侧，先形成—圖案化之光 7層(未在圖中表示)在保護層上；接著，働對於複數個醉 1金屬線段7〇之向晶粒⑽之主動面之外側延伸之—端上之部份保 遵層，以曝露出數個圖案化之金屬線段7〇之向晶粒21〇之主動面之外 側延伸之-端之部絲面上；及剝_案化之光阻層。 ^著’如第U圖所示，形成複數個導電元件9〇，係電性連如 二路之每—圖案化之金屬線段7〇之向晶粒训之主動面之外側㈣ =之部份表面上；以及切割封裝體，以形成複數個各自獨立之$ 粒，如第12_示。其中輪件9g可以是錫球_㈣ 或疋金屬凸塊(metal bump)e 12 1352411 .—L 2011年6月30日修正替換苜 之辟方I關巾其基板4G可叹金屬紐，目此在晶粒重新配置 金=0=中，可以不用脫離基板40，在整個封裝製程中保留 土 金屬基板40可以做為散熱基板，用以增加完成封果 之晶粒210的散熱效率，如第 兀賊裝 黏著層5〇可以是導電夥；此外=不，且配置於金屬基板40上之 步成封BS a重新配置於新的基板4G上以及 I成封裝辭各錢麵均鱗述蝴，在料再資述。 另外，如第14圖所示，係可以在每一個獨立 的背面形成-散熱裝置94，例如鍵 成封裝之阳粒210 94之Η爭勺人“ "片（fη) ’且在日日粒21〇與散熱裝置 面更包3一導電勝92 ’用以將散熱裝置94固定在晶粒210的背 雖然本發_前述之健實齡鴻露如上， 作些許之更動與潤飾，因此本發 姻内田了 之申請專利所界定者為[本·書所附 【圖式簡單說明】 第1圖係表示先前技術之示意圖； 第2 _娜本㈣所财之猶，縣轉 -高分子難層之截面示意圖； 1«之上表面具有 第3圖至第U _根據本發明所揭露之技 =準標⑽重新-之封裝方法所形成之:= 意圖第广根據本發明所揭露之技術，係表示完成封裝之晶粒之示 13 1352411 第13圖係根據本發明所揭露之技術， 面具有金屬基板之示意圖；及 第14圖係根據本發明所揭露之技術， 面具有散熱裝置之示意圖。 【主要元件符號說明】 100基板 110晶粒 20晶圓 210晶粒 212焊墊 31〇第一高分子材料層 320第三高分子材料層 322孔洞 4〇基板 50黏著層 60第二高分子材料層 610切割道 7〇金屬線段 80保護層 90導電元件 92導電膠 94散熱裝置 500模具裝置 2〇11 ^ fa 係声；八 Θ30曰修正替換頁 表不完成封装之晶粒之背 係表示完成封裝之晶粒之背

Claims (1)

1. 2011年6月30日修正替換頁 十、申請專利範圍： L —種晶粒重新配置之封裝方法，包括： 提供一晶圓，具有一上表面及一背面，且該晶圓上配置有複數個晶粒及 於該晶圓之該上表面配置有一第一高分子材料層； 切割該晶圓’以形成該些晶粒，每一該晶粒之一主動面上配置有複數個 焊墊且於每一該晶粒之一主動面上覆蓋該第一高分子材料層； 取放該些晶粒至一基板上，係將該些晶粒之一背面與一配置於該基板上 的黏著層連接； 形成一第二高分子材料層於該基板及該些晶粒之該主動面之該第一高分 子材料層上； 覆蓋一模具裝置至該第二高分子材料層上，以平坦化該第二高分子材料 層’使該第二南分子材料層充滿於該些晶粒之間並包覆每一該晶粒以形 成一封裝體； 脫離該模具裝置，以曝露出該封裝體之一表面； 薄化该封裝體，以使每一該晶粒之該主動面上之該第一高分子材料層曝 露； 形成-圖案化之第一高分子材料層以曝露出每一該晶粒之該主動面上之 該些焊墊； 脫離該基板，以曝露出每一該晶粒之一背面； 形成一圖案化之第三高分子材料層在每一該晶粒及部份該封裝體之一表 面上，且曝露出每一該晶粒之該主動面上之該些焊墊； 形成複數個®案化之金屬線段，每—該圖案化之金屬線段與每—該晶粒 ^該主動面之·焊塾電性連接，且每案化之金屬線段具有向該 晶粒之該主動面外側延伸之一扇出結構係覆蓋於該第王高分子材料層； 形成-圖案化之賴層’以覆蓋該麵案化之金屬線段，並曝露出該些 圖案化之金屬線段之向該晶粒之該主動面之外側延伸之該扇出結構之部 15 1352411 份表面； 2011年6月30曰修正替換頁 形成複數個導電元件，係將該些導雷 線段之已《之該扇出結構之部份表面.及11連接至該些®案化之金屬 切割該封裝體，以形成複數個各自獨 ^ ^ 〈儿成封裝之晶粒。 2·如申s月專利範圍第！項所述之封裂方法， 一、 光阻層。 八中。/第一阿为子材料層為— 3.如申請專利範圍第丨項所述 电中選出.越C㈣ 其中該基板之材料可自下列群 ，且T選出.玻璃、石央陶瓷、及電路板。 ==請專利範圍第1項所述之封裝方法，其中該基板之材料 5. 如申請專利範圍第1項所述之封裝方 1 " 土板。 6. 如申請專鄕圍第丨項所述 =層之㈣為導電膠。 聚亞酿胺（_細。 其中該第二高分子材料層為- 7. =申請翻細第1項所述之封裝方法，其情倾封裝體之方法為研 翻翻第1猶述之職方法，其㈣成·_化之金屬線 形成-晶種層在該第三高分子材料層之部份表面及在每—該晶粗 之5 亥主動面之複數個焊墊上； 電鍍-金屬層在該晶種層上，並電性連接每一該晶粒之該主動面 該焊墊； 形成一圖案化之光阻層在該金屬層上；及 移除部份該金屬層，以移除部份該第三高分子材料層上之金屬層， 且形成雜圖案化之金屬線段，其中該些圖案化之金屬線段之一端^生 連接至每-該晶粒之該主動面之該些焊塾，且該些圖案化之金屬線段之 另一端係為一向外延伸之扇出結構且覆蓋於該三高分子材料層。 9.如申清專利範圍第1項所述之封裝方法，更包含形成一散熱裝置在該完 1352411 2011年6月30曰修正替換頁 成封裝之晶粒之一背面。 10-—種晶粒重新配置之封裝方法，包括： 提供一晶圓，具有一上表面及一背面，且該晶圓上配置有複數個晶粒及 於該晶圓之該上表面配置有一第一高分子材料層； 切剎該晶圓，以形成該些晶粒，每一該晶粒之一主動面上配置有複數個 焊墊且於每一該晶粒之一主動面上覆蓋該第一高分子材料層； 取放該些晶粒至一基板上，係將該些晶粒之一背面與一配置於該基板上 的黏著層連接； 形成一第二咼分子材料層於該基板及該些晶粒之該主動面之該第一高分 子材料層上； 覆蓋一模具裝置至該第二高分子材料層上，以平坦化該第二高分子材料 層，使該第二尚分子材料層充滿於該些晶粒之間並環覆每一該晶粒以形 成一封裝體； 脫離該模具裝置，以曝露出該封裝體之一表面； 薄化該封裝體，以使每-該晶粒之該主動面上之該第一高分子材料層曝 露； 形成-圖案化之第-高分子材料層以曝露出每一該晶粒之該主動面上之 該些焊墊； 形成-圖案化之第二尚分子材料層在每一該晶粒及部份該封裝體之一表 面上，且曝露出每一該晶粒之該主動面上之該些焊墊； 形成複數侧f化之金屬線段，每—棚案化之金屬線段與每—該晶粒 之該主動面之該些焊㈣性連接，且每—該酸化之金屬線段具有向該 晶粒之該主動©外側延伸之—扇出結構健蓋於署該第三高分子材料 層； 形成-圖案化之保護層’以覆蓋該些随化之金屬線段，並曝露出該些 圖案化之金屬線段之向每-該晶粒之触動面之外側延伸之該扇出結構 17 1352411 2011 之部份表面； 年6月3〇日修正替換裒 形成複數個導電元件，係將該些導電元件電性連接至該些圖案化 線段之已曝露之該扇出結構之部份表面；及 〃 I屬 切割該封裝體及該基板’以形成複數個具有該基板之 ^ 裝之晶粒。 之完成封 11.如申請專利範圍第10項所述之封裝方法，其中該 古八 -光阻層。 X ^子材料層為 A板如申請專利範圍第K)項所述之封裝方法，其中該基板之材料為金屬基 η.膠如申請專利範圍第Η)項所述幾方法，其中該黏著層之材料為導電 14·:^=ΙΓ述之封裝方法，該第二高分子材料層為 15.^利雜1G項霞之峨法，其概該刪之方法係 翻細”項·之封裝方法，其中戦該些職化之金屬線 形成-晶種層在該第三高分子材料層之部份表面及兮 之S亥主動面之複數個焊墊上； Μ日日粒 該焊金屬層在該晶種層上，並電性連接每-該晶粒之該主動面之 形成-圖案化之光阻層在該金屬層上；及 移除部份該金屬層，以移除 且形成該些圖案化之金屬線分子材料層上之金屬層， 連接至每-該晶粒之該主動面之圖案化之金屬線段之一端電性 另-端係為-向㈣顺====線段之 18 1352411 2011年6月30日修正替換頁 17. —種晶粒重新配置之封裴結構，包括： -晶粒’其-主動©上配置有複數個焊塾及—第—高分子材料層且曝露 出該些焊墊； 封裝體’係由-第一尚分子材料層環覆於該晶粒之四個面以曝露出該 晶粒之該主動面及一下表面； 一第三高分子材料層，形成於該第一高分子材料層及該第二高分子材料 層上’且曝於出該晶片的該主動面上的該些焊塾； 複數個圖案化之金屬線段，其-端與該晶粒之該主動面上的該些焊塾電 性連接，其另一端則以扇出方式延伸並覆蓋於該第三高分子材料層上； -圖案化之保護層’係覆蓋於該些圖案化之金屬線段且曝露出該些圖案 化之金屬線段之向該些晶粒之該主動面外側延伸之一扇出結構之部份表 面；及 複數個導電元件，係電性連接至該些_化之金屬線段之已曝露之該扇 出結構之部份表面上。 18. 如申請專利範圍帛17項所述之封裂結構，其中該些圖案化之金屬線段 為一 IIBM金屬層。 19. 如申請專利範圍第17項所述之封裝結構，其中該些導電元件可以是錫 球(solder ball) 〇 20. 如申請專利範圍第Π項所述之％結構，其中該些導電元件可以是金 屬凸塊(metal bump)。 2L如申請專利翻第17項所述之封裝結構，更包含—散熱裝置在該晶粒 之該下表面。 22. —種晶粒重新配置之封裝結構’包括： -晶粒，其-主動面上配奸複數個轉及―第—高分子㈣層且曝露 出該些焊墊； -封裝體，係、由-第二高分子材料層環覆該晶粒之四個面以曝露出該晶 19 1352411 201丨年6月3〇日修正替換頁 粒之該主動面之該些焊墊，並形成一封裝體； 一第三高分子材料層，形成於該第一高分子材料層及該第二高分子材料 層上’且曝露出該晶片的該主動面上的該些焊墊； 複數個圖案化之金屬線段，其-端與該晶粒之主動面上的複數個焊塾電 性連接，其另一端則以扇出方式延伸並覆蓋於該第三高分子材料層上； -圖案化之保護層，係覆蓋於該些圖案化之金屬、線段且曝露出該些圖案 化之金屬線段之向該晶粒之該主動面外侧延伸之一扇出結構之部份表 面； 複數個導電元件，係電性祕至該些贿化之金屬線段之已曝露之該扇 出結構之部份表面上； 金屬基板，於-上表面配置有—黏著層且貼附於該晶粒之一背面。 23. 如申請專利範圍第22項所述之封裝結構，其中該第一高分子材料層為 一光阻層。 24. 如申請專利範圍第22項所述之封裝結構，其中該黏著層之材料為導電 膠。 A如申請專利範圍第22項所述之封裝結構，其中該些圖案化之金屬線段 為一 UBM金屬層。 汍如申請專利範圍第η項所述之封裝結構，其中該些導電元件可以是錫 球(solder ball) 〇 27.如申請專利細第22項所述之封裝結構，其中該些導電讀可以是金 屬凸塊(metal bump)。 20