TWI352321B - Apparatus, system and method to provide power mana - Google Patents

Description

1352321

薷 (1) 九、發明說明 【發明所屬之技術領域】 在此描述之各種實施例有關於電腦裝置，更詳而言之 ，顯示控制器。 【先前技術】 諸如膝上型電腦、筆記型電腦、PDA(個人數位助理） 與類似者之行動計算系統非常普遍。此種系統的重點在於 當他們沒有或無法接到AC電源來源時常會使用電池電力 來運作。因此，行動電腦通常提供電力管理能力以從電池 電力運作盡可能的久。 計算系統上的各種構件會消耗電力。例如，視頻顯示 器以及與視頻顯示器關聯之記憶體會消耗電力。顯示器可 爲包含TFT(薄膜電晶體）技術以控制畫素之液晶顯示器 (LCD)平面顯示螢幕。 需要持續更新大多數的顯示器，通常係藉由圖形（顯 示）控制器上的圖形引擎。可藉由圖形引擎從記憶體取得 畫速資料的方式一畫素一畫素地更新顯示器。取得資料的 動作會消耗圖形引擎（或控制器）、含有畫素資料之記憶體 子系統、通訊匯流排以及顯示器裝置本身上的電力。 若憶體子系統爲動態記憶體爲基礎之系統，需定期 更新記憶體內容。因而，當記億體沒有被有效地存取時， 記憶體可執行自行更新的操作。此外，當電腦系統爲閒置 (idle)時，將記憶體維持在自行更新的狀態中有其價値。 -5- (2)1352321 惟’顯示控制器定期更新顯示器之畫素會令記憶體以及顯 示控制器與顯示螢幕間之通訊匯流排介面處於有效狀態中

記憶體或顯示控制器的主機側上可設置先進先出 (FIFO)緩衝器。可從記憶體將顯示影像資料載入FIFO,而 FIFO可用來更新顯示。將新的影像資料載入FIFO之間的 時間可用作爲閒置時間，以將記憶體放在自行更新狀態中 。在主機記憶體匯流排上的此閒置時間可與FIFO的容量 大小、顯示器之尺寸/解析度以及用於更新顯示器之時脈 頻率有關。例如，根據顯示器之屬性，8Kbyte到16Kbyte 的FIFO緩衝器可產生從20到6〇ns之閒置時間於記憶體 匯流排上。 【發明內容及實施方式】 於本發明之範例實施例的下列實施方式中，將參照形 成在此之一部分的附圖，以及其中例式性地顯示可實施本 發明的特定範例實施例。以足夠的細節描述這些實施例使 熟悉該項技藝者得具以實施本發明之各種實施例，並且應 了解到可利用其他的實施例並作出邏輯、機械、電氣與其 他的改變而不悖離本發明之範疇。因此不應以限制性的方 式看待下列實施方式。 可將本發明之實施例實施於硬體、韌體與軟體之一或 結合中。本發明之實施例亦可實施爲儲存在機器可讀取媒 體上的指令，可由至少一處理器將其讀取與執行以執行在 -6- (3)1352321 此所述之操作。機器可讀取媒體可包含能儲存或傳送機器 (如電腦）可讀取之形式的資訊的任何機制。例如，機器可 讀取媒體包含唯讀記億體（ROM)、隨機存取記憶體（RAM) 、磁碟儲存媒體、光儲存媒體、快閃記億體裝置、電、光 、聲音或其他形式傳播的信號（如載波、紅外線信號、數 位信號等等）與其他者。

於圖中，所有使用之相同參考符號係指出現在多個圖 中之相同的構件。可由相同參考符號或標示來參照信號與 連結，而其真實意義可從說明中的上下文中的其之使用而 變清楚。 第1圖爲包含本發明之各種實施例的硬體環境100的 主要構件之方塊圖。大致上，本發明之各種實施例的系統 與方法可包含於多種硬體系統中。此種硬體之範例包含膝 上型電腦、可攜式手持電腦、個人數位助理（PDA)、手機 以及上述裝置之混合。於本發明之一些實施例中，硬體環 境1〇〇包含處理器102、圖形與記億體控制器104、記億 體110以及顯示器112。於本發明之一些實施例中，處理 器與整合圖形與記憶體控制器1 04之間的通訊透過處理器 系統匯流排120發生。在此使用之匯流排一詞包含位在兩 個構件間之任何通訊傳輸工具，包含但不限於電、光、單 或多條。 處理器102可爲任何種類運算電路，例如但不限於， 微處理器、複雜指令集計算（CISC)微處理器、減少指令集 計算（RISC)微處理器、非常長指令字（VLIW)處理器、圖形 (4)1352321

處理器、數位信號處理器（DSP)或其他任何種類的處理器 、處理電路、執行單元或運算器。雖僅顯示一個處理器 1〇2’多個處理器可連接至系統匯流排120。 圖形與記憶體控制器104可提供圖形與視頻功能並與 一或更多§3憶體裝置110接介。於一些實施例中，圖形與 記憶體控制器1 04可整合於單一晶片中並包含圖形控制器 1 〇6與記憶體控制器1 〇8。於替代實施例中，圖形控制器 1 0 6可位在與記憶體控制器丨〇 8不同的晶片或晶片組上。 於另外的替代實施例中，圖形控制器1 〇 6可位在視頻控制 器卡（未圖示）上。圖形控制器106包含各種圖形子部分， 如3維（3D)引擎、2維（2D)引擎、視頻引擎等等。 圖形控制器1 06可經由匯流排1 1 4提供資料至顯示器 1 1 2。顯示器1 1 2可爲任何以畫素基礎之顯示器，例如顯 示器可爲整合至許多行動計算環境之LCD(液晶顯示器）或 外部顯示器。於一些實施例中，匯流排介面114可爲 LVDS(低電壓差動信號）介面。此外，匯流排114可爲數位 視頻輸出埠（DVOB或DVOC)或CRT介面，如VGA介面 記億體控制器1 〇 8可與系統記憶體1 1 0接介。於一些 實施例中，記憶體110包含DDR-SDRAM(雙資料率-同步 DRAM)，其爲支援於各時脈循環的邊緣兩者（上升與下降 邊緣）上之資料傳輸一種SDRAM，有效地將記憶體晶片的 資料吞吐量變成雙倍。DDR-SDRAM通常消耗較少電力， 這使得它非常適合行動計算環境。於本發明之其他實施例 中可使用需要定期更新操作之其他動態記憶體裝置。 -8- (5)1352321

於一些實施例中，設置訊框緩衝器116以儲存來自記 憶體110且將送至顯示器112之資料。訊框緩衝器116可 爲FIFO緩衝器或其他儲存顯示器112之畫素的畫素値之 其他記憶體。雖訊框緩衝器116顯示爲經由匯流排132耦 合至控制器1 〇 4以及經由匯流排1 3 4耦合至記憶體1 1 〇， 緩衝器可位在記憶體1 1 0的核心以及顯示器之間的任何一 處。因此，於一些實施例中，緩衝器可包含在記憶體或控 制器中。緩衝器116需儲存之資料量通常取決於畫素深度 (如用於每一種顏色之位元數量）、顯示器螢幕寬度以及顯 示器螢幕高度。 本發明之實施例增加顯示器訊框更新之間的記憶體匯 流排1 3 0之閒置時間以及控制器1 04的閒置時間。於實施 例中，當顯示器112包含液晶與薄膜電晶體時，顯示器之 寫入維持穩定一段時期，例如於一實施例中畫素維持穩定 約22ms。大致上，顯示器畫素可維持其顏色約20ms。其 他顯示器可能具有類似的資料保持期。 可寫入一次顯示器面板112的各畫素’，然後允許其依 照更新率衰退，例如每1/60秒或每16.67ms啓動一次更 新操作。傳統上，依照更新率以及結合顯示器特性（包含 畫素深度、水平與垂直解析度以及垂直與水平遮沒率）以 固定速度更新顯示器面板。於先前技術的系統中，產生諸 如匯流排1 4的匯流排之時脈率（點時脈）以允許以平均的速 率更新顯示器畫素。例如，具有SXGA +之解析度（水平X 垂直 =1400 X 1〇5〇)、32bpp(畫素/位元）的畫素深度與 -9- (6)1352321 60Hz的更新率的顯示器面板需要約121MHz的點時脈頻率

於先前技術的系統中，顯示器介面匯流排114任何時 候皆維持有效。第2圖描述先前技術之更新顯示時序。決 定選定顯示器之更新時間週期200。例如，若更新率爲 60Hz，則每1/60秒更新顯示器。整個1/60秒的更新時間 週期用來傳達顯示器畫速資料至顯示器。顯示器匯流排 210在整個更新週期中爲有效。以固定速率更新顯示器面 板不允許顯示器匯流排電源中斷。此外，記憶體與控時電 路維持在有效狀態中。如上之解釋，訊框緩衝器時間可製 造閒置時間於控制器的主機側上以允許系統記憶體在緩衝 載入之間的大部分時間中進入自行更新。

本發明之實施例變更系統1 〇〇中之閒置週期間或顯示 器靜止（其中顯示器的畫素資料沒有改變）的顯示器更新率 以增加控制器1 04以及/或顯示器匯流排1 1 4的閒置時間 。亦即，增加顯示器更新操作間的時間可增加控制器的閒 置時間。參照第3圖，顯示器更新率可從第一更新率300 降到較長的第二更新率310。但匯流排114上之資料的點 時脈頻率可維持在相同的頻率。因此，顯示器匯流排在時 期320中爲有效而在時期330爲閒置。於一實施例中，可 變更更新率以回應顯示器閒置週期（顯示器未被更新）。 本發明之實施例可相對於指定之顯示器更新週期變更 點時脈以產生閒置週期於顯示器匯流排上。此變更可關於 但不限於系統視頻顯示器閒置時間。於一實施例中，在系 -10- (7)1352321 統閒置時間期間可增加用來傳遞畫素資料至顯示器之時脈 (點時脈）頻率以降低需要執行顯示器更新的時間。參照第 4圖，於此實施例中顯示顯示器更新時間400可維持固定 。可增加點時脈頻率使得忙碌的通訊匯流排可變更爲具有 資料通訊時間4 1 0與閒置時間420。

針對以60Hz的更新率更新之範例顯示器，增加點時 脈會增加匯流排1 1 4的閒置時間。亦即，針對特定組態， 增加點時脈10%可提供產生於訊框間隔的末端之丨.5ms之 閒置時間。增加點時脈20%可提供2· 7ms之閒置時間，而 增加點時脈30%可提供3.8ms之閒置時間於顯示器匯流排 上。 因此，藉由提供稍高的點時脈給顯示器面板，在整個 顯示器訊框已經更新後產生的閒置時間可用於電力管理技 術’如w停止供電至面板介面匯流排114、停止供電至控 制器1 04的邏輯以及停止供電至控時系統，如鎖相迴路 (PLL)電路（未圖示）。 請注意到雖然所有的實施例並非包含所有上述的特徵 ’於一些實施例中，可結合諸特徵。例如，於系統100閒 置或是頻顯示器無效時期期間結合諸特徵可允許記憶體 1 1 〇之更多自行更新時間並額外地允許停止供電至在控制 器客戶側上之外部控時器以及面板介面匯流排114。本發 明之額外的實施例可將顯示器匯流排114的閒置時間與郵 處理器102執行之操作系統的中斷頻率（OS節拍率（tick rate))對齊。 -11 - (8)1352321 表1幫助解釋本發明之一實施例的一些優點。 顯示器 特性 顯示器 更新 點時脈 頻率 記億體自行 更新(SR) 工作週期 具有增加的 點時脈之記 億體SR 具有增加的點時 脈與顯示器閒置 時間之記憶體SR 1024x768@ 32bpp 60 Hz 65 90.61% 88.8% 90.67% 1400xl050@ 32bpp 60 Hz 121 82.87% 79.6% 83.05% 1600xl200@ 32bpp 60 Hz 160.96 77.55% 73.4% 77.86% 1600xl200@ 32bpp 75 Hz --一 205.99 71.76% 66.6% 72.25% 2048xl538@ 32bpp 60 Hz 266.95 64.25% 58.0% 65.05% 2048xl538@ 32bpp 75 Hz 340.47 55.72% 48.3% 57.00% 2048xl538@ 32bpp 85 Hz 388.41 50.45% 42.4% 52.11%

表1之第一行提供七種不同的範例顯示器之顯示器特 性。特性包含在每畫素位元（bpp)深度之水平X垂直的相對 解析度。第二行爲顯示器的更新率，以及第三行爲在指定 之更新（無閒置時間）更新顯示器所需的點時脈頻率。第四 -12- (9)1352321

行提供在FIFO塡補操作之間記憶體匯流排自行更新的工 作週期（先前技術），沒有本發明之實施例提供之顯示器匯 流排閒置時間。因此，第四行提供先前技術自行更新的基 線作比較。於上述範例中，16K byte的FIFO緩衝器可提 供160(^1 200@32&??的顯示器約77.55%之平均的記憶體 自動更新期。 於此實施例中，點時脈頻率增加20%同時顯示器更新 時間維持固定。藉由增加點時脈頻率，FIFO被記憶體更 常塡補。因此，記憶體匯流排閒置時間以及記憶體更新時 間減少。如第五行中所示，由於增加的記億體匯流排活動 ，1 600xl200@32bpp的顯示器之平均記憶體自動更新工作 週期從7 7.5 5 % 降至7 3.4 %。 藉由增加點時脈，可在顯示器匯流排1 1 4上提供閒置 時間。當顯示器匯流排爲閒置時，不需塡補FIFO。因此 ，顯示器匯流排閒置時間可貢獻記憶體自行更新時間。第 六行顯示藉由在顯示器訊框更新末端之延長的閒置時間可 增加記憶體自行更新工作週期。針對1600xl200@32bpp 的顯示器，當考量到顯示器閒置時間時，平均記憶體自動 更新工作週期從先前技術的77.5 5 %値增加至77.86%。。 上述範例僅例示性提供。緩衝器的大小、記憶體匯流 排通訊速度以及其他變量會改變表中的値。因此，表1係 用來描述增加顯示器點時脈頻率同時維持顯示器更新率能 夠提供可用於記憶體自行更新之更多的閒置時間。可理解 到進一步增加點時脈頻率（超過上述的20%)可提供額外自 -13- (10)1352321

行更新工作週期。 如所述，以非常小的邏輯成本，可稍微增加記憶體自 行更新（SR)工作週期百分比同時亦製造更多省電的機會。 亦即，藉由關閉外部的系統鎖相迴路（PLL)以及停止供電 至顯示器控制器104與FIFO 116間之實體介面可實現記 憶體自行更新外的額外省電。 第5圖爲描述根據本發明之實施例用於變更顯示器更 新操作之方法500的流程圖。可在硬體或軟體操作環境中 執行方法。 如上數，當顯示器資料維持固定時，可隨意地讓系統 偵測顯示器閒置時間5 1 0。回應此偵測，或在沒有此隨意 的偵測步驟的情形下，更新520視頻顯示器。可調整530 顯示器的更新以管理至顯示器之通訊匯流排。爲了提供閒 置時間於顯示器匯流排上，可增加顯示器時脈頻率540、 減少顯示器更新率5 5 0或並增加顯示器時脈頻率並減少顯 示器更新率兩者560。藉由將記憶體放在自行更新中並閒 置時脈電路與處理器來管理系統之電力消耗5 70。 於此藉由“發明” 一詞單獨以及/或統稱具發明性之 標的之實施例係僅爲了方便且非意圖志願地將此說明書之 範圍限制至任何單一發明或若事實上揭露了超過一個的具 發明性之槪念。因此，雖在此圖解與描述了特定的實施例 ，應可理解到計畫達到相同目的之任何安排可取代所示之 特定實施例。此揭露意圖涵蓋各種實施例的任何與所有的 變更與變化。閱讀過上述實施方式之熟悉該項技藝者可理 -14- (11)1352321 解到上述實施例的結合，以及未特別在此描述之其他實施 例。

形成在此之一部分的附圖例示性而非限制性地顯示其 中可實行標的之特定實施例。以足夠的細節圖解並描述實 施例使熟悉該項技藝者得具以實行於此中所揭露之教示。 可利用與衍生其他的實施例，因而可作出結構上與邏輯上 的取代與改變而不悖離揭露之範疇。因此，不應以限制性 &方式看待此實施方式，並且僅由所附之申請專利範圍以 &這些申請專利範圍有權擁有之完整的等效範圍界定各種 實施例的範圍。 【圖式簡單說明】 第1圖爲根據本發明之一實施例的系統之方塊圖。 第2圖描述先前技術之顯示器更新時序。 第3圖描述根據本發明之一實施例的顯示器更新時序 〇 第4圖插述根據本發明之另一實施例的顯示器更新時 序。 第5圖爲描述根據本發明之實施例之方法的流程圖。 【主要元件符號說明】 100 :硬體環境 102 :處理器 1 〇 4 :圖形與記億體控制器 •15- (12) 1352321 106 :圖形控制器 108 :記憶體控制器 1 1 〇 :記憶體 1 1 2 :顯示器 1 1 4 :顯示器介面匯流排 1 16 :訊框緩衝器

1 2 0 :處理器系統匯流排 1 3 2，1 3 4 :匯流排 2 1 0 =顯示器匯流排 3 00 :第一更新率 3 10 :第二更新率 320 ， 330 ：時期 400 :顯示器更新時間 410 =資料通訊時間

4 2 0 :閒置時間 500 :方法

Claims (1)

1352321 4月挪修正替換頁 附件S :第095123629號申請專利範圍修正本 民國100年8月外日修正 十、申請專利範圍 1. 一種提供電力管理之裝置，包含： 控制器，以在顯示器更新時間的期間更新顯示器之畫 素資料，其中該控制器以時脈頻率透過顯示器匯流排傳遞 緩衝器之內容至該顯示器，其中該緩衝器係透過記憶體匯 流排而從記憶體被載入，以及其中該控制器增加該時脈頻 率以提供增加的閒置時間於該記憶體匯流排上和於該顯示 器匯流排上，該記億體匯流排上之該增加的閒置時間係致 能該記憶體之自行更新的時間被增加，及該顯示器匯流排 上之該增加的閒置時間係致能該顯示器匯流排與該控制器 的邏輯之一或更多被停止供電。 2. 如申請專利範圍第1項之裝置，進一步包含處理器 ，其耦合以傳遞指令至該控制器，其中該控制器調增加該 時脈頻率以提供增加的閒置時間於該顯示器匯流排上以回 應該指令。 3. 如申請專利範圍第2項之裝置，其中於該顯示器匯 流排上之該閒置時間與該處理器之閒置時間在時間上對齊 〇 4. 如申請專利範圍第1項之裝置，其中增加該時脈頻 率以回應偵測到之顯示器的不作動。 5. 如申請專利範圍第1項之裝置，其中調整該更新時 間。 1352321 麻啊曰修正替換頁 6·如申請專利範圍第1項之裝置，進一步包含記憶體 控制器，其耦合至該記億體，以及其中該緩衝器位在該記 憶體中。 7_如申請專利範圍第6項之裝置，其中該控制器以及 該記億體控制器整合至單一晶片組中。 8. —種提供電力管理之系統，包含： 處理器； 記憶體； 訊框緩衝器，其耦合至該記憶體； 液晶視頻顯不器；以及 圖形控制器，其耦合至該處理器以及該訊框緩衝器， 該圖形控制器根據顯示器更新率從該訊框緩衝器更新該視 頻顯示器，其中該圖形控制器耦合以透過顯示器匯流排以 時脈頻率傳遞該訊框緩衝器之內容至該視頻顯示器： 其中該訊框緩衝器係透過記憶體匯流排而從該記憶體 被載入； 其中該處理器提供指令至該圖形控制器以增加該時脈 頻率以提供增加的閒置時間於該記憶體匯流排上和於該顯 示器匯流排上，該記憶體匯流排上之該增加的閒置時間係 致能該記憶體之自行更新的時間被增加，及該顯示器匯流 排上之該增加的閒置時間係致能該顯示器匯流排與該控制 器的邏輯之一或更多被停止供電》 9. 如申請專利範圍第8項之系統，其中該處理器提供 該指令至該圖形控制器以回應偵測到之顯示器的不作動 1352321 • ·， ，‘ 月神修正替換頁 10. 如申請專利範圍第8項之系統，其中調整一更新 時間》 11. —種提供電力管理之方法，包含： 從記憶體透過記億體匯流排而轉移資料至緩衝器； 根據顯示器更新率透過顯示器匯流排以從該緩衝器更 新視頻顯示器；以及 . 增加該記憶體匯流排和該顯示器匯流排上所傳遞之資 料的時脈頻率以提供增加的閒置時間於該記憶體匯流排上 和於該顯示器匯流排上，該記憶體匯流排上之該增加的閒 置時間係致能該記憶體之自行更新的時間被增加，及該顯 示器匯流排上之該增加的閒置時間係致能該顯示器匯流排 與該控制器的邏輯之一或更多被停止供電。 12. 如申請專利範圍第11項之方法，進一步包含降低 該顯示器更新率。 13. 如申請專利範圍第1 1項之方法，進一步包含將該 顯示器匯流排上的該閒置時間與系統處理器之閒置時間對 齊。 - 14.如申請專利範圍第1 1項之方法，進一步包含偵測 . 視頻顯示器之靜止，以及其中執行增加該顯示器匯流排上 所傳遞之資料的時脈頻率以回應該偵測到之顯示器的不作 動。 15. —種具有關聯資訊之機器可存取媒體，其中當存 取該資訊時會令一機器執行： 從記億體透過記憶體匯流排而轉移資料至緩衝器； -3- 1352321 __ #祕沟修正替換頁 根據顯示器更新率透過顯示器匯流排以從該緩衝器更; 新視頻顯不器， 偵測該視頻顯示器的靜止：以及 回應該偵測到之該視頻顯示器的不作動，選擇性調整 該視頻顯示器之更新以提供閒置時間於該記憶體匯流排上 和於該顯示器匯流排上，其中選擇性調整該視頻顯示器的 該更新包含調整該更新率並增加傳遞於該記億體匯流排和 該顯示器匯流排上之資料的時脈頻率，該記憶體匯流排上 之該增加的閒置時間係致能該記憶體之自行更新的時間被 增加，及該顯示器匯流排上之該增加的閒置時間係致能該 顯示器匯流排被停止供電。 16.如申請專利範圍第15項之機器可存取媒體，其中 選擇性調整該視頻顯示器的該更新包含降低該更新率同時 增加在該顯示器匯流排上傳遞之資料的時脈頻率。