[go: up one dir, main page]

TWI418975B - 混合圖形顯示電源管理的裝置與系統及其非暫態機器可讀取媒體 - Google Patents

混合圖形顯示電源管理的裝置與系統及其非暫態機器可讀取媒體 Download PDF

Info

Publication number
TWI418975B
TWI418975B TW098142926A TW98142926A TWI418975B TW I418975 B TWI418975 B TW I418975B TW 098142926 A TW098142926 A TW 098142926A TW 98142926 A TW98142926 A TW 98142926A TW I418975 B TWI418975 B TW I418975B
Authority
TW
Taiwan
Prior art keywords
graphics
display
graphics controller
discrete
controller
Prior art date
Application number
TW098142926A
Other languages
English (en)
Other versions
TW201035746A (en
Inventor
Seh W Kwa
James Kardach
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201035746A publication Critical patent/TW201035746A/zh
Application granted granted Critical
Publication of TWI418975B publication Critical patent/TWI418975B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/10—Display system comprising arrangements, such as a coprocessor, specific for motion video images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Digital Computer Display Output (AREA)

Description

混合圖形顯示電源管理的裝置與系統及其非暫態機器可讀取媒體
本案揭示大致關係於電子領域。更明確地說，本發明實施例關係於混合圖形顯示電源管理。
攜帶式計算裝置愈來愈普遍，部份是因為其價格降低及效能之增加。另一普遍性增加的理由可以由於一些攜帶式計算裝置可以例如用電池電力而能在很多位置操作。然而，隨著愈來愈多之功能整合入攜帶式計算裝置中，降低電力消耗，以例如延長電池電力持續時間變得愈來愈重要。
再者，一些攜帶式計算裝置包含液晶顯示器(LCD)或"平板"顯示器。今日之行動裝置大致被設計以在顯示器上"永遠準備"更新新的框。雖然此準備狀態對於視覺效能需求很好，但當系統閒置時(例如當顯示器上之影像持續一段時間未改變時)造成電力被浪費掉。
 【發明內容】及【實施方式】
在以下說明中，各種特定細節係被說明，以提供對各種實施例之全盤了解。然而，一些實施例係可以在沒有特定細節下加以實施。在其他情形下，已知方法、程序、元件、及電路可能未詳細說明，以免阻礙特定實施例。
於此所討論之部份實施例可以提供新穎的技術與架構，以更省電及/或可縮放(至不同大小之顯示器及/或顯示器本地框緩衝器)，同時維持圖形效能。在一實施例中，切換元件及相關聯邏輯可以整合入一或更多圖形裝置(例如相關聯晶片組、處理器、顯示裝置、圖形邏輯等等)，以例如藉由在閒置期間，進入自再新或由分立圖形邏輯切換至整合圖形邏輯(於此也稱為GFX(圖形作用))促成顯示器電源最佳化。如於此所討論，"閒置"期間表示所顯示影像持續一選擇時間段，例如1ms、或更短、或更長期間不會改變。在一實施例中，一部份記憶體(例如圖形記憶體或系統記憶體)可以被用於上下文切換，以促成在分立圖形邏輯與整合圖形邏輯間之平順轉移。
在一些實施例中，整合圖形邏輯表示圖形邏輯，其可以被整合至一或更多核心系統元件(例如處理器、在主機板上之晶片組等等)，而分立圖形邏輯表示圖形邏輯，其係例如於此參考圖1至7所討論的設在經由匯流排/互連或點對點連接(包含例如PCI、PCI Express等等)耦接至其他計算系統圖之分開之介面裝置(例如介面卡)上。再者，於此所討論的一些實施例可以被利用於各種計算系統中，例如參考圖1至7所討論者。尤其，圖1顯示依據本發明實施例之計算系統100的方塊圖。計算系統100可以包含一或更多中央處理單元(CPU)或處理器102-1至102-N(於此統稱為"處理器102")，其經由互連網路(或匯流排)104通訊。處理器102可以包含一般用途處理器、網路處理器(其處理傳遞於電腦網路103上之資料)、或其他類型之處理器(包含精簡指令集電腦(RISC)處理器或複雜指令集(CISC)處理器)。
再者，處理器102可以具有單一或多核心設計，例如一或更多處理器102可以包含一或更多處理器核心105-1至105-N(於此統稱"核心105")。具有多核心設計之處理器102可以在相同積體電路(IC)晶粒上整合不同類型處理器核心105。同時，具有多核心設計的處理器處理器102可以被實施為對稱或非對稱多處理器。
在一實施例中，一或更多處理器102可以包含一或更多快取106-1至106-N(於此統稱為"快取106")。快取106可以(例如為一或更多核心105)所共享或私用(例如第一階(L1)快取)。再者，快取106可以儲存為處理器102之一或更多元件，例如核心105所用之資料(例如包含指令)。例如，快取106可以本地快取儲存於記憶體107(於此也稱為系統記憶體)之資料，用以為處理器102的元件所更快存取。在一實施例中，快取106(其可以共享)可以包含中階快取及/或末階快取(LLC)。處理器102的各種元件可以透過匯流排或互連網路直接與快取106、及/或記憶體控制器或集線器通訊。
晶片組108也可以與互連網路104通訊。晶片組108也可以包含圖形及記憶體控制集線器(GMCH)109。GMCH109可以包含記憶體控制器110，其與記憶體107相通訊。記憶體107可以儲存資料，資料包含可以為處理器102或包含在計算系統100中之其他裝置所執行之指令序列。在本發明的一實施例中，記憶體107可以包含一或更多揮發性儲存(或記憶體)裝置，例如隨機存取記憶體(RAM)、動態RAM(DRAM)、同步DRAM(SDRAM)、靜態RAM(SRAM)、或其他類型之儲存裝置。也可以利用非揮發記憶體，例如硬碟。額外裝置也可以經由互連網路104通訊，例如多系統記憶體。
GMCH109也可以包含圖形介面控制器114及顯示切換邏輯115。如以下所詳述，例如參考圖2至6，邏輯115可以造成顯示裝置116之於分立圖形邏輯、整合圖形邏輯、或自再新模式間之切換。同時，邏輯115可以取決於實施法設在各種位置，包含但並不限於晶片組108、圖形控制器114、顯示裝置116等等。圖形介面控制器114可以與顯示裝置116相通訊，例如，顯示對應於儲存在記憶體107中之資料、自網路103接收之資料、儲存於磁碟機128中之資料、儲存於快取106中之資料、為處理器102所處理之資料等等的一或更多影像框。圖形控制器114可以包含整合圖形邏輯、分立圖形邏輯、或兩者。同時，圖形控制器114可以整合入系統100(例如在主機板、晶片組108(例如所示)等等)或設在分開的介面，例如介面卡(經由點對點或包含匯流排104及/或122的共享互連耦接至系統100)之上。
顯示裝置116可以為任意類型之顯示裝置，例如平板顯示器(包含LCD、場發射顯示器(FED)、或電漿顯示器)或具有陰極射線管(CRT)的顯示裝置。在本發明之一實施例中，圖形介面控制器114可以經由低壓差分信號(LVDS)介面、顯示埠(其為視電標準協會(VESA)所公開之數位顯示介面標準(於2006年五月核准、核准於2007年四月2日之現行版本1.1))、數位視訊介面(DVI)、或高解析度多媒體介面(HDMI)與顯示裝置116相通訊。同時，顯示裝置116可以透過例如信號轉換器與圖形介面控制器114相通訊，該信號轉換器將儲存於例如(例如耦接至GMCH109或顯示裝置116(未示出))視訊記憶體之儲存裝置或系統記憶體(例如記憶體107)中之影像的數位代表值轉譯為顯示裝置116所解譯及顯示的顯示信號。
集線器介面118可以允許GMCH109與輸入/輸出控制集線器(ICH)120通訊。ICH120(於此也可以稱為平台控制集線器(PCH))可以提供至I/O裝置的介面，該等I/O裝置與計算系統100相通訊。ICH120可以透過週邊橋接器(或控制器)124，例如週邊元件互連(PCI)橋接器、通用串列匯流排(USB)控制器、或其他類型週邊橋接器或控制器與匯流排122相通訊。橋接器124可以在CPU102與週邊裝置間提供一資料路徑。可以使用其他類型之拓樸。同時，多匯流排可以例如透過多橋接器或控制器與ICH120相通訊。再者，在本發明之各種實施例中，與ICH120相通訊的其他週邊可以包含整合驅動電子(IDE)或小電腦系統介面(SCSI)硬碟、USB埠、鍵盤、滑鼠、平行埠、串列埠、軟碟機、數位輸出支援(例如數位視訊介面(DVI))、或其他裝置。
匯流排122可以與音訊裝置126、一或更多磁碟機128、及一網路介面裝置130(其與電腦網路103通訊)通訊。其他裝置可以經由匯流排122相通訊。同時，在本發明一些實施例中，各種元件(例如網路介面裝置130)可以與GMCH109相通訊。另外，處理器102及GMCH109也可以組合形成單一晶片。再者，在本發明之其他實施例中，圖形控制器114及/或邏輯115可以包含在顯示裝置116內。
再者，計算系統100可以包含揮發及/或非揮發記憶體(或儲存器)。例如，非揮發記憶體可以包含以下之一或多者：唯讀記憶體(ROM)、可程式ROM(PROM)、可抹除PROM(EPROM)、電氣可抹除EPROM(EEPROM)、磁碟機(例如磁碟機128)、軟碟機、光碟ROM(CD-ROM)、數位多功能碟片(DVD)、快閃記憶體、磁光碟、或其他類型之非揮發機器可讀取媒體，其可以儲存電子資料(例如包含指令)。
圖2顯示依據本發明實施例之計算系統200的部份之方塊圖。如於圖2所示，系統200可以包含邏輯115、顯示裝置116、處理器202(例如具有一或更多核心及非核心，其中MCH203(其可以與圖1之GMCH相同或類似)及GFX204可以實施在處理器202內或在相同積體電路晶片或分開晶片內之分開元件)、PCH208(其可以與圖1之ICH120相同或類似，並例如耦接至非揮發記憶體(NVM)、磁碟等)、分立圖形邏輯控制邏輯206(如參考圖1討論可以設在各種形式與位置中)。如所示，PCH208可以透過直接媒體介面(DMI)及顯示介面(例如DisplayLinkTM 介面技術，其允許使用USB及無線USB作電腦與顯示器的連接)分別與MCH203與GFX204相通訊。
在一些實施例中，示於圖2中之至少一些元件可以內嵌於顯示面板或主機板上。顯示切換邏輯115可以包含控制器210、本地框緩衝器(LFB)212、及多工器(MUX)214。控制器210可以(例如根據一由處理器202、GFX204、及/或分立圖形邏輯206)的指示(如在記憶體107中之暫存器或記憶體位置或其他例如參考於此之圖所討論的記憶體/快取中的信號或儲存值)依據來自LFB212、GFX204、及/或分立圖形邏輯206中之資料，切換顯示裝置116的驅動。如圖2所示，控制器210可以提供選擇信號215給MUX214，以在來自GFX204或分立圖形邏輯206之輸入間作選擇。
或者，控制器210可以利用來自LFB212的資料，以提供顯示裝置116的自再新。在一些實施例中，如此作將提供其餘平台，例如CPU/GPU(中央處理單元/圖形處理單元)複合體及/或分立圖形邏輯206(例如標示於方塊220中之項目)及PCH208積極地電源管理(甚至關斷，例如藉由關斷個別時鐘信號)。針對以深次微米CMOS(互補金屬氧化物半導體)製程技術製造之高效矽，如CPU-GPU複合體及分立圖形邏輯控制器中的洩漏衝擊，這是特別有用的。再者，當例如系統記憶體、平台時鐘晶片222(其可以提供操作時鐘信號給處理器202及/或系統200或於此所討論之其他計算系統的其他元件)之平台成份，以及調整圖1至2或7元件的供給電壓的電壓調整器(未示出)不執行工作時，其電源衝擊可以降低。
圖3顯示依據一實施例之由分立圖形邏輯切換至整合圖形邏輯之關聯於上下文切換的元件。圖4顯示依據一實施例之由整合圖形邏輯切換至分立圖形邏輯的關聯於上下文切換的元件。在一些實施例中，分立圖形邏輯控制器206的利用可能消耗更多電力，但相對於整合圖形邏輯控制器204改良效能。同樣地，整合圖形邏輯控制器204的利用可能消耗較少電力，但相對於分立圖形邏輯控制器206降低效能。
如於圖3所示，一旦分立圖形邏輯控制器206檢測需要切換至整合圖形邏輯(例如根據平台要節省電力或降低效能(例如低功率消耗設定、低電池充電位準狀態、低效能設定等)的指示)時，控制器206可以使得(例如現行整個框之)清除(例如透過PEG(PCI Express圖形)埠)發生。整合圖形邏輯控制器204可以使得對應於顯示上下文切換的資料(例如包含一或更多影像框)儲存入系統記憶體107，使得整合圖形邏輯控制器204可以以在切換時以很少或不會中斷的方式回復圖形影像的顯示。
如於圖4所示，一旦整合圖形邏輯控制器204檢測需要切換至分立圖形邏輯(例如根據平台要提供更高效能(例如高功率消耗設定、出現交流電(AC)轉接器、執行圖形密集應用等等)的指示)，其可以(例如透過PEG埠)使得清除發生。整合圖形邏輯控制器204可以使得對應於顯示上下文切換之資料(例如包含一或更多影像框)儲存入可以為分立圖形邏輯控制器206(例如，其可以設在與控制器206相同的積體電路裝置上)所存取的本地視訊記憶體402，使得分立圖形邏輯控制器206可以以在切換時以很少或不會中斷的方式回復圖形影像的顯示。記憶體402可以為任意類型之記憶體裝置，包含參考記憶體107所討論者，或設計用以儲存視訊資料的RAM類型裝置(例如視訊RAM(VRAM))。在一些實施例中，顯示上下文切換資料可以儲存於LFB212中。
在一些實施例中，涉及支援建立上述能力之元件有兩個協定互換。首先，分立圖形邏輯控制器206及整合圖形邏輯控制器204將促成該機制以界定用於上下文切換的記憶體區域(並在一實施例中，允許啓始上下文切換的軟體可見控制)。如此作將允許在兩圖形控制器之間，為了混合圖形應用的目的，移植顯示器上現行影像的透明性。例如，圖3顯示用於透過組態暫存器(以BAR表示)用於此記憶體區域的定義及串流現行顯示在閒置系統上之影像內容的啓始以執行上下文切換之協定機制。BAR也可以用以由整合圖形邏輯控制器204切換至分立圖形邏輯控制器206，如圖4所示。再者，如圖3及4所示，組態暫存器(以BAR表示)可以內佇或可以為圖形控制器所存取，該圖形控制器在發生切換後(例如在圖3之GFX204及在圖4之控制器206中)回復驅動顯示資料。
因此，內容切換資料的儲存可以在整個圖形控制器切換時保留內容。第二功能為允許顯示內容流送至邏輯115，其包含：於分立與整合圖形邏輯間之切換，及當在本地框緩衝器212中之內容被排放時，對邏輯115之週期內容更新的要求與核准協定。後者為促成由於在本地框緩衝大小中之可能限制的可縮放性，並容許在大範圍顯示再新率及解析度的彈性。
圖5顯示依據一實施例之用於顯示內容更新及儲存的可縮放性互握協定的流程圖。如所示，圖5顯示在圖形控制器(整合或分立)與邏輯115間之通訊與資料流。尤其，資料封包(例如具有包含框開始、下一資料及/或框結束的標籤)係為圖形控制器114所送出，以填滿在邏輯115中之本地框緩衝器212。邏輯115可以當其緩衝器排放低於一臨限值或影像已經透過一事件通知(例如顯示裝置116的解析度增加、部份框改變等等)而變成停止不動時，輪流地週期地要求資料填滿。因此，在一些實施例中，週期性內容更新可以提供以允許相對於顯示再新率及/或解析度的記憶體可縮放性。
圖6顯示依據本發明實施例以執行混合圖形顯示電源管理的方法600的實施例之流程圖。在一實施例中，參考圖1-5及7討論的各種元件可以利用以執行參考圖6的一或更多操作。例如，方法600可以用來依據圖1至5或7的邏輯115的方向，以修改予以顯示在顯示裝置116上的影像框的來源。
參考圖1-6，在操作602中，顯示器可以例如被驅動(例如顯示裝置116可以透過邏輯115為控制器114所驅動)以顯示影像、視訊等。在操作604中，決定是否切換顯示內容的來源(例如，參考圖1至5所討論，根據儲存於LFB212中之資料、來自GFX204的資料、分立圖形邏輯控制器206、處理器202等)。如果想要切換來源，則操作606可以例如藉由儲存內容切換資料(例如參考圖3-4所討論)而切換上下文。如果沒有執行來源切換，則操作608可以決定是否顯示自再新要發生(例如根據儲存於LFB212中之資料而不是來自圖形控制器、處理器等之資料來驅動顯示裝置116)。如於此所討論，各種狀態/事件可以造成顯示自再新，包含例如靜態影像出現一選擇時間段。如果不發生自再新，則方法600回復操作602；否則，在步驟610，影像資料可以被儲存(例如藉由在LFB212中之控制器210)及顯示器可以根據本地儲存資料所驅動(例如根據儲存在LFB212中之資料，為控制器210所驅動)。一旦操作612(例如控制器210)決定要離開自再新(例如，根據在邏輯方向(例如GFX204、分立圖形邏輯206、處理器202等)中予以顯示在顯示器116上的資料改變，操作614可以選擇新來源(例如經由參考圖2所討論的多工器214)。否則，自再新被維持經過操作616。
圖7顯示依據本發明實施例之計算系統700，其被安排呈點對點(PtP)架構。尤其，圖7顯示一系統，其中處理器、記憶體、及輸入/輸出裝置係為若干點對點介面所互連。參考圖1-6所討論的操作可以為系統700的一或更多元件所執行。
如圖7所示，系統700可以包含幾個處理器，為清楚起見只顯示其中之兩個，即處理器702及704。處理器702及704可以各個包含一本地記憶體控制器集線器(MCH)706及708，而能夠與記憶體710及712通訊。在一實施例中，MCH706及/或708可以為例如參考圖1所討論的GMCH。記憶體710及/或712可以儲存各種資料，例如參考圖1之記憶體107所討論者。
在一實施例中，處理器702及704可以為參考圖1所討論的處理器102之一。處理器702及704可以分別使用PtP介面電路716及718經由點對點(PtP)介面714交換資料。同時，處理器702及704也可以各自經由個別PtP介面722及724，使用點對點介面電路726、728、730及732與晶片組720交換資料。晶片組720可以另外經由高效圖形介面736，例如使用PtP介面電路737與高效圖形電路734作資料交換。在一實施例中，邏輯115可以設在晶片組720中，雖然邏輯115也可以設在系統700內的其他處，例如在處理器702及/或704內、在MCH/GMCH706及/或708內等等(例如參考圖1討論者)。同時，圖1的一或更多核心105及/或快取106可以位在處理器702及704內。本發明之其他實施例可以存在於系統700內的其他電路、邏輯單元或裝置中。再者，本發明的其他實施例可以分散於圖7所示之幾個電路、邏輯單元、或裝置內。
晶片組720可以使用PtP介面電路741與匯流排740相通訊。匯流排740可以具有一或更多裝置，與其通訊，例如匯流排橋接器742及I/O裝置743。經由匯流排744，匯流排橋接器742可以與例如鍵盤/滑鼠745、通訊裝置746(例如數據機、網路介面裝置、或其他可以與電路網路103通訊之通訊裝置)、音訊I/O裝置747、及/或資料儲存裝置748之其他裝置相通訊。資料儲存裝置748可以儲存可以為處理器702及704所執行之碼749。
在本發明之各種實施例中，於此所討論之操作，例如參考圖1-7所討論者可以實施為硬體(例如電路)、軟體、韌體、微碼、或其組合，其可以被設為電腦程式產品，例如包含機器可讀取或電腦可讀取之儲存有指令(或軟體程序)之媒體，該指令係用以規劃電腦以執行於此所討論的程序。同時，用語"邏輯"可以包含例如軟體、硬體或軟體及硬體的組合。機器可讀取媒體可以包含參考圖1至7中所討論之儲存裝置。另外，此電腦可讀取媒體可以下載為一電腦程式產品，其中該程式可以由遠端電腦(例如伺服器)經由通訊鏈路(例如匯流排、數據機或網路連接)傳送至要求電腦(例如客戶)。
在說明書中所述之"一實施例"或"實施例"表示有關於可以包含在至少一實施法中之實施例的特定特性、結構或特徵。在說明書中各處所出現的"一實施例"的出現可以可不表示相同實施例。
同時，在發明說明及申請專利範圍中，可以使用"耦接"及"連接"與其衍生。在本發明之一些實施例中，"連接"可以用以表示兩或更多元件彼此直接實體或電連接。"耦接"可以表示兩或更多元件，間接實體或電連接。然而，"耦接"也可以表示兩或更多元件可能彼此不是直接接觸，但仍可以彼此配合或互動。
因此，雖然本發明的實施例已經以特定結構特徵及/或方法動作加以描述，但應了解的是，所主張的申請專利範圍可能不限於特定特性或動作。相反地，特定特性及動作係被揭示為實施所主張標的之樣品形式。
100．．．計算系統
102．．．處理器
103．．．電腦網路
104．．．互連網路
105．．．核心
106．．．快取
107．．．記憶體
108．．．晶片組
109．．．圖形及記憶體控制集線器
110．．．記憶體控制器
114．．．圖形介面控制器
115．．．顯示切換邏輯
116．．．顯示裝置
120．．．ICH
122．．．匯流排
124．．．橋接器
126．．．音訊裝置
128．．．磁碟機
130．．．網路介面裝置
200．．．計算系統
202．．．處理器
203．．．MCH
204．．．GFX
206．．．分立圖形邏輯控制器
208．．．PCH
210．．．控制器
212．．．LFB
214．．．MUX
215．．．選擇信號
222．．．平台時鐘晶片
700．．．計算系統
702．．．處理器
704．．．處理器
706．．．MCH
708．．．MCH
710．．．記憶體
712．．．記憶體
714．．．PtP介面
716．．．PtP介面電路
718．．．PtP介面電路
720．．．晶片組
722．．．PtP介面電路
724．．．PtP介面電路
726．．．點對點介面電路
728．．．點對點介面電路
730．．．點對點介面電路
732．．．點對點介面電路
734．．．高效圖形電路
736．．．高效圖形介面
737．．．PtP介面電路
740．．．匯流排
741．．．PtP介面電路
742．．．匯流排橋接器
743．．．I/O裝置
744．．．匯流排
745．．．鍵盤/滑鼠
746．．．通訊裝置
747．．．音訊I/O裝置
748．．．資料儲存裝置
749．．．碼
以下係參考附圖加以說明。在圖中，元件符號的最左位數表示該元件符號第一次出現的圖號。在不同圖中所用之相同元件符號表示類似或相同元件。
圖1、2、7顯示可以利用以實施於此所討論的各種實施例之計算系統的實施例方塊圖。
圖3及4顯示依據一些實施例之分開圖形邏輯及整合圖形邏輯間之上下文切換相關之元件。
圖5顯示依據一實施例之用於顯示內容更新及儲存之縮放性互握協定的流程圖。
圖6顯示依據一實施例之修改顯示裝置的再新率的方法流程圖。
107．．．記憶體
115．．．顯示切換邏輯
116．．．顯示裝置
200．．．計算系統
202．．．處理器
203．．．MCH
204．．．GFX
206．．．分立圖形邏輯控制器
208．．．PCH
210．．．控制器
212．．．LFB
214．．．MUX
215．．．選擇信號
220．．．方塊
222．．．平台時鐘晶片

Claims (19)

  1. 一種用於混合圖形顯示電源管理的裝置，包含：顯示切換邏輯，用以：透過一串列點對點互連，由有關於本地視訊記憶體中之分立圖形控制器的框緩衝器，傳送一數量的顯示資料至有關於系統記憶體中之整合圖形控制器的框緩衝器；檢測應用的執行，其中該應用為圖形密集應用或非圖形密集應用之一；及使得該分立圖形控制器，回應於該非圖形密集應用的執行而節省電力。
  2. 如申請專利範圍第1項所述之裝置，其中該顯示切換邏輯，用以：使得該分立圖形控制器，回應於該圖形密集應用正在執行的指示，而至少部份停止節省電力。
  3. 如申請專利範圍第1項所述之裝置，其中該顯示切換邏輯用以：於操作於分立圖形控制器上下文及操作於整合圖形控制器上下文間，切換予以操作的該顯示資料的上下文。
  4. 如申請專利範圍第3項所述之裝置，其中該顯示資料被以給定框率作顯示，及其中該上下文係以實質沒有中斷該給定框率作切換。
  5. 如申請專利範圍第1項所述之裝置，其中該顯示切換邏輯的至少一部份包含軟體邏輯。
  6. 如申請專利範圍第1項所述之裝置，其中顯示切換 邏輯用以：一旦完成將來自該本地視訊記憶體中之該分立圖形框緩衝器的該顯示資料儲存至該系統記憶體中之該整合圖形框緩衝器時，使得該分立圖形控制器，進入降低電源消耗狀態。
  7. 如申請專利範圍第1項所述之裝置，其中該串聯點對點互連包含符合週邊元件互連(PCI)Express的互連。
  8. 一種用於混合圖形顯示電源管理的系統，包含：處理器，該處理器包含整合圖形控制器；系統記憶體；分立圖形控制器；本地視訊記憶體；及顯示切換邏輯，用以：透過一串列點對點互連，由有關於本地視訊記憶體中之分立圖形控制器的框緩衝器，傳送一數量的顯示資料至有關於系統記憶體中之整合圖形控制器的框緩衝器；檢測應用的執行，其中該應用為圖形密集應用或非圖形密集應用之一；及使得該分立圖形控制器，回應於該非圖形密集應用的執行而節省電力。
  9. 如申請專利範圍第8項所述之系統，其中該顯示切換邏輯用以：使得該分立圖形控制器，回應於該圖形密集應用正在執行的指示，而至少部份停止節省電力。
  10. 如申請專利範圍第8項所述之系統，其中該顯示切換邏輯用以：於操作於分立圖形控制器上下文及操作於整合圖形控制器上下文間，切換予以操作的該顯示資料的上下文。
  11. 如申請專利範圍第10項所述之系統，其中該顯示資料被以給定框率作顯示，及其中該上下文係以實質沒有中斷該給定框率作切換。
  12. 如申請專利範圍第8項所述之系統，其中該顯示切換邏輯的至少一部份包含軟體邏輯。
  13. 如申請專利範圍第8項所述之系統，其中顯示切換邏輯用以：一旦完成將來自該本地視訊記憶體中之該分立圖形框緩衝器的該顯示資料轉移至該系統記憶體中之該整合圖形框緩衝器時，使得該分立圖形控制器，進入降低電源消耗狀態。
  14. 如申請專利範圍第8項所述之系統，其中該串聯點對點互連包含符合週邊元件互連(PCI)Express的互連。
  15. 一種非暫態機器可讀取媒體，儲存指令，以當指令為機器所執行時，使得該機器執行用於混合圖形顯示電源管理的方法，該方法包含：透過一串列點對點互連，由有關於本地視訊記憶體中之分立圖形控制器的框緩衝器，傳送一數量的顯示資料至有關於系統記憶體中之整合圖形控制器的框緩衝器；檢測應用的執行，其中該應用為圖形密集應用或非圖 形密集應用之一；及使得該分立圖形控制器，回應於該非圖形密集應用的執行而節省電力。
  16. 如申請專利範圍第15項所述之非暫態機器可讀取媒體，其中該執行方法更包含：如果被檢測的應用為圖形密集應用，則使得該分立圖形控制器離開降低電力消耗狀態。
  17. 如申請專利範圍第15項所述之非暫態機器可讀取媒體，其中該執行方法更包含：於操作於分立圖形控制器上下文及操作於整合圖形控制器上下文間，切換予以操作的該顯示資料的上下文。
  18. 如申請專利範圍第17項所述之非暫態機器可讀取媒體，其中該顯示資料被以給定框率作顯示，及其中該上下文係以實質沒有中斷該給定框率作切換。
  19. 如申請專利範圍第15項所述之非暫態機器可讀取媒體，其中該執行方法更包含：一旦完成將來自該本地視訊記憶體中之該分立圖形框緩衝器的該顯示資料轉移至該系統記憶體中之該整合圖形框緩衝器時，使得該分立圖形控制器，進入降低電源消耗狀態。
TW098142926A 2008-12-30 2009-12-15 混合圖形顯示電源管理的裝置與系統及其非暫態機器可讀取媒體 TWI418975B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/346,759 US9865233B2 (en) 2008-12-30 2008-12-30 Hybrid graphics display power management

Publications (2)

Publication Number Publication Date
TW201035746A TW201035746A (en) 2010-10-01
TWI418975B true TWI418975B (zh) 2013-12-11

Family

ID=42221119

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098142926A TWI418975B (zh) 2008-12-30 2009-12-15 混合圖形顯示電源管理的裝置與系統及其非暫態機器可讀取媒體

Country Status (6)

Country Link
US (1) US9865233B2 (zh)
JP (1) JP5254194B2 (zh)
KR (1) KR101217352B1 (zh)
CN (2) CN101800018B (zh)
DE (1) DE102009058274A1 (zh)
TW (1) TWI418975B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8510462B2 (en) * 2009-03-31 2013-08-13 Canon Kabushiki Kaisha Network streaming of a video media from a media server to a media client
US8310488B2 (en) * 2009-04-02 2012-11-13 Sony Computer Intertainment America, Inc. Dynamic context switching between architecturally distinct graphics processors
US8760452B2 (en) * 2010-07-01 2014-06-24 Advanced Micro Devices, Inc. Integrated graphics processor data copy elimination method and apparatus when using system memory
US9052902B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Techniques to transmit commands to a target device to reduce power consumption
US20120133659A1 (en) * 2010-11-30 2012-05-31 Ati Technologies Ulc Method and apparatus for providing static frame
US9652016B2 (en) * 2011-04-27 2017-05-16 Nvidia Corporation Techniques for degrading rendering quality to increase operating time of a computing platform
CN103620521B (zh) * 2011-06-24 2016-12-21 英特尔公司 用于控制系统功耗的技术
US8786620B2 (en) * 2011-11-14 2014-07-22 Microsoft Corporation Discarding idle graphical display components from memory and processing
DE112012006665T5 (de) 2012-09-28 2015-03-19 Hewlett-Packard Development Company, L.P. Wählbare Grafik-Controller zur Ausgabenanzeige
TWI499903B (zh) * 2012-11-05 2015-09-11 Inventec Corp 電子裝置與電源控制方法
US9436970B2 (en) * 2013-03-15 2016-09-06 Google Technology Holdings LLC Display co-processing
US10157593B2 (en) 2014-02-24 2018-12-18 Microsoft Technology Licensing, Llc Cross-platform rendering engine
US20150248741A1 (en) * 2014-03-02 2015-09-03 Qualcomm Incorporated System and method for providing power-saving static image display refresh in a dram memory system
JP6421920B2 (ja) * 2014-09-03 2018-11-14 カシオ計算機株式会社 表示装置及びその表示制御方法、制御プログラム
US20160180804A1 (en) * 2014-12-23 2016-06-23 Intel Corporation Refresh rate control using sink requests
US10565671B2 (en) * 2017-04-24 2020-02-18 Intel Corporation Reduce power by frame skipping
US10224003B1 (en) * 2017-09-29 2019-03-05 Intel Corporation Switchable hybrid graphics
US11314310B2 (en) * 2017-12-29 2022-04-26 Intel Corporation Co-existence of full frame and partial frame idle image updates
US12045909B2 (en) * 2020-09-09 2024-07-23 Intel Corporation Apparatuses, systems, and methods for dynamically switching graphics modes for providing a display signal
US12073806B2 (en) * 2020-10-27 2024-08-27 Advanced Micro Devices, Inc. Refreshing displays using on-die cache
US20250069539A1 (en) * 2023-08-21 2025-02-27 Intel Corporation Power optimized multi-regional update display

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200625251A (en) * 2004-12-24 2006-07-16 Univ Nat Chiao Tung High speed I/O buffer for flat panel display with low voltage differential signaling (LVDS) and reduced swing differential signaling (RSDS) specification
US20070283175A1 (en) * 2006-05-30 2007-12-06 Ati Technologies Inc. Device Having Multiple Graphics Subsystems and Reduced Power Consumption Mode, Software and Methods
US20080034238A1 (en) * 2006-08-03 2008-02-07 Hendry Ian C Multiplexed graphics architecture for graphics power management

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05273950A (ja) 1992-01-24 1993-10-22 Nec Corp 画像表示装置
EP0584358B1 (en) * 1992-02-25 1999-04-14 Citizen Watch Co. Ltd. Liquid crystal display device
US5821924A (en) * 1992-09-04 1998-10-13 Elonex I.P. Holdings, Ltd. Computer peripherals low-power-consumption standby system
US6331856B1 (en) * 1995-11-22 2001-12-18 Nintendo Co., Ltd. Video game system with coprocessor providing high speed efficient 3D graphics and digital audio signal processing
US6034652A (en) 1996-03-22 2000-03-07 Interval Research Corporation Attention manager for occupying the peripheral attention of a person in the vicinity of a display device
US5916302A (en) * 1996-12-06 1999-06-29 International Business Machines Corporation Multimedia conferencing using parallel networks
US5909225A (en) * 1997-05-30 1999-06-01 Hewlett-Packard Co. Frame buffer cache for graphics applications
US6657634B1 (en) * 1999-02-25 2003-12-02 Ati International Srl Dynamic graphics and/or video memory power reducing circuit and method
JP2001016221A (ja) 1999-06-30 2001-01-19 Toshiba Corp ネットワークシステム、電子機器及び電源制御方法
JP2001016222A (ja) 1999-06-30 2001-01-19 Toshiba Corp ネットワークシステム、電子機器及び電源制御方法
US6624816B1 (en) * 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
US6734862B1 (en) 2000-06-14 2004-05-11 Intel Corporation Memory controller hub
US6967659B1 (en) * 2000-08-25 2005-11-22 Advanced Micro Devices, Inc. Circuitry and systems for performing two-dimensional motion compensation using a three-dimensional pipeline and methods of operating the same
EP1262939B1 (en) 2001-05-31 2012-02-01 Nokia Corporation Method and apparatus for updating a frame buffer with reduced power consumption
US6915414B2 (en) * 2001-07-20 2005-07-05 Zilog, Inc. Context switching pipelined microprocessor
US7558264B1 (en) * 2001-09-28 2009-07-07 Emc Corporation Packet classification in a storage system
JP2003140630A (ja) 2001-11-02 2003-05-16 Canon Inc 表示装置及び表示システム
JP2003222990A (ja) 2001-11-21 2003-08-08 Asahi Glass Co Ltd ペリクルのフォトマスクへの装着構造
US6948079B2 (en) 2001-12-26 2005-09-20 Intel Corporation Method and apparatus for providing supply voltages for a processor
US7017053B2 (en) * 2002-01-04 2006-03-21 Ati Technologies, Inc. System for reduced power consumption by monitoring video content and method thereof
US6891543B2 (en) * 2002-05-08 2005-05-10 Intel Corporation Method and system for optimally sharing memory between a host processor and graphics processor
CN1206587C (zh) * 2002-08-20 2005-06-15 统宝光电股份有限公司 显示控制装置与显示控制方法
US6971034B2 (en) 2003-01-09 2005-11-29 Intel Corporation Power/performance optimized memory controller considering processor power states
US7734943B2 (en) 2003-04-03 2010-06-08 Intel Corporation Low power display refresh
US8059673B2 (en) * 2003-05-01 2011-11-15 Genesis Microchip Inc. Dynamic resource re-allocation in a packet based video display interface
US7839860B2 (en) * 2003-05-01 2010-11-23 Genesis Microchip Inc. Packet based video display interface
KR100559025B1 (ko) * 2003-05-30 2006-03-10 엘지전자 주식회사 홈 네트워크 관리 시스템
JP2005027120A (ja) 2003-07-03 2005-01-27 Olympus Corp 双方向データ通信システム
GB2407700A (en) * 2003-10-28 2005-05-04 Sharp Kk MBE growth of nitride semiconductor lasers
US7081897B2 (en) * 2003-12-24 2006-07-25 Intel Corporation Unified memory organization for power savings
US7692642B2 (en) 2004-12-30 2010-04-06 Intel Corporation Method and apparatus for controlling display refresh
JP4165510B2 (ja) * 2005-01-05 2008-10-15 ソニー株式会社 再生装置および方法、記録媒体、並びにプログラム
JP2006268738A (ja) 2005-03-25 2006-10-05 Sanyo Electric Co Ltd 情報処理装置、修正プログラム生成方法および修正プログラム生成プログラム
US7813831B2 (en) * 2005-06-09 2010-10-12 Whirlpool Corporation Software architecture system and method for operating an appliance in multiple operating modes
EP2385047B1 (en) 2005-07-26 2013-05-29 Sanofi Piperidinyl-substituted isoquinolone derivatives
JP4581955B2 (ja) * 2005-10-04 2010-11-17 ソニー株式会社 コンテンツ伝送装置及びコンテンツ伝送方法、並びにコンピュータ・プログラム
KR101193331B1 (ko) 2005-10-14 2012-10-19 엘지전자 주식회사 그래픽장치의 전력소모를 관리하는 시스템 및 방법
US20070152993A1 (en) 2005-12-29 2007-07-05 Intel Corporation Method, display, graphics system and computer system for power efficient displays
JP4640824B2 (ja) * 2006-01-30 2011-03-02 富士通株式会社 通信環境の測定方法、受信装置、及びコンピュータプログラム
US8994700B2 (en) * 2006-03-23 2015-03-31 Mark J. Foster Artifact-free transitions between dual display controllers
KR100890841B1 (ko) 2006-03-23 2009-03-27 원 랩탑 퍼 차일드 어소시에이션 인코포레이티드 컴퓨터 유닛의 디스플레이 장치용 셀프 리프레싱디스플레이 컨트롤러
KR100786509B1 (ko) 2006-06-08 2007-12-17 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 구동방법
US20080001934A1 (en) * 2006-06-28 2008-01-03 David Anthony Wyatt Apparatus and method for self-refresh in a display device
KR101255509B1 (ko) * 2006-06-30 2013-04-16 엘지디스플레이 주식회사 램프 구동방법 및 장치
US8681159B2 (en) 2006-08-04 2014-03-25 Apple Inc. Method and apparatus for switching between graphics sources
US8576204B2 (en) * 2006-08-10 2013-11-05 Intel Corporation Method and apparatus for synchronizing display streams
JP2008084366A (ja) 2006-09-26 2008-04-10 Sharp Corp 情報処理装置及び録画システム
JP4176122B2 (ja) * 2006-10-24 2008-11-05 株式会社東芝 サーバ端末、画面共有方法およびプログラム
BRPI0718670A2 (pt) 2006-12-05 2013-11-26 Thomson Licensing Método, aparelho e sistema para controle e otimização de dispositivo de playout
US20080143695A1 (en) * 2006-12-19 2008-06-19 Dale Juenemann Low power static image display self-refresh
US7917784B2 (en) * 2007-01-07 2011-03-29 Apple Inc. Methods and systems for power management in a data processing system
JP2008182524A (ja) 2007-01-25 2008-08-07 Funai Electric Co Ltd 映像音声システム
KR20080090784A (ko) * 2007-04-06 2008-10-09 엘지전자 주식회사 전자 프로그램 정보 제어 방법 및 수신 장치
US20090079746A1 (en) * 2007-09-20 2009-03-26 Apple Inc. Switching between graphics sources to facilitate power management and/or security
US8259119B1 (en) * 2007-11-08 2012-09-04 Nvidia Corporation System and method for switching between graphical processing units
US8767952B2 (en) * 2007-12-17 2014-07-01 Broadcom Corporation Method and system for utilizing a single connection for efficient delivery of power and multimedia information
US8612614B2 (en) * 2008-07-17 2013-12-17 Citrix Systems, Inc. Method and system for establishing a dedicated session for a member of a common frame buffer group
US7961656B2 (en) 2008-09-29 2011-06-14 Intel Corporation Protocol extensions in a display port compatible interface
US8300056B2 (en) * 2008-10-13 2012-10-30 Apple Inc. Seamless display migration
US8274501B2 (en) 2008-11-18 2012-09-25 Intel Corporation Techniques to control self refresh display functionality
US20100138675A1 (en) * 2008-11-30 2010-06-03 Dell Products L.P. Methods and Systems for Managing Power to Multiple Processors
US20100141664A1 (en) * 2008-12-08 2010-06-10 Rawson Andrew R Efficient GPU Context Save And Restore For Hosted Graphics
US8549197B2 (en) * 2010-03-30 2013-10-01 Icron Technologies Corporation Method and system for communicating displayport information
US9052902B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Techniques to transmit commands to a target device to reduce power consumption

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200625251A (en) * 2004-12-24 2006-07-16 Univ Nat Chiao Tung High speed I/O buffer for flat panel display with low voltage differential signaling (LVDS) and reduced swing differential signaling (RSDS) specification
US20070283175A1 (en) * 2006-05-30 2007-12-06 Ati Technologies Inc. Device Having Multiple Graphics Subsystems and Reduced Power Consumption Mode, Software and Methods
US20080034238A1 (en) * 2006-08-03 2008-02-07 Hendry Ian C Multiplexed graphics architecture for graphics power management

Also Published As

Publication number Publication date
DE102009058274A1 (de) 2010-07-01
JP2010156970A (ja) 2010-07-15
KR101217352B1 (ko) 2013-01-02
CN101800018B (zh) 2013-07-17
CN103559873A (zh) 2014-02-05
CN103559873B (zh) 2018-10-23
TW201035746A (en) 2010-10-01
US9865233B2 (en) 2018-01-09
KR20100080393A (ko) 2010-07-08
JP5254194B2 (ja) 2013-08-07
US20100164968A1 (en) 2010-07-01
CN101800018A (zh) 2010-08-11

Similar Documents

Publication Publication Date Title
TWI418975B (zh) 混合圖形顯示電源管理的裝置與系統及其非暫態機器可讀取媒體
JP4819131B2 (ja) 低電力プロセッサへのディスプレイコントローラの内蔵
CN101149640B (zh) 低功耗电脑操作系统及方法
US7499043B2 (en) Switching of display refresh rates
US7698579B2 (en) Multiplexed graphics architecture for graphics power management
TWI465907B (zh) 支援耦接至圖形控制器的自更新顯示器的方法和裝置
US8233000B1 (en) System and method for switching between graphical processing units
US9542914B2 (en) Display system with improved graphics abilities while switching graphics processing units
TWI352321B (en) Apparatus, system and method to provide power mana
US8259119B1 (en) System and method for switching between graphical processing units
JP5748761B2 (ja) ディスプレイ出力スタッタのための方法及び装置
TW201421452A (zh) 用以控制自我刷新顯示功能之技術（二）
US10228750B2 (en) Reducing the power consumption of an information handling system capable of handling both dynamic and static display applications
US20180286315A1 (en) Dual scan out display system
US12094433B2 (en) Low power display refresh during semi-active workloads
US20200225728A1 (en) System and apparatus for improved display processing blinking operation
US9196187B2 (en) System and method of reducing power using a display inactive indication
JP4916156B2 (ja) 半導体集積回路装置
CN100484216C (zh) 高效执行图像数据的自动局部传输的系统和方法
US20190385567A1 (en) Display processing blinking operation