TWI351765B - Display element and method of manufacturing the sa - Google Patents

Description

1351765 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種顯示元件及其製造方法。特定而言，關於一種具有銅 電極之薄膜電晶體（thin-filmtransistor)及其製造方法，尤其關於使用具有 選擇性沈積之無電錢（electroless plating)方式以於電晶體之半導體層上形 成銅電極所需之阻障層（barrierlayer)。 【先前技術】 隨著液晶顯示裝置之面板尺寸增加與解析度需求的提昇，於液晶顯示裝 置之面板製程中，逐漸以銅（Cu)取代傳統之鋁為金屬導線材料。前述取 代係因相較於鋁，銅具有低電阻率、低熱膨脹係數、高熔點、高導熱率以 及車乂佳的抗電致遷移能力（electr〇_migrati〇n)等優點。從而，採用銅導線 將可使面板具有更密集之電路及更優良之顯示品f。此外，亦可節省製程 成本°因此’銅導線製程乃大尺寸JL高解析液晶顯示裝置之趨勢。 然而，目前之液晶顯示裝置製程對於使用銅金屬仍存在許多問題。舉例 5之’銅無法形成自我保護的氧化層、銅與介電層間之喊性不良、銅於 半導體材料層及介電層巾具有高擴散鎌、以及銅於低溫巾會與砂反應生 成石夕化物等等。前述問網可能造鎌減示裝置巾導狀電性劣化，進 而影響液晶顯示裝置之品質。 ，為^上述問題’目前業界普遍將銅金屬與-阻障層搭配使用。例如， 田、銅金屬作為核電晶體之源/祕電極時，為避免銅與半導體層之半 導體材料直接接觸*產生擴散效應，通常於銅與半諸層之間設置一阻障 層此阻障層材料通常由錦、组、鈦、钥、絡、鶴等金屬或其合金所構成。 第1圖顯示採用前述組合之傳統顯示元件之剖面示意圖。其中，係於- 5 1351765 基板Π上定義有電晶體區111及電容區113。電晶體區U1令具有一電晶 體結構，由下而上依序包含閘極13卜介電層15、圖案化半導體層17、圖 案化阻障層丨9、源/汲極電極211、保護層23、以及圖案化晝素電極25。 其中’圖案化半導體層17包含一通道層171以及源/沒極層173。電容區 113中由下而上依序包含一第一導線133、介電層15、圖案化阻障層19、 第二導線213、保護層23、以及圖案化晝素電極25。其中，閘極131與第 一導線133各為一第一圖案化導電層13之一部分，源/汲極電極211與第 二導線213各為一第二圖案化導電層21之一部分，且第一圖案化導電層13 馨及第二圖案化導電層之材質為銅，但亦可視須要採用例如銘或其他適當 之導電金屬材料。 第1圖所示結構即為於銅金屬之源/汲極電極211與半導體材料之半導 體層17之間，利用一般之沈積方式以及進行«及触刻製程形成—阻障層 19 ’以便將兩者隔離。此—操作料靖決前述嫌效制題，但因阻障 層19之電_财遠高於導電層n、2卜崎致使整體電_顯提高。於 此，在顯示⑽中如虛線圈起處之區域，實際上並不需要設置阻障層，作 •因微影及侧製程之限制或方便性考量，通常無法避免於該等區域縣阻 障層。若驗導電層與轉狀鶴結構不存於不必要之區域將可避免 不必要電阻之增加，提昇電晶體之效能。 此外，進行微影及银刻製程時，尤其使用濕麵刻製程時，鋼與阻障層間 易發生電化學反應，導致圖案化第二導線213之邊緣發生阻障層19底切 (undercut)現象。該現象可級使薄膜電晶體之電性劣化且不易控制導線 之線寬。 ' 由上述說明可知，於目前具銅電極之薄膜電晶體製程中，形成_阻障層 6 1351765 於銅電極下’雖可聽銅之舰效應，但料致似叙電阻增加及阻障 層之底切現象。有鑑紐，提供_可啊解虹關題之製造齡元件之 方法’乃為此一業界所殷切期盼者。 【發明内容】 本發明人研究發現，採用如無電鑛之選擇性沉積程序，可於雜電晶體 之製造過程中’形成-僅包覆半導體層之阻障層而未覆蓋其他區域，從而 狀解決銅電極之擴倾應問題之_，社魏電阻之不當增力”特定 言之’本發縣要餘具沈親雜之無紐程序驗製造薄膜電晶體之 製程中。亦即’於形成銅電極之前，進行—無概程序，以形成一僅包覆 半導體層之阻障層。如此’可在無須增加製程光罩數目之情況下獲得一均 勻阻障層，並改善上述問題。 因此，本發明之-目的在於提供一種製造顯示元件結構之方法。該方法 包含以下步驟：首先，依序於-基板上職―第—圖案化導電層以及覆蓋 該第-_化導電層之-介電層，其”__化導電層包含—閘極。然 後’形成-_化半導體層於介電層上，其中該_化半導體·層包含一通 道^，以及位於通道區兩相對側之—源極與一汲極。之後，選擇性沈積一 阻障層’以僅包覆該源極與該汲極。最後，形成一第二圖案化導電層，覆 蓋該源極與汲極上方之阻障層。 本發明之另-目的在於提供一種製造顯示元件結構之方法？該方法包含 以下步驟：首先’依序於有-電晶體區及-電容區之基板上形成一 第-圖案化導電層及-介電層，其中該第—圖案化導電層包含—間極，而 ^介電層覆蓋該第-圖案化導電層。然後，形成—圖案化铸體層於該電 晶體區之該介電層上，其中該圖案化半導體層具有—通道區，以及位於該 7 1351765 通道區兩相制之-祕與—祕。之後，選概沈積—轉層，以僅包 覆韻案化半導體層。紐，形成―第二圖案化導電層，覆蓋該源極與沒 極上方之轉層讀該電容區之介電層上。再形成—冑案化倾層於基板 上其具1 口以暴露出該汲極上方之部分該第二圖案化導電層。最後， 形成晝素電極於部分圖案化保護層上與該開口中，以與該没極上方之部 分該第二圖案化導電層電性連接。 本發明之再-目的在於提供_麵示元魏構。該齡猶結構形成於 板且包3 .閉極，設置於该基板上；一介電層，覆蓋該基板以 及該閘極，-圖案化半導體層，設置於該介電層上，其係具有—位於該間 極上之通道區’以及位於該通道兩相對側之―源極與一祕；—阻障層， 僅包覆該源極與該汲極；以及—第二圖案化導電層，設置於該阻障層及該 介電層上。 為讓本發明之上述目的、技術特徵、和優點能更明顯易懂，下文係以較 佳貫如例配合所附圖式進行詳細說明。 【實施方式】 首先’參考第2A圖。於一基板301上定義有一電晶體區期及一電容 區3013。基板301 -般常為玻璃基板，但不限於此，亦可視需要地使用石 英基板、高分子㈣基板或其他透明材料基板^行如濺鍍（sp愈）之適 當程序以於基板3G1上沈積—導電層。導電層之材料係為銅，但亦可選擇 例如銘或其他適當之導電金屬材料。再糊微影及侧程相圖案化該導 電層為-第-圖案化導電層3〇3,第一圖案化導電層3〇3包含一位於電晶體 區3011内之閘極3031及一位於電容區3〇13内之第一導線3〇33。 續參第2B圖’使用任何合宜之習知沈積製程（例如化學氣相沈積製程） 8 丄 W765 形成"電層305’覆盖該第—圖案化導電層泌。介電層奶之材料 化石夕，㈣可«錢魏化销、氮切及氧化較複合層他 宜之介電材料層。 m 然後，形成-圖案化半導體層3〇7於介電層3〇5之電晶體預定位置上。 詳言之，參考第3圖，藉由任何合宜之習知沈積製程（例如化 製心依序於介電層305上形成一通道層則以及一源/沒極層3〇73。= 般而e，通道層3071係-非晶石夕層，源/沒極層則係一摻雜非晶石夕層， 例如是N型離子掺雜非晶石夕層。接著，進行一微影及姓刻程序，以圖 通道層遍以及職極層咖，以於電晶舰位置上形成—圆案化半 導體層3〇7。通常，所形成之通道層期將成為電晶關極上之通道區， 而所形成之源/沒極層3073將提供位於通道區兩對側之源極與沒極。 之後’參考第4圖，進行一選擇性沈積程序以形成一阻障層· 309僅包覆嶋半細3()7。轉層之通編屬材料，其可選 自以下群組之材料：錄、絡、銘、猛、銳、釘、艇、銳、翻、鶴、金、銀、 其他過渡金屬及前述之組合。該選擇性沈積程序可為例如無電鑛程序。 、：電=序，簡言之’係化學鍍法之一種，其不需外加電流而是於一 L田之以條件下’糊電鑛射還原劑氧化所釋出之電荷，供給周圍之 金屬離子’使金屬離子還原沉積於具有催化作用之錢件表面上，者鑛件表 面催化無電鍍反應進行，而使金屬附著於齡表面上並形成-金^後， 此金屬層又繼續催化下—層金紅還原沉積，從而使金勒之厚度逐漸增 加，、提供—具均勻頌密特性之金属層。 一般而言，無電‘程二可根據欲 形成之金屬材料而選擇合宜之電鍍液，以使該金屬材料僅沈積於特定材料 表面上。由此可知，無電難序具有選擇性沈積之特色，亦㈣擇性地只 9 1351765 沉積於具催化性的表面上。利用此一特性形成阻障層，可避免傳統微影及 蝕刻製程之麻煩及限制。 以下以使用無電鍍程序於圖案化半導體層上形成鎳金屬之阻障層為例進 行說明。可於此一例示無電鍍程序中使用一含鎳電鍍液，例如含硫酸鎳 (NiS〇4)之液體》較佳地，該電鍍液可包含〇 〇1至〇丨莫耳濃度之NiS〇4 · 6H2〇、重量百分比1至20之聯氨(Ν#4)、0.01至0.5莫耳濃度之氯化氨 、以及重量百分比〇.5至5.0之ΝΗβΗ。於-特定態樣中，係可採 φ 用包含0.03莫耳濃度之NiS〇4 · 6¾0、重量百分比30之Ν2Η4、0.1莫耳濃 度之NH4C卜以及重量百分比1.4之ΝΗ4〇Η之電解液以進行鎳金屬層之無 電锻沉積。於此-實施例之無電鑛程序中，錄金屬實質上僅形成於含有石夕 •矽鍵結之圖案化半導體層307上，而不形成含有石夕_氮鍵結之介電層3〇5上， 因此錄阻障層將僅包覆於圖案化半導體層3〇7。所形成之錄阻障層均勾緻 密’其厚度一般為10至800奈米（nm)。 接續，參考第5A圖，以如親之適當程序於基板3〇1上方沈積一第二導 電層311。第二料㈣丨之—合輯料為銅，亦可視需要使驗或立他導 電金屬。之後’如第5B圖所示，進行一微影及餘刻程序，以圖案化第二導 電層扣而形成-第二圖案化導電層313，其包括電晶體區則之源極電 極3m與汲極電極3133，以及電容區·之第二導線⑽。詳細古之， 係於侧程序同時移除電晶體區則中位於問極3〇3ι上方之部分捧 晶石夕層期及部分阻障層3〇9。可以濕式餘刻或乾絲刻進行此—部 除。從而於電晶體區中，位於該圖案化半導體物上方之該阻^ 3叫雜㈣嫩社仏峨· ±) _料二圖案化二 電層阳，即分職源極與沒極電性連結之源極電極3丨31與沒極 1351765 3133。相對地，於電容區3013中，在第一導線3033上方之介電層305上， 留下部分第二圖案化導電層313作為第二導線3135。 由第5B圖之内容可知，利用無電鍍程序可選擇性地僅於半導體層3〇7周 圍形成阻障層309，即，所形成之阻障層309僅包覆半導體層307，而無須 增加製程之光罩數目。另外，由於無電鍍程序僅於圖案化半導體層3〇7周 圍形成阻障層309,故阻障層309僅存在於圖案化半導體層307與源極電極 3131與汲極電極3133之間。意即，僅位於圖案化半導體層307上之部分 第二圖案化導電層313下方設有阻障層309,其餘第二圖案化導電層313部 伤的下方則無阻障層309存在，如第5B圖中之虛線標示處。此一結果不僅 可以減少暴露第二圖案化導電層313與阻障層3〇9之介面，避免於第二圖 案化導電層M3邊緣發生阻障層3〇9底切現象，而且可減少第二圖案化導 電層313與阻障層309雙層結構之存在區域，從而減少不必要之電阻，提 升電晶體之整體效能。 續参第6圖，形成-圖案化保護層315於基板3〇1上方，其具有一第一 :口迎，以暴露出部分祕電極迎，·其亦具有—第二開口 3153，以暴 路出‘第一導線3135()圖案化保護層315之材料通常為氮化碎，但亦可 視需要使賴切層、氮切層及氧化收複合層綠他触之介電材料 敢後，参考第7圖，形Λ — 里素電極317於部分該圖案化保護層315」 與開口 3151、3153中，使全夸雷打；， 電性連接。 —常電_7與該錄電極3133及第二導線313: 综上所述，本發明藉由選擇性沈 在無須增加製喊概目之情針 m難序之祕’ ^ 下，於電晶體製程上達到僅於半導體層』 1351765 形成均械密之阻障層之目的’且可避免轉層底切現象所f丨起之薄膜電 晶體電性劣化及不驗解線之線寬料題，以及減州導電層與阻障層 之雙層結構所引起之電阻。 上述實施例僅為例示性說明本發明之原理及其功效，以及闡釋本發明之 技術特徵，而非用於限制本發明之保護範十任何熟悉本技術者之人士均 可在不違背本發明之技術原理及精神的情況下，可輕易完成之改變或均等 性之安排均屬於本發明所主張之範圍。因此，本發明之權利保護範圍應如 φ 後述之申請專利範圍所列。 … 【圖式簡單說明】 第1圖係傳統之顯示區結構剖面示意圖；以及 第2A至7圖係本發明技術内容之示意圖。

【主要元件符號說明】 ' 301 基板 111 、 3011 電晶體區 · U3、3013 電容區 !3 ' 303 第一圖案化導電層 131 ' 3031 閘極 133 、 3033 第一導線 ' 305 介電層 !7 ' 307 半導體層 171 、 3071 通道層 173 、 3073 源/汲極層 12 1351765 19 、 309 阻障層 21 、 313 第二圖案化導電層 211 源/汲極電極 213 、 3135 第二導線 23 、 315 保護層 25 、 317 晝素電極 311 第二導電層 3131 源極電極 3133 汲極電極 3151 第一開口 3153 第二開口 13

Claims (1)

1096132084號糞叫申气宁 中文申清專利範圍替換本（99年7月） 、申請專利範圍： —括細、 囤 7月/π修正柏无 裝造顯示元件結構之方法，其係包含： 提供—基板； 依序於該基板上形成一第—圖案化導電層以及一介電 層:其中該第-圖案化導電層係包含—閘極，且該介電層係 覆蓋該第一圖案化導電層； 形成—圖案化半導體層於該介電層上，其中該圖案化半 導體層包含—通道區及於該通道區兩相對側之—源極與一沒 極； k擇丨生沈積一阻障層，以僅完全包覆該圖案化半導體 層，且未覆蓋該介電層；以及 /成第一圖案化導電層，覆蓋該源極與該没極上方之 /阻障層，以及覆蓋鄰近該源極與該汲極附近之部分該介電 層’且該阻障層僅位於該圖案化半導體層與該第二圖案化導 電層之間》 2. 如明求们所述之方法，其中該阻障層係包含選自α下群組之 金屬♦•鎳、鉻、鈷、錳、鈮、釕、鈕、鈦、鉬、鎢、金 '銀、 其他過渡金屬及前述之組合。 3. 如凊求項1所述之方法，其中該選擇性沈積步驟係包含進行一 無電鍍製程。 4. 如清求項3所述之方法，其中該無電鍍製程係使用一含錦電鑛 液來進行。 5·如請求項4所述之方法，其中該電鍍液係包含〇 〇1至〇丨莫耳 /辰度之NiS〇4.6H2〇、重量百分比t至2〇之仏仏、〇 〇ι至〇 $ 1351765 莫耳濃度之、以及重量百分比0 5至5 〇之nh4〇h。 6.如請求们所述之方法，其中該第二圖案化導電層之材料包含 鋼。 7·如請求項i所述之方法，其中該第二圖案化導電層之材料包含 鋁〇 8·如請求们所述之方法，其中該通道區係屬於—非晶石夕層。 9·如請求項i所述之方法，其中該源極與該及極係為屬於二雜 非晶>5夕層。 10. 如請求項9所述之方法’其中該摻雜非晶石夕層係為一 N型離 子重摻雜非晶矽層。 11. 如請求項i所述之方法，其中該阻障層之厚度為1〇至8⑻奈 米（nm) 0 12. 一種製造顯示元件結構之方法，其係包含： 提供一定義有一電晶體區及一電容區之基板； 依序於該基板上形成一第一圖案化導電層及一介電層， 其中該第-圖案化導電層係包含-閘極，且該介電層係覆蓋 該第一圖案化導電層； 形成一圖案化半導體層於該電晶體區之介電層上，其中 違圖案化半導體層包含—通道區及通道區㈣目對側之一源極 與一汲極； 、擇性沈積一阻障層，以僅完全包覆該圖案化半導體 層’且未覆蓋該介電層； 开V成—第二圖案化導電層，覆蓋該源極與該汲極上方之 2 1351765 該阻障f ’以及鄰近該源極與舰_近之部分該介電層， 以及覆盖4電容區之該介電層，且該阻障層僅位於該圖案化 半導體層與該第二圖案化導電層之間； 形成—圖案化保護層於該基板上，其具-開口以暴露出 核極上方之部分該第二圖案化導電層；以及 形成一畫素電極於部分該圖案化保護層上與該開口中， 以與該難上方之該部分第二圖案化導電層電性連接。

13·如租求項12所述之方法，其中該選擇性沈積步驟係包含進行 一無電鍍製程。 14. 15. 如明求項13所述之方法’其中該無電鑛製程係'使用一含選自 以下群組金屬之電鑛液來進行：鎳、鉻、钻、链、銳、釘、麵、 鈦、銦、鎢、金、銀、其他過渡金屬及前述之組合。 如請求項13所述之方法， 錄液。 其中該無電鍍製程係使用一含鎳電

16·如請求項15戶斤述之方法，其中該電鑛液係包含_至〇1 耳濃度之_4媽〇、重量百分比i至2〇之啊、〇 〇1 〇·5莫耳濃度之ΝΗ4α、以及重量百分比G 5至5 G之叫如 17·如請求項12所述之方法’其中該第二圖案化導電層之材⑹ 為銅。 18.如請求項 為is。 12所述之方法，其中該第二圖案化導電層之材料係 如π求項12所述之方法’其令該阻障層之厚度為1〇至8〇〇奈 米（nm)。 3 奶 1765 2〇. 一種顯不元件結構，其係形成於一基板上，包含： 一閘極，設置於該基板上； 一介電層，覆蓋該基板以及該閘極； 一圖案化半導體層，設置於該介電層上，包含一位於該 閘極上之通道區以及位於該通道兩相對側之一源極與一汲 極； 一阻障層，僅完全包覆該圖案化半導體層之該源極與該 汲極，且未設置在該介電層上；以及

一第二圖案化導電層，設置於該阻障層及該介電層上， 覆盍該源極與該没極上方之該阻障層，以及鄰近該源極與該 汲極附近之部分該介電層，且該轉層僅位於該圖案化半導 體層與該第二圖案化導電層之間。 如-月求項20所述之顯不元件結構，其中該第二圖案化導電層 之材料係包含銅。 其中該第二圖案化導電層 22·如請求項20所述之顯示元件結構 之材料係包含銘。 23·如請求項20所述之顯示元件結構 含銻。 其中該阻障層之材料係包

认如請求項20所述之顯示元件結構，其中該阻障 以下群組之金屬m銳，、纽、鈦、： 銀、其他過渡金屬及前述金屬之合金。 五、 %如請求項2〇所述之顯示元件結構，其巾難 至800奈米（nm)。 <与度為10