[go: up one dir, main page]

TWI344700B - Finfet body contact structure - Google Patents

Finfet body contact structure Download PDF

Info

Publication number
TWI344700B
TWI344700B TW094135869A TW94135869A TWI344700B TW I344700 B TWI344700 B TW I344700B TW 094135869 A TW094135869 A TW 094135869A TW 94135869 A TW94135869 A TW 94135869A TW I344700 B TWI344700 B TW I344700B
Authority
TW
Taiwan
Prior art keywords
fin
effect transistor
polycrystalline
field effect
wide
Prior art date
Application number
TW094135869A
Other languages
English (en)
Other versions
TW200618313A (en
Inventor
Richard Lee Donze
Karl Robert Erickson
William Paul Hovis
Terrance Wayne Kueper
Ii John Edward Sheets
Jon Robert Tetzloff
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200618313A publication Critical patent/TW200618313A/zh
Application granted granted Critical
Publication of TWI344700B publication Critical patent/TWI344700B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI

Landscapes

  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1344700 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體產品，特別是，關於一種製 作韓式場效電晶體的基體接觸。 【先前技術】
場效應電晶體(FETs)為半導體科技的主流，其長年被 用於製造應用導向積體電路(ASIC)晶片、微處理^晶片、 靜態隨機存取記憶體(SRAM)晶片，及其他類似晶^阳尤苴 是互補性氧化金屬半導體(CM0S)科技，數年來均 ^ 體製程工業。 佐千— 科技的進展，將半導體晶片上鰭式場效電晶體的 大幅縮小，大大降低每一邏輯閘所需功率，並進一步使一 f-半導體晶壯輯龐大數目_式場效㈣體' 場效電晶體的規模目前受到物理限制。閘極氧
厚度會造成渗漏触數式成長。由滲漏紐消耗的功 ΐΐΐΐϊί率的—A部分。而指數式成長的滲漏，造成 卉夕a曰片種類不可接受的功率消耗。 HSQi)製程降低了 .㈣場效電晶體源極及 接:ίt ΐ成以S01製程之cM〇s晶片功率/效能比的 ==二之置參漏。因此，有必要提供-齡= 技触展的場效應電晶體裝置。其將大量數目的場效應Ϊ 4fBM05118TW.doc 6 ^體包胁-攸區域的半導體；上，以減少上述的問 ^先前技術圖一顯示一鰭式場效電晶體的等角視圖。一 做i雜雜狀腿域的料_板2材 ) ’由絕緣體1域。於圖—内，多晶石夕閘5 板2之三邊的多晶料體。树材料摻雜卜’的 ，戈，源極3及汲極4接著被摻雜成N+區域，而 =區域做為鰭式場效電晶體體(未顯示於圖—内）! 極氧化物6好祕閘5與基體分離，式場效 著進步為，其為—，’三維，，場效應電晶體，並1 —定需要和傳統平面場效應電晶體之閘極 圖二A為-先前技術，顯示—财場效電晶體的俯視 (，俯視絕緣體1)。源極3及汲極4摻雜N+(扑一 n J道場效應電晶體’ -NFET)。為了更清制日_式場效 電aa體的組成，一 AA橫切面亦顯示於先前技術之圖二b。 -基體8·板2的-部份’其觸式場效電晶體的 且為NFET之P-。（一 P通道場效電晶體(PFET)起始於一換 雜N;的鰭板’ PFET之源極及汲極區域接者摻雜p+)。、顯^ 之薄閘極氧化物6蓋住基體8的側邊及頂部，基體8被^ 極氧化物6分離。於圖二b，當位於鰭式場效電晶體上二 多晶石夕閘5導通(如’相對於一 NFET之源極3為高電壓）， 於基體8靠近薄氧化物6處’其載子由源極3至汲極 向傳入(或輸出）紙張。 在圖二B中會被注意到的是’基體8完全被絕緣物質 環繞。絕緣體1位於基體8的底層、薄層閘極氧化物6環 4 旧 M05118TW.doc 1344700 繞基體8的左侧、右側及頂部。因此，基體8上产 控制其上的電壓，除了基體8及源極3和ί極4 ί Ρ/Ν接面（針對一 NFET)處之外。基體電壓，相對於一尸= ，電晶體之上之源極電壓，具有”浮動”的傾向：舉二 5 ’當％效應電晶體為斷閉且源極至沒極電壓相對較古 時候，由汲極接面處的滲漏將基體充電。然而，如 電壓與源極電壓的差射於—二極體壓降，基體 ^ 面處將開始產生順向偏差’將基體電壓定位，ϋ 電壓之差距小於一二極體壓降（對於矽而言，二極約 為〇· 7伏特> 實際基體電壓相對於源極電壓，由數個因子 決定，包括溫度及場效應電晶體的電路切換歷裎。一 應電晶體的閾值由基體及源極間的電壓差決定。許多數位 應用（如，反及閘、非或閘、閉鎖及其他）通常不^受基體 f源極電壓不穩定所造成的閾值不穩定的影響。舉&而 言，不穩定但可接受的微小延遲可能發生，而&成計算的 延遲。然而，一定數量的電流倚靠一已知的源極至 ，以進行適當搡作。該倚靠一已知的源極至基體電壓以進 行適當操作的電路包括，但不限於，差動接受器、運算放 大器及其他類似物。該倚靠一已知的源極至基體電壓二電 路需要將基體限制至（或連結至）一電壓。NFET基體 地;㈣基體經常與一正向電源，如·，連J體= 電晶體經常用於差動級，其具一閘極連結至真實及互補訊 號’並具基體相連結。 ° 贼讨^此’有必要提供一種方式及用以製造續式場效電晶 體基體接觸的構造，使鰭式場效電晶體可連結電壓應供應 或其他鰭式場效電晶體基體。 〜〜 4IBM05118TW.doc 8 Ι34Φ700 s 【發明内容】 本發明之一方面在於提供一種結構及方法，用以製造 鰭式％效電晶體本體之基體接觸。該基體接觸可被用於連 結鰭式場效電晶體基體至電源供應（如，接地，一正向電壓 供應或一負向電壓供應）。基體接觸可用於連結第一個結式 場效電晶體的基體至第二個鰭式場效電晶體的基體。
一本發明的實施態樣提供一種結構以使一 晶體，藉由一寬於形成多晶矽形所形成之鰭式場效電^曰體 通道長度之半導體材料的電流路徑與基體接觸。 於本發明的-實施態樣，-轉式場效電晶體包括一絕 緣體上的半導體鰭板。該半導體板具有寬鰭板部分。一 含多晶石夕的中央區域，形成於寬轉板 #刀的頂面。由此可了解寬鰭板部分必須夠寬，以在 板部分頂面形成多晶⑪多角形。該多晶料角形^ 部分頂面_，被-薄氧化層分離。該多晶妙多角'形且
2長。多角形外圍及内圍的角度r;不 13仏成夕日曰矽夕角形之多晶矽及寬鰭板部分頂面 化物橋，H晶鄉形成於寬雜部分的第^ 而第二多晶鄉形成於魏板部分的第二 、 Ϊ 一ΐ第形，於寬.部分的第—及第二垂直表 ^ ’被-祕化層分離。[與第二多 = 角形連結。於多㈣多角形之中央區域下之寬^:曰^ 多晶_區域’雖摻雜濃度可能不同，為相‘ J 。ϋ板的其他部分為相對第一型(如N之$ 5•半‘體材料。-第—轉式場效電晶體形成於第—垂直^ 4IBM05118TW.doc 9 1344700 > 稽式!效晶體的閉極。-第二 二鰭式場效電晶體的閘極"^ 第一多晶矽形為第 :第一鰭式财有 形的水平延伸連結第— :疋義為第一多晶矽 地，第二鰭式财電晶^多/外角形。相同 的水平部分，狀義騎料場效電晶體 面的石夕形，均被石夕化以蔣祝;日二了，入饥於千等體縛 典型如銅或鱗^ ff或销傳導戶連物質 表的夕_形及鄉，並沒有被石夕化。 多晶石夕形至多晶石夕多3γγθΓ竭水平延伸連結第二 面的矽形，Μι址仏儿、、..广夕日日石夕形及位於半導體鰭板頂 【實施方式】 明及被詳細說明。此說 =實ί;疋而使用說明及發明的長處 ΗΗΜΟ·々 而不疋用以疋義本發明的範圍。因此，所右 i圍=日_關題，只能於本揭露中_出之專利 結構及—製造與鰭式場效電晶體基體連 Ϊ電體f觸可被祕連結一轉式場 包源供應（如’接地，一正向或向雷厭扯 應〕势該基體，财被麟連結第-·㈣式場效電晶體的基i 至第二鰭式場效電晶體的基體。 於見代的半導體製程中之一石夕化步驟，用以降低多晶 石夕及石夕形上的電阻，並提供多糾及，表面，其可與金 4lBM05118TW.doc 10 ίΐ: 度彎曲的凹陷部分之側壁間隙物缺失，使側壁 i於矽化製程中F相工;因此一多晶石夕形的垂直表面暴 異咖夕私中一多日日矽形彎曲需夠尖銳（夠凸出），以 點ΤΓ/晶！夕形的垂直表面’其被稱為橋接頂點。橋接頂 點19由一箭頭指出。 你：只 『五顯示圖四c之橋接頂點19之橫切面圖。多晶石夕形 ϋ一魏41A形成於其上，於35T表面並於顯示的一 蛀T= 上。垂直表面35V，藉由前述圖四C中於橋 f頂的側壁間隙物3犯及39F分離，暴露於魏製程 化物％被用以預防一電流訊號與多晶石夕形35C 而46麟。於當代半導體科技中，薄氧化物 P 個原子的寬度。當垂直表面35V暴露於魏製 ^，垂直表面35V被石夕化。於石夕形46之暴露區域亦形成矽 形成一石夕形41B。因為薄氧化層36非常薄，一石夕化 橋接41C將形成’並使多晶石夕形35C至石夕形46電路短路。 產生橋接頂點的角度，由特異的半導體製程及該製程 的耐爻力歧。舉躺言，薄氧化層的厚 如，於一無彎曲的多晶石夕形之側壁 橋的多晶石夕形之凸角尖銳度的關 角將不會造成橋接頂點’但更尖銳的角度會引起橋 的形成。-135度的角度為常規八角形的 第一 個例子為，在-第二半導體製裎，—12G度的凸角不;^ 成橋接頂點_成’但更尖銳的岐會引 二 成。- 120度的角度為常規六角形的凸出角度接貝點的形 為避免此類石夕化橋接，所有在石夕形上之多晶石夕形的角 4IBM05118TW.doc 1344700 度必須夠鈍而避免形成橋接頂點於任何多晶矽形的凸角。 圖6A顯不一半導體縛板30的頂面圖’其具_寬縛板 部分31。顯示的寬鰭板31部分具有一 135度凸角，其中 之—135度凸角顯示於此(如’顯示的寬鰭板為般&八 角形）。然而’寬鰭板31的凸角並非關鍵的。圖顯示半 導體韓板30具一多晶石夕多角形32，其由寬轉板部分μ頂 面所形成的多晶矽35所構成。於多晶矽多角形32中的多 晶矽，由寬鰭板部分31頂面被一薄層氧化物分離。可被理 解的是，半導體鰭板3〇之非寬鰭板部分 =同寬’甚至更寬。該紐板部分必賴寬， 4頂，形成多晶;5夕多角形32。為了避免電路短路，橋接頂 ，疋要避免。多晶矽多角形32如圖6Β所顯示的常規八 =技i果—135度的凸角度於—第一特異半導體製程造 度方不能形成—橋接頂點相同= 半導體製程並無造成—橋接頂點於-90度 以特;=;形"可為-正顿或-刪 35並==角又32具有-中央區域，其中多晶石夕 半導體晶片製程時體晶片上(於 雖然顯示的料會形成橋接頂點的凹角。 於角落(如，^示^/和Λ晶石夕多角形外部相同的角度 合的凹角置於乡㈣^本判細將任何適 圖6C顯示，於部分半導體韓板30經過摻雜步驟，成 4 旧 M05118TW.doc 13 1344700 為，，的30A區域後之圖6B的構造。經摻雜的半導體區域 為摻的半導體，為一贿；換雜p+的半導體為一 ’或著是替換地使用殘存P—替換地(成為一 .NFET ;使 用^則為一 PFET)。侧壁間隙物44及碰因而形成。區域 39，示側壁間隙物44於多晶石夕多角形犯之凸角處變薄， 二山不薄至足以形成橋接頂點於區域39。多晶矽多角形32 2央區域僅含有凸角；一侧壁間隙物權顯示其增厚於 凹角。如前解釋，側壁間隙物傾向變厚於凹角處。 6D^示一圖6C構造’並加上額外細節及辨識的橫 换不。夕日日矽形35的暴露區域及鰭板30(如圖6C的 ί ϊ 及施），被视以增加導電性且使暴露區 抗接觸。圖％之摻雜半導體區域3〇Α具-H 41A形成於其上；圖6C之摻雜半導體區域篇具一 =化層41B形成於其上。顯示的一接觸4〇在石夕化層4ib 域圖6E中之顯示更詳細)連結摻雜半導體區 或替換地’至另—轉式場效電晶體的基 體使用另一V體，如金屬配線，於一半導體曰片 成的鰭式場效電晶體。點狀環形5〇Α及5〇 = =體基體產生位置。對-鰭式場效電 半導體區域遍現在為N+。半導體轉板3〇區域被 形35覆盍（由前解釋的薄氧化層將其與多晶矽形邪分離 ^域式場效電晶體的基體，而其餘摻雜卜為―N — PFET)。值得注意的是’如前所解釋，多晶石夕形 見鰭板部分31頂面至生成鰭板3〇的絕緣體，覆蓋 寬韓板部分31最左邊的垂直表面及寬鰭 ^ 於圖6E及6F顯示BB及CC橫切面圖。 側邊 圖6D顯示-轉式場效電晶體基體接觸、结構21的頂面 4IBM05118TW.doc 14 1344700 =，其包含寬雜板部分31(顯示 …切效電晶體通、_及接觸點4〇。 若以示—於圖6D中所辨識的橫切面。參考的項目， :以相_參考的編號咖t指為蝴之 目 前所述之所有形狀。-通道43形成ΐΐιΐ 42内。一導體45沉降於絕緣層 :麟、，、邑緣層 f至電祕應衫-料= 而;?:ίΐί巧接觸金屬45與擦雜料體3⑽區域之間， :不於半導體區域_。值= S ’ wtv+半導體摻雜區域(針對接觸點至ρ-ί ί 入半導體：ίί(:二 屬45上’且進 i出當—電壓供應至多晶石夕形35啟_ ir面===體流動處。如圖6E所示，載子流動以 庫電=/員/於一 ί轉板部分31於cc的橫切面。沒有場效 k切面。於圖6F多角形多晶矽形35僅 為夕曰曰^角形32中之多㈣形35的最頂及最底部分。 4IBM05118TW.doc 15 j344'7〇〇 導物質如金屬，可被祕連賴式場效電晶縣體至其他 電路兀件或是電壓供應。鰭式場效電晶體，簡言之，並未 顯示，但其形成於顯示的寬鰭板部分31之第一及 如圖6D所示。 電路部分140顯示兩個半導體趙板，3〇w、3〇χ。寬韓 板部为31\^、31\各具二如前述的韓式場效電晶體（未顯 示）。多晶矽多角形32W及32Χ各具一中央區域，於其上分 別形成接觸點40W及40Χ。換句話說，針對半導體鰭板3〇w
及30X上之鰭式場效電晶體，該基體接觸結構基本上為相 同的。
於半導，鰭板30W及30X上之鰭式場效電晶體，可做 為差動ί大器上用以接收的場效應電晶體。更便利地，差 動放大器上用以接收的場效應電晶體之紐賴應為相同 的。導體130 ’更進-步以金屬’如顯示的銅或紹連結接 點40W及40Χ ,確保於半導體鰭板3〇w及3〇χ上的鰭式場 效電晶體具有相同的基體電壓。值得注意的，一部份的接 觸點40W及40Χ被顯示，以在圖示中被辨識。典型地，接 觸點40W及40Χ將全部被導體13〇覆蓋。 電路部分141顯示-半導體鰭板3〇γ具有一寬错板部 分30Υ，其為一具多晶矽多角形32γ之寬鰭板部分的 頂面及一含接觸點4〇的中央區域。導體131連結接點4〇γ 至Vdd，其為一典型地接地正向電壓供應，但也可為負向 接地。半導體鰭板30Y的寬鰭板部分之鰭式場效電晶體 PFETs’，型可具—vdd連結至鰭式場效電晶體pFETs的基 體。值得注意的，部分接觸點4〇被顯示於圖中以做為辨 識，典型地，接觸點4〇γ完全被導體覆蓋。 4IBM05118TW.doc 17 ^44700 義的中央區—梅 -邊。夕:形連f多晶梦多角形的第 的頂面。該第一多晶矽寬鰭板區域 於寬轉板部分的垂直表面、:其向下延展成-
二電曰曰體之垂直及水平多晶矽形相似，“ 續式场效電晶體閘於-傳統_式場效電晶體製程成 形成""'第二多晶硬形連結多晶#多角形的第 :邊^於第-多日_。第 料’其位於t鳍板區域頂面 薄鰭板部分㈣以ΐ =:Γ上; 形·式場效電晶體閘於-
形及第_/ 5亥多晶石夕多角形、第一多晶石夕 阻攔ί:τ:!ί矽多角形的中央區域。-傳統的 域，可被用^pH雜鰭式場效電晶體源極及汲極區 區域之tn板HIT導t雜物推雜至多晶石夕多角形的中央 是，多曰石々少+ f々體。可被熟知技術領域者了解的 以;，傳统的阻搁罩幕。多 料摻雜部分’阻攔第:摻雜物由=覆 4IBM05118TW.doc 19 1344700 摻雜物為—_雜物’且該 枓。針對PFET鰭式場效電晶體，第—= 材 且該轉板為N-半導體材料。 〜物為P+摻雜物， 技雜92為―選擇性步驟，若執行該步驟，則降低A辦 接觸的串聯阻力。該中央區域被摻雜-相對於笛: 【的J二摻雜物針對-，τ鰭式場效電晶54a體
Ϊΐΐ’/ί ί可被摻雜人多晶石夕多角形之中央區域内的 ίί id，相較於卜，為—較佳導體(如，較 以：言：=要非常小量電流，阻 步驟94形成側壁間隙物於多晶矽形的所有垂直 面，而該多晶矽形形成於半導體鰭板的頂面。多晶矽多角 幵y的垂直表面及第一多晶石夕形之第一水平部分和第二多晶 矽形之第二水平部分的垂直表面，因而有側壁間隙物形成 於其上。
步驟96形成一矽化物（如’矽化鈦)於暴露的多晶矽形 表面’該多晶矽形形成於半導體鰭板的頂面（如，一多晶石^ 夕角形的頂面、第一多晶石夕水平形的一頂面、第二多晶碎 $水平部为的頂面）。暴露的半導體區域亦被·ί夕化(如，暴 露於半導體韓板上的頂面區域）如前所解釋，側壁間隙物 避免矽化橋接造成矽化多晶矽形及矽化半導體區域間的電 路短路。 於圖7Α的連接器98將控制傳遞給於圖7Β的連接器 99。 。 步驟100形成一絕緣層於半導體鰭板及多晶矽形之 4 旧 M05118TW.doc 20 I344700 上。有利地，該絕緣層由二氧化矽或其他合適的絕緣材料， 於半導體製程中形成。
步驟102形成一通道於絕緣層中。該通道形成於多晶 矽多角形的中央區域。在某些半導體製程中，該通道，於 步驟104前，以-導體被填滿；於其他半導體製程，一閣 述於步驟104的導電層填滿通道，並使電流伴隨產生於多 晶石夕多角形中央區域。值得注意的，多砂多角形中央區 域的半導體區域已被矽化，因此產生一可接受的連往。苦 多晶石夕多角形中央的半導體區域未被魏^ (Schottky)二極體可形成，而避免一可接受的電性連結二 步驟104形成-導電層於絕緣層之上。導電層製程產 生訊號、接地及電壓供應互相連結於一半導體晶片上。該 層該通道、’產生連結於多晶石夕多角形中央區域^ 一二層’連結多晶矽多角形中央的半導體區域至 電塵供應或另-電路。因由第—及第二多晶鄉垂直及 場晶石夕多角形中央的半導體區域，為轉式
述的結構―式場效電晶體的 ..且該鰭式场效電晶體的基體可與接地、—電壓 ^ 80 轉體晶片上的電路連結。步驟⑽完成了
I内个5凡口月J 圖1顯示-先前技術之韓式場效電晶體等角視圖； 圖輯麟之鰭式場效電晶體之俯視圖並闡明 圖2B顯示-先前技術之料場效電㈣於圖二A中的Μ 4IBM05118TW.doc 21 1344700 « 褙t刀面圖 Κίτΐίί術圖示’顯示覆蓋於矽表面，被薄氧化極 分離的水平多晶矽形； ® 4A-4C顯示覆蓋含石夕區域之多晶石夕形俯視圖； 顯示一橋接頂點的截面圖，闡述在-氧化薄層上如何 形成一多晶矽形及一矽形間的矽化橋接； 圖6Α顯示-具寬鰭板部分的半導體韓板俯視圖； 圖6Β顯示一具間隙的多角多晶矽形；
構造，但進一步包含一側壁間隙物；
Le :: 2構造，省略側壁間隙物使其較為簡單； 圖6E.4不一 BB截面圖，如圖6D所示； 圖6F顯示一 CC截面圖，如圖6D所示； =A;’ 7B棚明—製造鰭式場效電晶體基體接觸的流 片，其具本發明所述
【主要元件符號說明】 1. 絕緣體 2. 半導體鰭板 3. 源極 4. 汲極 5. 多晶發閘 6. 薄閘極氧化物 7. 矽化區域 4IBM05118TW.doc 22 1344700
Ik. 石夕化區域 8. 基體 9. 側壁間隙物 15. 彎曲角度 15’ . 彎曲角度 16. 彎曲角度 16’ . 彎曲角度 18. 突出部分 19. 橋接頂點 21. 基體接觸結構 30. 半導體鰭板 30A. 摻雜矽區域 30B. 摻雜矽區域 30BB. 半導體區域 30W. 半導體鰭板 30X. 半導體鰭板 30Y. 半導體鰭板 30Z. 半導體鰭板 31. 寬韓板 31W. 寬韓板 31X. 寬鰭板 31Y. 寬韓板 31Z. 寬鰭板 32. 多晶矽多角形 32W. 多晶石夕多角形 4IBM05118TW.doc 1344*700 32X.多晶矽多角形 32Y.多晶矽多角形 ' 32Z.多晶矽多角形 , 35. 多晶矽 35A.多晶矽形 35B.多晶矽形 36. 薄氧化層 39. 區域 • 39A.側壁間隙物 39B.側壁間隙物 39C.側壁間隙物 39D.側壁間隙物 39E.側壁間隙物 39F.側壁間隙物 39G.側壁間隙物 40. 接觸點 40W.接觸點 9 40X.接觸點 40Y.接觸點 40Z.接觸點 41A.矽化物 41B.矽化物 41C.矽化物橋接 42. 絕緣層 43. 通道 4IBM05118TW.doc 24 1344700 44. 側壁 44A. 側壁 45. 導體 46. 半導體矽形 47. 虛線 50A. 籍式場效電晶體 50B. 縛式場效電晶體 98. 連接器 99. 連接器 130. 導體 131. 導體 132. 導體 140· 電路 141. 電路 142. 電路 200. 半導體晶片 4IBM05118TW.doc 25

Claims (1)

1344700 十、申請專利範圍： 1. -種鰭式場效電晶體基體接觸結構，包含： -形成於-絕緣體上的半導魏板，其進—步包含—具頂 ·· 面及兩個或以上的垂直表面之寬鰭軛部分. 一 t成於寬鱗板部分頂面的多晶石夕多角形，其被-薄氧 化層由讀板部分分離，該多紗多角形具一不含多晶石夕的 中央區域； 一第一鰭式場效電晶體，具一閘極，包含一形成於寬鰭 • 板部分第7垂直表面的第一多晶石夕，其被-薄氧化層由寬錯 板部分的該垂直表面分離，該第—鰭式場效電晶體連結至一 多晶矽多角形； -第二」轉式場效電晶體’具—閘極，包含—形成於寬韓 板部分第二垂直表面的第二多祕，其被—薄氧化層由寬错 板部分的該第二垂直表面分離；以及 一位於中央區域的接觸，其適合用以連結中央區域至一 電流導體。 • 2·如請求項1所述之鰭式場效電晶體基體接觸結構，其進一 步包含一矽化物形成於寬鰭板部分的頂面及多晶矽多角形 的一頂面。 3.如請求項2所述之鰭式場效電晶體基體接觸結構，其進一 步包含一側壁間隙物於多晶矽多角形的垂直表面。 4.如請求項3所述之鰭式場效電晶體基體接觸結構，該多晶 石夕多角形不具橋接頂點。 4IBM05118TW.doc 26 Β曰 、:，該多 該多 r亥多 心具:之—接觸结構， 項Λ所述之鰭式場效電晶體基體接觸結播a 釋’該多晶 90度。 砂多角形所具之每-凸角至;、;B ^=^^?，，該第-反部分頂面的多轉，其被-薄氧“由 板部分頂面的多轉，其被—薄氧“ π. 種半導體晶片，包含·· 形成於絕緣體上的半導㈣曰 及兩個或弋垂直表面的寬‘部分步包含一具頂面 成於寬鰭板部分頂面 4 旧 M05118TW.doc 27 x^47〇〇 央區域； λ —第一鰭式場效電晶體，具一閘極，包含一形成於寬鰭板 部分之第一垂直表面上的第一多晶矽形，其被一薄氧化層由 寬鳍板部分的該垂直表面分離，該第一鰭式場效電晶體連結 至一多晶矽多角形； ^第一鰭式場效電晶體，具一閘極，包含一形成於寬結板 邹分之第二垂直表面上的第二多晶矽形，其被一薄氧化層由 寬鰭板部分的該第二垂直表面分離；以及 —位於中央區域的接觸，其適合用以連結中央區域至一電 流導體。 如請求項11所述之半導體晶片，該位於多晶矽多角形 央的接觸連結至一接地電壓供應。 13. 如請求項U所狀半導體；，触料祕 央的接觸連結至一未接地電壓供應。 14. 如請求項11所述之半導體晶片，係進一步包含： -進-步形成於絕緣體上的第二半導體轉板 含-具第二頂面及兩個或以上垂直表面的第續= -形成於寬縛板部分之第二頂面的第=多曰曰刀j 被-第二薄氧化層由第二寬轉板部分分離 5曰^、 角形具一不含多晶矽的第二中央區域； 弟一夕曰曰矽多 -第三縛式場效電晶體’具__閘極，包含 寬縛板部分之第-垂直表面的第三多晶石夕/ 化層由第二寬韓板部分的第—垂直表面分離，·"該I歸= 4IBM05118TW.doc 28 效電晶體連結至該第二多晶矽多角形； 一第四鰭式場效電晶體，具一閘極’包含形成於一形成於 ，二寬鰭板部分之第二垂直表面的第四多晶矽形，其被—薄 氧化層由該第二垂直表面分離；以及 一位於第二多晶矽多角形中央區域的接觸，其適合用以連 結第二多晶矽多角形的中央區域至一電流導體。 15. 如請求項14所述之半導體晶片，係進一步包含該第一多 晶矽多角中央區域之接觸及第二多晶矽多角中央之接觸之 間的電性連結。 16. —種方法用以產生一基體接觸結構，其可連結一電壓至一 鰭式場效電晶體的一基體’包含下列步驟： 形成一半導體鰭板於一絕緣體上，該鰭板具一含一頂面及 兩個或以上的寬鰭板部分； 形成一多晶矽多角形於寬鰭板部分的頂面，其被一薄氧化 層由寬鰭板部分分離’該多晶矽多角形具一不含多晶矽的中 央區域； 形成一第一鰭式場效電晶體於寬鰭板部分的第一垂直表 面； 連結一形成於第一錄式場效電晶體之一閘極的第一多晶 矽形至多晶矽多角形； 形成一第二鰭式場效電晶體於寬鰭板部分的第二垂直表 面； 連結一形成於第二鰭式場效電晶體之一閘極的第二多晶 矽形至多晶矽多角形； 4IBM05118TW.doc 29 產生側壁間隙物於多晶石夕多角形的垂直表面上： 面區域或是側㈣ΐίίΓ—覆蓋的寬驗部分頂面的表 形成-石夕化物於多晶石夕多角形的頂面；以及 形成-接觸於多晶石夕多角形的中央區域。 的凸述之方法’包括該確保所有多晶碎多角形 的凸角度均足夠鈍，以防止橋接頂點產生之步驟。 4IBM05118TW.doc
TW094135869A 2004-10-29 2005-10-14 Finfet body contact structure TWI344700B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/977,768 US7241649B2 (en) 2004-10-29 2004-10-29 FinFET body contact structure

Publications (2)

Publication Number Publication Date
TW200618313A TW200618313A (en) 2006-06-01
TWI344700B true TWI344700B (en) 2011-07-01

Family

ID=36260828

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094135869A TWI344700B (en) 2004-10-29 2005-10-14 Finfet body contact structure

Country Status (3)

Country Link
US (2) US7241649B2 (zh)
CN (1) CN100424886C (zh)
TW (1) TWI344700B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064725B2 (en) 2012-12-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with embedded MOS varactor and method of making same
TWI555064B (zh) * 2013-02-21 2016-10-21 聯華電子股份有限公司 形成鰭狀結構的方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7452758B2 (en) * 2007-03-14 2008-11-18 International Business Machines Corporation Process for making FinFET device with body contact and buried oxide junction isolation
US7550773B2 (en) * 2007-06-27 2009-06-23 International Business Machines Corporation FinFET with top body contact
US7485520B2 (en) * 2007-07-05 2009-02-03 International Business Machines Corporation Method of manufacturing a body-contacted finfet
US7737501B2 (en) * 2007-07-11 2010-06-15 International Business Machines Corporation FinFET SRAM with asymmetric gate and method of manufacture thereof
US7679139B2 (en) * 2007-09-11 2010-03-16 Honeywell International Inc. Non-planar silicon-on-insulator device that includes an “area-efficient” body tie
US8310027B2 (en) * 2008-06-12 2012-11-13 Infineon Technologies Ag Electronic device and manufacturing method thereof
US8227867B2 (en) * 2008-12-23 2012-07-24 International Business Machines Corporation Body contacted hybrid surface semiconductor-on-insulator devices
US8338256B2 (en) 2010-07-08 2012-12-25 International Business Machines Corporation Multi-gate transistor having sidewall contacts
US9385050B2 (en) 2011-01-06 2016-07-05 Globalfoundries Inc. Structure and method to fabricate resistor on finFET processes
US8753964B2 (en) 2011-01-27 2014-06-17 International Business Machines Corporation FinFET structure having fully silicided fin
US8759194B2 (en) 2012-04-25 2014-06-24 International Business Machines Corporation Device structures compatible with fin-type field-effect transistor technologies
US9024387B2 (en) 2012-06-25 2015-05-05 International Business Machines Corporation FinFET with body contact
US9018713B2 (en) 2012-06-25 2015-04-28 International Business Machines Corporation Plural differential pair employing FinFET structure
TW201403782A (zh) * 2012-07-04 2014-01-16 財團法人工業技術研究院 基底穿孔的製造方法、矽穿孔結構及其電容控制方法
US9368628B2 (en) * 2012-07-05 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8993402B2 (en) 2012-08-16 2015-03-31 International Business Machines Corporation Method of manufacturing a body-contacted SOI FINFET
US9559181B2 (en) * 2013-11-26 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET device with buried sige oxide
CN103985749B (zh) * 2013-02-08 2016-12-28 中国科学院微电子研究所 半导体设置及其制造方法
US9142674B2 (en) 2013-03-15 2015-09-22 GlobalFoundries, Inc. FINFET devices having a body contact and methods of forming the same
US9041127B2 (en) 2013-05-14 2015-05-26 International Business Machines Corporation FinFET device technology with LDMOS structures for high voltage operations
CN105264655B (zh) * 2013-06-25 2018-08-03 英特尔公司 具有局部层间互连的单片三维(3d)ic
US8999779B2 (en) * 2013-09-06 2015-04-07 International Business Machines Corporation Locally raised epitaxy for improved contact by local silicon capping during trench silicide processings
US9331204B2 (en) * 2014-03-13 2016-05-03 Macronix International Co., Ltd. High voltage field effect transistors and circuits utilizing the same
US9484205B2 (en) 2014-04-07 2016-11-01 International Business Machines Corporation Semiconductor device having self-aligned gate contacts
KR102262827B1 (ko) 2014-12-30 2021-06-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9870952B1 (en) 2017-02-07 2018-01-16 International Business Machines Corporation Formation of VFET and finFET
US20200013901A1 (en) * 2018-07-03 2020-01-09 Stmicroelectronics Sa Substrate contact for a transistor, intended in particular for a matrix-array arrangement
US10896971B2 (en) * 2019-02-25 2021-01-19 International Business Machines Corporation Vertical transistor with body contact fabrication

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
JP2002289839A (ja) * 2001-03-26 2002-10-04 Toshiba Corp 半導体装置
US6635909B2 (en) * 2002-03-19 2003-10-21 International Business Machines Corporation Strained fin FETs structure and method
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
US6787864B2 (en) * 2002-09-30 2004-09-07 Advanced Micro Devices, Inc. Mosfets incorporating nickel germanosilicided gate and methods for their formation
US6611029B1 (en) * 2002-11-08 2003-08-26 Advanced Micro Devices, Inc. Double gate semiconductor device having separate gates
US7005330B2 (en) * 2003-06-27 2006-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming the gate electrode in a multiple-gate transistor
US6970373B2 (en) * 2003-10-02 2005-11-29 Intel Corporation Method and apparatus for improving stability of a 6T CMOS SRAM cell
US7071064B2 (en) * 2004-09-23 2006-07-04 Intel Corporation U-gate transistors and methods of fabrication

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064725B2 (en) 2012-12-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with embedded MOS varactor and method of making same
US9343552B2 (en) 2012-12-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with embedded MOS varactor and method of making same
TWI555064B (zh) * 2013-02-21 2016-10-21 聯華電子股份有限公司 形成鰭狀結構的方法

Also Published As

Publication number Publication date
US7241649B2 (en) 2007-07-10
US20060091463A1 (en) 2006-05-04
US20070202659A1 (en) 2007-08-30
US7696565B2 (en) 2010-04-13
CN100424886C (zh) 2008-10-08
TW200618313A (en) 2006-06-01
CN1767207A (zh) 2006-05-03

Similar Documents

Publication Publication Date Title
TWI344700B (en) Finfet body contact structure
CN100466258C (zh) 半导体器件及其制造方法
CN102314931B (zh) 只读存储器单元阵列
CN110637368B (zh) 非易失性存储器件及其制造方法
US20050003592A1 (en) All-around MOSFET gate and methods of manufacture thereof
US20070257277A1 (en) Semiconductor Device and Method for Manufacturing the Same
JP2001168337A (ja) Ｓｏｉ半導体集積回路及びその製造方法
JP2005251873A (ja) 半導体集積回路およびその製造方法
TW200807629A (en) CO-integration of multi-gate fet with other fet devices in CMOS technology
JP6176903B2 (ja) 三次元集積回路を作製する方法
US20080079077A1 (en) Semiconductor Device And Manufacturing Method Thereof
US20110248347A1 (en) Low cost transistors using gate orientation and optimized implants
JP2013516791A (ja) 非対称ｐ型電界効果トランジスタおよびこれを形成するための方法
JP5717763B2 (ja) 非対称ｎ型電界効果トランジスタおよびこれを形成するための方法
TWI818635B (zh) 在替代金屬閘極之後之埋入式電力軌
CN102903750A (zh) 一种半导体场效应晶体管结构及其制备方法
TW202103318A (zh) 半導體裝置與其製造方法
US20150295027A1 (en) Semiconductor device and method for fabricating the same
CN101809727B (zh) Dmos晶体管及其制造方法
CN103348457B (zh) 包括高场区的半导体器件及相关方法
CN102044433B (zh) 一种混合源漏场效应晶体管及其制备方法
CN100557821C (zh) 具有条形沟道的半导体器件及制造该器件的方法
TWI831172B (zh) 具有不同通道材料之經堆疊場效電晶體
TWI277179B (en) Non-volatile memory device
CN1890816A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees