[go: up one dir, main page]

TWI343595B - Method and system for patterning a dielectric film - Google Patents

Method and system for patterning a dielectric film Download PDF

Info

Publication number
TWI343595B
TWI343595B TW096110551A TW96110551A TWI343595B TW I343595 B TWI343595 B TW I343595B TW 096110551 A TW096110551 A TW 096110551A TW 96110551 A TW96110551 A TW 96110551A TW I343595 B TWI343595 B TW I343595B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
dielectric
dielectric film
film
Prior art date
Application number
TW096110551A
Other languages
English (en)
Other versions
TW200802535A (en
Inventor
Ian J Brown
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200802535A publication Critical patent/TW200802535A/zh
Application granted granted Critical
Publication of TWI343595B publication Critical patent/TWI343595B/zh

Links

Classifications

    • H10P50/73
    • H10P50/283
    • H10P70/234
    • H10W20/081

Landscapes

  • Drying Of Semiconductors (AREA)

Description

1343595 九、發明說明: 【發明所屬之技術領域】 本發明係關於圖案化介電膜的方法 j罩層’並利用該硬性遮軍層而將該圖 【先前技術】 魏在板丰上=介序層 常牽此; +¥體基板包含上方已圖案化的保護&至中4 一旦基板放置在處理室中之後,阻層)。 =便以預設之流速導人至處理室中, %境處理壓力。接著,當透過射頻(〜工泵至一 傳送或是利用例如電子迴旋加速器i)的 以及產生適外絲面侃恍學品之反應難。」 此r一库旦叮开t成=,便利用該電毁來進行钱刻該基板的選定表面。 區i的各狀含用以,基板中所選定 化^夕。12)、低介電常數(也就是低k)介電材質、多晶石夕以及氮 中= 材侧此等特徵部通常包含將形成於遮罩層 如方軸有各特徵部於其巾之薄膜。該遮罩可例 射勺,如(正或負)光阻;含有例如光阻層或防反 二G方歸14 夕層結構;或是自第—層(例如光阻)之圖案 移轉至下方硬性遮罩層卿狀硬性 【發明内容】 遮罩因此’本發明之-實施例係關於製備—用以侧介電層之硬性 層均性遮罩 將开Ρ二r層機到處理而 介電層料彻魏料層輕刻下方 將^i處理而自該微影層移轉至該硬性遮罩層。該乾式非電 tff含將,性遮罩層透過該微影層暴露至—包含HF 二表Ί的處理氣體切便化學性地改變該硬性遮罩層之 學改變^表g再熱處理該已化學改變的表面層以便脫附該已化 法,:實施態樣包含將基板上之介電膜圖案化的方 二入法^3在該基板上形成一薄膜堆疊,該薄膜堆疊更包含 電層上方之硬性遮罩層以及一具有利用微影處理 二二乂案的微^影層。該圖案係自該微影層移轉至該硬性遮罩 後便移除該微影層。移_微影層之後,便利用乾式電漿 乂处理將只在該硬性遮罩層中之圖案移轉至該介電層。 【實施方式】 在下列描述中’為了促進對本發明的完整瞭解,以及為了解說 、目的’對於_理系統的蚊幾何以及裡㈣使㈣各種元件 1343595 ϋΐΐί述等特定的細節有特別設定但並非限制。然而,吾人 應明亦可在與這些特定細節不同的其他實施例上施行。 来阻/康料爾Ϊ里技方4法學中’圖案敍刻包含將一光感材料薄層(例如 主土板的一上表面,接著加以圖案化以提供一遮罩, 案移轉至下方薄膜。該光感材料的圖案化通 〇诞衫系統透過該光感材料之初縮遮罩(以及相關 成材:二於一輻射源,接著利用顯影劑進行移除該光 身 域(在正光阻的情況τ),或是移除未被照 射到的£域(在負光阻的情況下)。 =^層遮罩和硬性遮罩可用來雀虫刻薄膜中的特徵部。例 ΐ钱薄膜中的特徵部時,便可在薄膜之主 至硬二1 ^ 3外之_步驟而將光感層的遮罩圖案轉移 ιΐϋ 硬性鮮可例如自下列多财處理材料中選取, ”包3例如二氧化矽(Si〇2)、氮化矽(Si3N4)以及碳。 表才不’其中’在所有圖示裡’類似的參照號碼乃代 田圖1A〜1Gt處理之態樣可與下面會討論 圖里使用。此外,嶋呈現根據—實施例來執行本方法的^ 成於 顯示,在步驟210中,一介電膜130係形 外展。if 表面上’該練140可包含或也可不包含額 之可為半導體、金屬導體或是該介魏可形成於其上 、他任何基板。該介電膜具有一 更明確來5兄,介電膜130可具有小於3 〇的介 於16〜2.7的介電常數。 电*數,或疋介 7 1343595 ”電膜130可利用化學氣相沈積法(cv⑴或是T〇ky〇 EM· Lim^ed(TE^L)市售之aean Track ACT8以及ACT12 s〇D包覆系統 所hi、之3疋塗介電技術(S〇D)來形成。clean Track ACT8 SOD (200_)以及包覆系統提供s〇D材料之包覆、 _ &、烤以及硬化之工具。s$Traek纟統可用於處理iGOmm、200mm、 300mm或更大之基板尺寸。精於旋塗介電技術以及介電技術 , 之技藝者亦熟知於基板上形成介電薄膜的其他系統及方法。 此/卜,介電臈130可例如具有低介電常數(或低k)之介電薄膜 =特彳攻。此介電膜13〇可包含有機、無機、或無機_有機混合材料或 前述兩種或兩種以上的組合。且,介電膜130可為多孔性或非多孔 性二例如,介電膜13〇可包含一利用CVD技術沈積之無機矽酸鹽類 材料,例如氧化有機矽烷(或有機矽氧烷)。此種薄膜的例子可包 含Applied Materials, Inc.市售之Black Diam〇ndTM CVD有機石夕酸鹽 玻璃(OSG)薄膜或是Novellus Systems市售之Coral™ CVD薄膜。 此外’多孔介電膜可例如包含單相材料,例如具有Ch3鍵之氧化發 類基質,該CH3鍵會在硬化處理中破裂而產生小空隙(或孔)。另 1,多孔介電膜亦可包含兩相材料,例如具有在硬化處理中會蒸 發之有機材料(例如porogen)所構成的孔洞之氧化矽類基質。'、 或者,介電膜130可包含利用SOD技術沈積之無機矽酸趟類材 # ,,例如氫倍半矽氧烷(HSQ)或曱基倍半矽氧烷(MSQf此種 薄膜的例子包含Dow Coming市售之FOxHSQ、Dow Coming市售 之XLK 多孔HSQ、以及JSR Microelectronics市售之JSR ; LKD-5109二再或者,介電膜130可包含利用SOD技術沈積之有機 材料。此種薄膜的例子包含Dow Chemicals市售之SiLK-I、SiLK-J、 - 、SiLK-D以及多孔SiLK半導體介電樹脂、flaREtm以及
Honeywell市售之奈米玻璃。 在圖1A〜1G之實施例中,一旦介電膜13〇製備完成,硬性遮罩 層120便在步驟220中形成於其一上表面處。硬性遮罩層12〇可例如 包含氧化石夕(SiOx)、氮化石夕(SiyNz)以及碳,或是其中任一組合。 8 1343595 寸同時亦k供例如對微影層110之側壁中之瑕疲的平滑化。 在^電曰漿蝕刻之化學處理中,處理氣體的每一組成均可一起導 入(也就是混合)’或是彼此分離(也就是說HF與顺3分別獨立導 處理氣體可包含—雜氣體,例如純氣(也就是氬)。 性讀可前㈣簡广起被導人,或者也可獨立於前述氣“ Ϊΐίΐ而早獨導人。關於與順3—起導人的鈍氣以便控制對硬性 知月名柄為 Process system and method for treating a substrate」中,所有内容均已包含於此以供參照。 _此ϋ進订化學處理的程序中’可選擇處理壓力來影響對硬 、隹遮的蝴。處理廢力可介於約1 mTorr〜100T〇^且,在 ^^了„序中’可選擇基板溫度來影響對硬性遮罩層120 以债二度可介於約1G°C〜2W:。關於對基板溫度的設定 之美|^直4|1,遮罩層12G的侧的其他細節,均已描述於審杳令 ρΐίοΐ 7^1〇/817>417 ' ^ «〇Γ 包含於中,其所有内容均已 提高H基板溫度可提高約50°c,或是需要的話可 入。哕,卜&⑽7,—舰氣體可在聰板進行熱處理時導 4h性軋體可包含一鈍氣或氮。 乾上二中,圖案112也可利用乾式電漿飯刻處理搭配 t if虫刻處理而轉移至下方硬性遮罩層120。例如,乾式電 處理之異向性可將LER轉移至硬_寺$疋ϋ水钱刻 y用來移除以及ζ或使該LER平^化遮罩當電 或樣基化學物, 3 2 2#專其中之—之氟碳氫基化學物以及 11 1343595 至少一惰性氣體、氧氣或c〇其中之一。 μ 所述’本發明者乃體認到在钱刻介電特徵部之後移除光感 曰的缺點。如圖1D所示,一旦硬性遮罩圖案122形成於硬性 人=’便可在步驟25〇時利用濕式或乾式剝離/灰化處理而在 二=13G之前切除微影遮罩⑽。舉例來說,在_介電層13〇 電ϊίίΪΐίΐ罩11G的其中—個優點是較為簡單,因為沒有介 ^硬化外殼。此外’例如在介電層侧前先移 ΐίΐΐΐ 介€層13()暴露賴式潔淨處理(當在渴 ^剝離處理時使_離化學品)或是灰化處理(當利 來移除光阻及_後之殘餘物)的機會。先進(多孔或電^ ^介料當暴露於_、剝離以及/或灰化處理時可能受損,因 二德ΪΪΪ除光感層可最小化對介電層的損害。且,上述的優3 在傳統電漿蝕刻硬性遮罩丨20時亦可展現。 4 Ή^,、、占 給在步驟令,如圖1 _示’硬性遮罩圖案122乃利用乾式電將 敍刻而轉移至介電層13Q。例如,#侧例如氧切、^ = 1氧化介電膜時,或是當侧例如氧化有機號之勾^ = 日守’該钮刻氣體組成通常包含例如至少他 膜 m等其中之—之a碳基化學物,*是例如至少咖丨:。。6等 之-之氟碳氫基化學物以及至少—惰性氣體、氧 中之一。此外,例如,當蝕刻有機低1^介 — 成通常包含錢㈣錢錢氣體兩者至少其;且 所仏述者’辦性綱介電關技術在1 說是眾所皆知的。 电蝕幻處理的人來 是合在辦之舰部_卜絲面(例如側壁m) 疋曰又知的或疋會被活性化的。在蝕刻處 罩移除),這些表面所發生之損害或理^的微影遮 是污染物以及/或化學品的吸附。例如,多孔性;‘收或 刻處理時非常容易受損以及/或活性化。一般而言, 12 1343595 均已描述於審查中之 膜的表面層之化學改變的程度之其他細 美=___'發明名稱為乂 昭。h〇df0rtreatlngasubstrate」中’所有内容均已包含於此以供參 此外 雷胺W 行化學處_程序巾’可纽壓力來影響對介 ^的表面層之化學改變的程度。處理壓力可介於約imM〇 雷0進行化學處_程序中’可麵基板溫度來影響對介 t膜的表面層之化學改變的程度。基板溫度可介於觸。c〜·
c。關於對基板溫度的設定以便控制對介電膜的表面層之化學改 ’’交的私度之其他細節,均已描述於審查中之美國專利申請號 10/817,417、發明名稱為「Method and system for performing a chemical oxide removal process」中,其所有内容均已包含於 供參照。 ' 在熱處理程序中,該基板溫度可提高約5〇〇c ,或是需要的話可 提高至100°C以上。此外,一惰性氣體可在對基板進行熱處理時導 入。该‘隋性氣體可包含一純氣或氮。 如圖1G所示,在步驟280中,殘留之硬性遮罩層12〇可利用前述 之任一乾式移除處理加以去除。或者,殘留之硬性遮罩層12〇也可 在特徵部金屬化之後利用例如化學機械研磨(CMP)的平坦化處 理予以移除。 —处 根據一貫施例’圖3A顯示一用以在基板上執行乾式非電襞移除 處理之處理系統400。處理系統400乃包含一第一處理系統4⑴以及 一耗合至第一處理糸統410之第二處理系統420。例如,第一處理 系統410可包含一化學處理系統’而第二處理系統42〇則可包含一 熱處理糸統。或者,弟二處理糸統420也可包含·-例如水清洗夺统 之基板清洗系統。 且,如圖3A所示,一傳送系統430可耦合至第一處理系統41〇, 以便將基板傳送進出第一處理系統410及第二處理系統42〇,並且 利用一多元件生產系統440來交換基板。第一處理系統41〇及第二
J 14 1343595 處理系統420以及傳送系統43〇可例如包含一位於多元件生產系統 440中之處理元件。例如,多元件生產系統44〇可容許基板在各個 元=(包含例如蝕刻系統、沈積系統、塗佈系統、圖案化系統以 及量測系統料)之間來去。為了隔離第—及第二系統中所進行 的處理,一隔離組件450可用來耦合每一系統。例如,隔離組件45〇 可包含一提供熱隔絕之熱隔絕組件以及一提供真空隔絕之閘閥組 件兩者至少其中之一。當然,處理系統41〇及42〇以及傳送系統43〇 可以依照任意順序來放置。
或者,在另一實施例中,圖3B呈現一用於在基板上執行乾式非 電漿移除處理的處理系統5〇〇。處理系統5〇〇乃包含一第一處理系 統510以及一第二處理系統52〇。例如,第一處理系統51〇可包含二 化學處理系統,而第二處理系統52〇則可包含一熱處理系統。或 者,第二處理系統520也可包含一例如水清洗系統之基板清洗系 統0 , 且,如圖3B所示,,寸疋尔虮⑽^祸合至第一處理系統51〇, 以便將基板傳送進出第一處理系統5丨〇,並且可耦合至第二處理 統520以便將基板傳送進出第二處理系統520。此外,傳送系統53〇 可與一或多個基板匣(未顯示)交換基板。雖然圖3B中只顯示 兩個處理系統,其他處理系統(包含例如侧系統、沈積系統、 ,佈系統、圖案化系統以及量測系統等等的裝置}亦可接觸到 达系統530。為了隔離第一及第二系統中所進行的處理,—隔離組 件550可用來耦合每一系統。例如,隔離組件55〇可包含一埶 隔絕之熱隔絕組件以及一提供真空隔絕之閘閥組件兩者至少其^,中、 之一。此外,例如傳送系統530可用來當作隔離組件55〇的一部广 或者,在另一實施例中,圖3C呈現一用於在基板上執行乾= 電漿移除處理的處理系統600。處理系統6〇〇乃包含一第—卢、= 統610以及一第二處理系統620,其中第一處理系統6 j 〇乃如^所二 般地垂直堆疊於第二處理系統⑽之上。例如,第—處理^ ^ 可包含一化學處理系統,而第二處理系統62〇則可包含—熱、斤^ 15 1343595 或者,第二處理,纽62G也可包含—例如水清洗系統之基板清 洗系統。 且,如圖3C所示,一傳送系統630可轉合至第一處理系〇, 以便將基板傳送進出第一處理系統610,並且可耦合至第二声理系 統620以便將基板傳送進出第二處理系統620。此外,傳送系 1 克63〇 可與一或多個基板匣(未顯示)交換基板。雖然圖3C中只顯示出 •-兩個處理系統,其他處理系統(包含例如蝕刻系統、沈積、系统、 ^佈系統、圖案化系統以及量測系統等等的裝置)亦可接觸到傳 • 迗系統630。為了隔離第一及第二系統中所進行的處理,一隔離組 件650可用來耦合每一系統。例如,隔離組件650可包含一提供熱 _ 祕之熱隔絕組件以及-提供真空隔絕之閘閥組件兩者至少^'中、 之一。此外,例如傳送系統630可用來當作隔離組件65〇的一部份。 如圖4所示,一化學處理系統71〇包含一溫控基板支架74〇,其 設置為可實質熱隔絕於化學處理室711,且可支撐基板742;並包含 一柄合於化學處理室711之真空泵系統750以排空化學處理室711; 以及一氣體配送系統760,用於將處理氣體導入化學處理室γη中 之處理空間762。基板742可透過傳送開口794而被傳送進出化學處 理室711。 ' 此外,化學處理系統710包含一耦合至處理室溫控系統768之處 • 理室溫控元件766。處理室溫控元件766可包含一加熱單元、一冷 卻單元或兩者皆有。且,化學處理系統710更包含一耦合至氣體配 送溫控系統769之氣體配送溫控元件767。氣體配送溫控元件767可 包含一加熱單元、一冷卻單元或兩者皆有。 如圖4所示’化學處理系統71〇更包含一具有基板支架組件744 . 之基板支架740。基本支架組件744可提供許多用以熱控制及處理 基板742的功能。例如’基板支架740以及基板支架組件744可包含 或不包含基板夾持系統(也就是電動式或機械式夾持系統)、加熱 系統、冷卻系統以及用於改善基板742以及基板支架740之間熱傳 導之基板背面氣體供應系統等等。 16 1343595 以及基板升降組件_。控制器875可包含一微處理器 ^及-數师0埠’其可產蚁夠的控制電壓以傳達並啟動對^ 处理糸統820之輸入,並可監控熱處理系統82〇之輸出。 、 關於熱處理系統820之更進一步的細節乃描述於美國專 號 10/704,969之發明名稱為「pr〇cessing system and meth〇d 加
Aermallyjreating asubstrate」,其完整的内容收錄於此以供參照。 雖然前面^堇詳細描述本發明之特定實施例,對於熟習本技藝
Hi ΐ著悖離本發明之新穎性教導以及優點之情形下,對^ 前述示範實施例之各種修改均屬可行。 、
【圖式簡單說明】 在所附圖示中: 圖1A^1G說明當在一後段製程(BE0L)之互連線/内連線結構 中形成溝渠或介層窗時,處理基板的順序; 圖2說明根據本發明之一實施例中之一處理基板的方法; 圖3A〜3C顯示—示意圖,說明根據本發明之另一實你 處理系統; 圖4顯τ本發明之另一實施例之一化學處理系統;以及 圖5顯示本發明之另一實施例之一熱處理系統。 元件符號說明: 110 微影遮罩層 112 圖案 114 側壁 120 硬性遮罩層 122 硬性遮罩圖案 124 側壁 八 130 介電骐 132 特徵部 18

Claims (1)

  1. — 法種gig成一用以將㈣膜圖案化之硬性遮罩的方 ^).在3亥介電膜上方形成一硬性遮軍層; b)·在該硬性遮罩層上方形成—微^ 利用微影處理所形成之圖案;以及“層中亚具有 C)· Ϊ用厂乾式非電漿姓刻處理而將該圖案自該微影層轉 ^至邊硬性鮮層’該乾式非㈣侧處理包含下列步 i_ f該硬性縣層透過额影層而絲至理 體’該處理氣體乃包含HF或而3或其兩者的以 =利用自我岐處理而化學性地改變該硬性^ 罩層之一表面層; 熱處理該已化學改變之表面層以便脫附該已化學 改變之表面層;及 2, 重複該暴露以及該熱處理該硬性遮罩層的步驟, 直到該圖案移轉至該硬性遮罩声。 =請專利顏第丨項之在紐上形成^⑽介電 ^化之硬性Ιέ罩的方法’其中該轉移該圖案之步驟包含. a)·在執行該乾式非電漿蝕刻處理之前,先利用一乾將 餘刻處理絲_硬性遮罩層,以暴露出該硬 之—下方表面;以及 芊茂 Ν' 乾式非電漿餘刻處理來修正該硬性遮罩層之該 3. 100年1月26曰修正替換頁 9611〇551(無劃線) 申請專利範圍 11. 111. =請專利範圍第1項之在基板上形成—用以將介電膜圖 二之硬性遮罩的方法,其中該暴露步驟係於一處理壓力 "於約lmtorr〜1 〇〇 torr之間中進行。 2請專纖H第1項之在基板上形成—用簡介電膜圖 *之硬性鮮的方法,其巾絲露步驟係於該基板溫度 4. 100年1月26曰修正替換頁 %11〇55丨(無劃線)、 丨抝年|月*修正替換頁| 介於約HTC〜200。^·^^ ^申請專利範圍第丨項之在基板上 ;化之硬性遮罩的方法,其中該暴露1二 露至更包含-惰性_之處理氣體中π^將趙板暴 ^申請專利範圍第5項之在基 案化之硬性遮罩的方法,i中 :^ 2膜圖 露至更包含-鈍氣之處理氣=暴路步驟包含㈣基板暴 之在基板上形成1⑽介電膜圖 :===法’其中該熱處理步驟包含提高該基 項之在基板上形成-用以將介電膜圖 其中該熱處理步驟包含提高該基 安8項之在基板上形成—用以將介電膜圖 '二ί;;罩的方法,其中該熱處理步驟乃於導入-情 項之在基板上形成—用以將介電膜圖 ί 」域罩的方法,其中該導人步驟包含導人一氮氣。 ^申μ專概圍幻項之在基板上形成 膜 案化之硬㈣罩的方法,更包含下列㈣·· _圖 a).圖案移轉至該硬性遮罩之後,接著移除該微影層; b). f移除該微影層之後,利用一乾式電漿姓刻處理在該介 電膜中钱刻一介電特徵部,以便僅移轉該硬性遮 圖案至該介電膜。 曰 如申凊專!]第U項之在基板上形成—用以將介電膜 案化之硬性遮罩的方法,其中該移除該微影層之步驟包含 利用-乾式f駄化處理或—濕式瓣處縣移除該微影 層0 1343595 _ 月你修正替換頁I 100年1月26日修正 如申請專利範圍第--J L 96llQ551(^jW^ 案化之硬性遮罩的方法,兑=扳上,成—用以將介電膜圖 含在一多孔性介電膜或介電特徵部之步驟包 之組合中蝕刻該介電特徵部f性η電膜,或是前述兩者 如申凊專利範圍第13項之在其 、 案化之硬性遮罩的方法,盆二=成—用以將介電膜圖 含在-具有-單相材質、特徵部之步驟包 孔性薄膜中蝕刻該介電特徵部。貝或疋則兩者之組合的多 如申凊專利範圍第11項之在美 、 案化之硬性遮罩的方法,复;一用以將介電膜圖 含在一有機材質或無機材“是二特徵部之步驟包 介電特徵部。 '疋則述兩者之組合中蝕刻該 如申凊專利範圍第15項之在美拓μ 案化之硬性遮罩的方法,以將介電臈圖 材質中軸亥介電特 案化之硬性遮罩的方法,其中 ^ ^將介電膜圖 含在-含树、碳以及氧部之步驟包 如申請專利範圍第Π項之在基板上幵^一刻该介電特徵部。 案化之硬性遮罩的方法,其中飿將介電膜圖 包^在一含氫之集合薄膜中飯刻該部之步驟更 9·如申請專利範圍第1項之在基板上…_!^。卜 性遮罩的方法’其中該形成f 電膜圖 包含形成一氧化矽(SiOx)層。 性遮罩層之步驟 如申請專利範圍第n項之在基板上 案化之硬性遮罩的方法,更包含將介電膜圖 修正該介電特徵部。 钇式非電漿處理來 如申請專利範圍第20項之在基板上形 案化之硬性遮罩的方法’其中該形成-微影;:S:: 13. 14 15 16. 17. 18. 20.女 21.如 23 1343595 月你修正替换頁 100年1月26日修正替換頁 96110551(無劃線) 形成一微影特徵部圖案,其具有比該介電特徵部之臨^~~ 寸較小之臨界尺寸。 十一、圖式:
    鏐 24
TW096110551A 2006-03-28 2007-03-27 Method and system for patterning a dielectric film TWI343595B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/390,197 US7288483B1 (en) 2006-03-28 2006-03-28 Method and system for patterning a dielectric film

Publications (2)

Publication Number Publication Date
TW200802535A TW200802535A (en) 2008-01-01
TWI343595B true TWI343595B (en) 2011-06-11

Family

ID=38575875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096110551A TWI343595B (en) 2006-03-28 2007-03-27 Method and system for patterning a dielectric film

Country Status (3)

Country Link
US (1) US7288483B1 (zh)
TW (1) TWI343595B (zh)
WO (1) WO2007126445A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090231714A1 (en) 2005-09-19 2009-09-17 Yang Zhao Transparent anti-reflective article and method of fabricating same
WO2007053242A2 (en) * 2005-09-19 2007-05-10 Wayne State University Transparent hydrophobic article having self-cleaning and liquid repellant features and method of fabricating same
US7795148B2 (en) * 2006-03-28 2010-09-14 Tokyo Electron Limited Method for removing damaged dielectric material
US7368393B2 (en) * 2006-04-20 2008-05-06 International Business Machines Corporation Chemical oxide removal of plasma damaged SiCOH low k dielectrics
JP4939864B2 (ja) * 2006-07-25 2012-05-30 東京エレクトロン株式会社 ガス供給装置、ガス供給方法、薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
US8202803B2 (en) * 2009-12-11 2012-06-19 Tokyo Electron Limited Method to remove capping layer of insulation dielectric in interconnect structures
TWI476953B (zh) * 2012-08-10 2015-03-11 Univ Nat Taiwan 半導體發光元件及其製作方法
FR3000602B1 (fr) * 2012-12-28 2016-06-24 Commissariat A L Energie Atomique Et Aux Energies Alternatives Procede de gravure d'un materiau dielectrique poreux
JP6499001B2 (ja) * 2015-04-20 2019-04-10 東京エレクトロン株式会社 多孔質膜をエッチングする方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838055A (en) * 1997-05-29 1998-11-17 International Business Machines Corporation Trench sidewall patterned by vapor phase etching
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6451712B1 (en) * 2000-12-18 2002-09-17 International Business Machines Corporation Method for forming a porous dielectric material layer in a semiconductor device and device formed
US6743725B1 (en) * 2001-08-13 2004-06-01 Lsi Logic Corporation High selectivity SiC etch in integrated circuit fabrication
US6773873B2 (en) * 2002-03-25 2004-08-10 Advanced Technology Materials, Inc. pH buffered compositions useful for cleaning residue from semiconductor substrates
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
US20040121604A1 (en) * 2002-12-18 2004-06-24 Chun-Feng Nieh Method of etching a low-k dielectric layer
US6911383B2 (en) * 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
TWI220774B (en) * 2003-11-03 2004-09-01 Univ Nat Sun Yat Sen Method for patterning low dielectric constant film and method for manufacturing dual damascene structure
US20050227494A1 (en) * 2004-03-30 2005-10-13 Tokyo Electron Limited Processing system and method for treating a substrate
US7067379B2 (en) * 2004-01-08 2006-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide gate transistors and method of manufacture

Also Published As

Publication number Publication date
WO2007126445A3 (en) 2008-02-07
TW200802535A (en) 2008-01-01
US20070238298A1 (en) 2007-10-11
WO2007126445A2 (en) 2007-11-08
US7288483B1 (en) 2007-10-30

Similar Documents

Publication Publication Date Title
TWI343595B (en) Method and system for patterning a dielectric film
TWI385728B (zh) 受損介電材料之移除方法
TWI488239B (zh) 互連線結構中之絕緣介電質的覆蓋層之移除方法
TWI746728B (zh) 半導體處理裝置
TWI375991B (en) Method for multi-layer resist plasma etch
KR102394042B1 (ko) 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법
JP4842263B2 (ja) Tera層を化学処理するための処理システムおよび方法
TWI579892B (zh) 用以形成具有多膜層的間隔壁之蝕刻方法
JP6280030B2 (ja) 多層マスクのパターン限界寸法及びインテグリティを制御するためのエッチングプロセス
TWI587390B (zh) 用以蝕刻有機硬遮罩之方法
TWI352387B (en) Etch methods to form anisotropic features for high
TWI423330B (zh) 損壞之多重堆疊雙層膜的選擇性移除方法
KR101569938B1 (ko) 임계 치수 바이어스가 감소된 실리콘 함유 반사 방지 코팅층의 에칭 방법
TW201220004A (en) Mask pattern forming method, fine pattern forming method, and film deposition apparatus
TW200929358A (en) Method of manufacturing semiconductor device, apparatus for manufacturing semiconductor device, control program, and program storage medium
TW201128705A (en) Method for reworking a silicon-containing ARC layer on a substrate
TW201021116A (en) Plasma etching method, control program and computer storage medium
US20040185674A1 (en) Nitrogen-free hard mask over low K dielectric
KR101097470B1 (ko) 반도체 장치의 미세 패턴 형성방법
JP4999419B2 (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
JP2003173951A (ja) 電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス
TW201246296A (en) Pattern forming method

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees