TWI343110B - Process of embedded circuit board having a conductive hole - Google Patents
Process of embedded circuit board having a conductive hole Download PDFInfo
- Publication number
- TWI343110B TWI343110B TW96122014A TW96122014A TWI343110B TW I343110 B TWI343110 B TW I343110B TW 96122014 A TW96122014 A TW 96122014A TW 96122014 A TW96122014 A TW 96122014A TW I343110 B TWI343110 B TW I343110B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- circuit
- buried
- opening
- conductive
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims description 15
- 238000007747 plating Methods 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 2
- 241000482268 Zea mays subsp. mays Species 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910001335 Galvanized steel Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 240000008866 Ziziphus nummularia Species 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000008397 galvanized steel Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
0611002 22553twf.doc/n 九、發明說明： 【發明所屬之技術領域】 種線路板製程（Circuit Board 於一種具有導電孔之内埋式線路 本發明是有關於— Process)，且特別是有關 板製程。 【先前技術】 (dt隨電子工業之生產技術的突飛猛進，線路板 (C_t BGard)可搭載各種體積精巧之電子零件，以廣 泛地應祕各種不同功能的電子產品 之
r:製作過程。請參她至圖二至圖F =包=:路;。習知之線路 mm/ 圖A所示，提供一基板 人八 土板110具有一介電層112以及二銅箔層114, "電層112配設於二銅箔層114之間。麸 示，以機械鑽孔之方式於基板110上形成、一通孔f20。所 接者’如圖1C所示，利用電鍍製程於銅箱層114以 上形成—導電層13G’導電層⑽係可電 電層112兩側之線路。緊接著，如圖1D所示， / Μ ’曰130上形成一圖案化光阻層140，其中圖案化光 露出部份導電層130。接著，如圖1£所示’以 声Μ 〇最ΐ層14 0為罩幕，並利用餘刻技術對圖案化光阻 路Γ份導電層130以及銅箱層114進行圖案化 _ J，圖案化導電層13G’以及圖案化_層114,， Θ案匕V電層i3G，以及圖案化銅溶層114，即構成一圖案 1343110 061J 002 22553twf.doc/n =線路層15〇。之後，如圖1F所示，移除圖案化光阻層 140 ’以完成習知之線路板100的製作。 提的是，在频電路的設計純複雜以及愈趨 精細的情況下，祕板k線路設計亦愈職細。然而，
在上述形成圖案化線路層15〇之過程中，習知技術係應用 钱刻製程來移除圖案化光阻層刚暴露之部份導電層^ ，_層114’以製作出圖案化線路層15〇。其中，θ由於 銅清層114以及材質例如是銅之導電㉟13〇在形成過程中 其厚度有較大之變異性（即圖案化線路層15〇之表面較不 平整）’且習知技術無法穩定地控制姓刻變異性（敍刻液對 銅箱層m以及導電们30之姓刻程度），因此習知技術製 作出之圖案化線路層15〇其祕寬度不Μ合細線路之規 格(餘刻液會對銅闕114以及導電層13G過度㈣而導致 ，路寬度不易符合細線路之規格）。換言之，f知之線路板 衣程不易製作出具有細線路之線路板。此外，在習知技術 中’圖案化線路層150與介電層112間僅具有一接觸面， 因此習知之®案化線路層15G容易因不當之外力而自介電 層112上剝落，導致線路板1〇〇之可靠度降低。 此外，在後續的晶片封裝製程中，由於圖案化線路層 150之表面較不平整。因此，當晶片配設於線路板⑽上 時’晶片無法有效地與線路板100接合，造成晶片與線路 板100間之電性連接品質不佳。另一方面，由於圖案化線 路層之表料平整’因此當W配設於線路板i⑽時，晶 片與線路板100間之接觸應力分布即不平均，進而影響晶 0611002 22553twf.doc/n 片封裝結構之可靠度。 【發明内容】 本發明是提供一種具有導電孔之内埋式線路板製 铋，其製作出具有較佳可靠度之線路板，且線路板 較佳之平做，叫效軸接合。叛表面有 為達上述或是其他目的，本發明提出一種具有導電孔 ^埋式線路板製程，其包括下财驟：首先，提供-内 二L線路基板，其包括—介電層、—第—線路層以及—第 二枣路層。其中，介電層具有相對應之一第一表面與一第 側線路層内埋於第一表面’且第一線路層之外 面，且μ第—表面共平面，而第二線路層内埋於第二表 於内埋^二線路層之外側表面與第二表面共平面。然後， 第二表式線路基板上形成一開孔。接著，於該第一表面、 一表^面^及開孔之内壁上形成一導電層。之後，移除第 電孔。第—表面上以及開孔外側之導電層，以形成一導 開孔^本發明之—實施例中，於第—表面、第二表面以及 第〜表内壁^形成導電層之方式包括下列步驟：首先，於 層。、第二表面以及開孔之内壁上形成一電鍍種子 電鮮展I於電鍵種子層上形成一電链層，*導電層包括 又曰以及電鍍種子層。 ^本發明之一實施例中，電鍍種子層為化學銅層。 開孔之^明之—實施例中，於第—表面、第二表面以及 壁上形成導電層之後更包括下列步驟：首先，於 1343110 0611002 22553twf.doc/n 開孔中填充一絕緣材料。接著，移除 # _ 上以及開孔外側之導電層。之後 二面、第二表面 與第二表面共平面。 H緣材料與第-表面 在本發明所製作出之線路板中 層之第-表面與第二表面，且線路層之外==介; 第二Γ共平面，而導電層則是配電 本發明所製作出之之内埋式線=較= 内埋於介電層之第-表面以及第二夺而由於上逑線路層係 電層之間有較佳之接合性質。另外:由於與介 介電層中，因此本發明在製作具有 =^層疋内埋於 時，線路層之線路寬度即不易受到製埋式線路板 影響，即線路層之線路寬度能符合細線路之Hi刻液 本發明能製作出品質錄之細祕板。袼。換S之’ 易懂i 他目的、特徵和優點能更明顯 明如下了文特舉實施例，並配合所_式，作詳細說 【實施方式】 圖2繪示為本發明較佳實施例之一 埋式線路_製作流程圖。¥電孔之内 式線路板製程包括下列步驟圖執=實施例之内埋 内埋式線路基板。接菩： 執仃步驟L提供- 上形成—開孔。然^執内埋式線路基板 执仃步驟S3’於内埋式線路基板之 0611002 22553twf.doc/n 第-表面、第二表面以及開孔内壁上形成一導電層。之後， t行步驟S4,移除第—表面、第二表面上以及開孔外側之 ^電層’ 導電孔。下文中，本實施娜以詳細之 々IL私剖面圖來說明上述之線路板製程。 圖3A至：3E纟會不為@ 2之具有導電孔之内埋式線路板 ’程剖賴。此内埋式線路板的製作方法如下所述：首 ，，如圖3A所示，提供一内埋式線路基板21〇，其包括— 二電層212、-第-線路層214以及—第二線路層216。复 中，介電層2U料相對應之一第—表面212&與一第二^ 面12b而第一線路層214是内埋於第一表面212a，且第 了線路層214之外側表面與第一表面212a共平面。此外， 第線路層216是内埋於第二表面212b，且第二線路層216 之外側表面與第二表面21沘共平面。接著，如圖3B所示， 於内埋式線路基板21G上形成-開孔22G。舉例來說，開 ^ 220可以是一通孔（through hole)或是一盲孔（blind 22〇圖3B繪示之開孔220係以通孔為例，而形成開孔 方式可以是機械鑽孔、雷射燒孔或是其他適當之方 式0 於内埋式線路基板210上形成開孔220之後，接著如 圖3C至闇。〇 ^ D所示’於第一表面212a、第二表面212b以 及開孔^ < $ ϋ之内壁上形成一導電層230。在本實施例中， ^ V电層230例如是包括下列步驟：首先，如圖3c所 示，於第〜士 不表面212a、第二表面212b以及開孔220之内 土上七成〜電鍍種子層232。其中，電鍍種子層232例如 0611002 22553twf.d〇c/i 疋利用化學銅製程而形成於第—表面212a、第二表面幻此 以及開孔220内壁上之化學鋼層。接著，如圖3D所示， 於電鍍種子層232上形成一電鍍層234。電鍍層234例如 是藉由電鍍製程而形成之一電鍍鋼層，而本實施例之導電 層230即包括電鍍種子層232以及形成於電鍍種子層232 上之電鍍層234。 於第一表面212a、第二表面212b以及開孔220内壁 上形成導電層230之後，接著如圖3E所示，移除第一表 面212a、第二表面212b上以及開孔22〇外側之導電層 230。舉例來說，本實施例可以利用機械研磨或是化學研磨 等適當方式來移除第一表面212a、第二表面2l2b上以及 開孔220外側之導電層230。在執行圖3E之步驟後，導電 層230僅配設於開孔220内壁，且分佈於第一線路層214 以及第二線路層216之側面，以電性連接第一線路層214 與第二線路層216。如此一來，内埋式線路板2〇〇即具有 一電性連接第一線路層214與第二線路層216之導電孔 240。此外，本實施例可以有效地改善習知之線路板表面不 平整之問題（線路板之表面不平整是由導電層之形成厚度 變異性所導致）。換言之，本實施例之内埋式線路板2〇〇 即具有較佳之表面平整度。 此外，為防止外界環境之水氣進入開孔230中，造成 爆米花效應（Popcorn Effect)。在另一較佳實施例中，在第 一表面212a、第二表面212b以及開孔220之内壁上形成 導電層230(如圖3D所示）之後可以於開孔220中填充一例 0611002 22553twf.doc/n 如疋油墨的絕緣材料250(如圖4A所示），以防止爆米花效 應劣化内埋式線路板。當然，於開孔22〇中填充絕緣材料 250之後，本實施例同樣可利用機械研磨或是其他適當之 方式來移除第一表面212a、第二表面212b上、開孔22〇 外侧之導電層230以及部份位於開孔22〇外側之絕 离如圖4B戶斤示），以使填充於開孔22〇之絕緣材料材= 與第-表面212a與第二表面212b共平面。換言之，本者 施例之内埋式線路板，除了有較佳之表面平整度之外1 本實施例絲有效地防止爆純效應劣㈣埋魏路板。 亦即，本實_之_續路板·，機狀結構 綜上所述，本發明是於一内埋式線路基板中製作一又導 層。相_知技術， 介電細埋於 線路層具有較佳之;^之本發明之内埋式線路板其 (二）由於本發明之線路層是内埋於介電層中 製作具有導電孔之内埋式線路板時，線路 j衣私所應用之_液作用而影響到線路層ς j又 線路層之線路寬度即能符合細線路之規格。換Ί ^ 明所製作出之内埋式線路板為具有較佳品質之二路本么 (三)在本發明中，線路層是内埋於介電d 與弟二表面，且線路層之外側表d 1343110 0611002 22553twf.d〇c/n 導is ^外’電性連接介電層兩側之導電層僅配叹於 :)在^明之内埋式線路板有較^ 整之表面心二由於本發明之内埋式線路板有較平 地與内埋式線路板接合日片 日日片此有效 較佳之電性連接品質。此外片路板之間即具有 有較平敕W 卜由於本發明之㈣式線路板 片與“：此當晶片配置於内埋式線路板時，晶 之，即具妹平均之應力分佈。換言 之可靠度。/、埋式線路板所構成之晶片封裝結構有較佳 限定發明已以較佳實施例揭露如上，然其並非用以 和範圍^何㈣此技藝者，在*麟本發明之精神 y當，::ΪΓΐ==者::本發明之保護 【圖式簡單說明】 面圖圖1Α至圖IF繪示為習知之—種線路板製程的流程剖 圖2繪示為本發明較佳實施例之一種具有導電孔之内 式線路板的製作流程圖。 圖3A至3E %示為圖2之具有導電孔之内埋式線 程剖面圖。 圖4A至4B繪示為本發明較佳實施例之另一種具有導 之内埋式線路板的部分製程剖面圖。 12 1343110
0611002 22553twf.doc/n 【主要元件符號說明】 100 :線路板 112 :介電層 114’ ：圖案化銅箔層 130 :導電層 140 :圖案化光阻層 200、200’ ：内埋式線路板 212 :介電層 212b :第二表面 216 :第二線路層 230 :導電層 234 :電鍍層 250 :絕緣材料 110 :基板 114 :銅箔層 120 :通孔 130’ ：圖案化導電層 150 :圖案化線路層 210 :内埋式線路基板 212a :第一表面 214 :第一線路層 220 :開孔 232 :電鍍種子層 240 :導電孔 S1〜S4 :各個步驟 13 (S )
Claims (1)
1343110 99-11-18 十、申請專利範圍： 1. 一種具有導電孔之内埋式線路板製程，包括： 提供一内埋式線路基板，其包括一介電層、一第一線 路層以及一第二線路層，其中該介電層具有相對應之一第 一表面與一第二表面，該第一線路層内埋於該第一表面， 且該第一線路層之外側表面與該第一表面共平面，而該第 二線路層内埋於該第二表面，且該第二線路層之外侧表面 與該第二表面共平面； 於該内埋式線路基板上形成一開孔； 於該第一表面、該第二表面以及該開孔之内壁上形成 一電鑛種子層； 於該電鍍種子層上形成一電鍍層，其中該電鍍層以及 該電鍍種子層構成一導電層；以及 完全移除該第一表面、該第二表面上以及該開孔外側 之該導電層，以形成一導電孔，其中該導電孔電性連接該 第一線路層與該第二線路層。 2. 如申請專利範圍第1項所述之具有導電孔之内埋式 線路板製程，其中該電鍍種子層為化學銅層。 3. 如申請專利範圍第1項所述之具有導電孔之内埋式 線路板製程，其中於該第一表面、該第二表面以及該開孔 之内壁上形成該導電層之後，更包括： 於該開孔中填充一絕緣材料； 移除該第一表面、該第二表面上以及該開孔外侧之該 導電層；以及 使該絕緣材料與該第一表面與該第二表面共平面。 £ 14
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW96122014A TWI343110B (en) | 2007-06-20 | 2007-06-20 | Process of embedded circuit board having a conductive hole |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW96122014A TWI343110B (en) | 2007-06-20 | 2007-06-20 | Process of embedded circuit board having a conductive hole |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200901417A TW200901417A (en) | 2009-01-01 |
| TWI343110B true TWI343110B (en) | 2011-06-01 |
Family
ID=44721654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW96122014A TWI343110B (en) | 2007-06-20 | 2007-06-20 | Process of embedded circuit board having a conductive hole |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI343110B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10109588B2 (en) | 2015-05-15 | 2018-10-23 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and package-on-package structure including the same |
| KR102021886B1 (ko) * | 2015-05-15 | 2019-09-18 | 삼성전자주식회사 | 전자부품 패키지 및 패키지 온 패키지 구조 |
-
2007
- 2007-06-20 TW TW96122014A patent/TWI343110B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200901417A (en) | 2009-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI712145B (zh) | 界面結構和形成其之方法 | |
| TWI466607B (zh) | 具有內埋元件的電路板及其製作方法 | |
| US20080117608A1 (en) | Printed circuit board and fabricating method thereof | |
| US20070020914A1 (en) | Circuit substrate and method of manufacturing the same | |
| TWI538584B (zh) | 埋入式高密度互連印刷電路板及其製作方法 | |
| TWI525769B (zh) | 封裝基板及其製法 | |
| TW201427509A (zh) | 具有內埋元件的電路板及其製作方法 | |
| US20150282317A1 (en) | Edge contacts of circuit boards, and related apparatus and methods | |
| CN101534610A (zh) | 埋入式电容元件电路板及其制造方法 | |
| US20190254164A1 (en) | Circuit board, method of manufacturing circuit board, and electronic device | |
| CN100505178C (zh) | 贯通基板、内插器以及贯通基板的制造方法 | |
| JP2003297918A5 (zh) | ||
| TWI343110B (en) | Process of embedded circuit board having a conductive hole | |
| TWI558285B (zh) | 柔性電路板及其製作方法、電子裝置 | |
| TW201233264A (en) | Method for manufacturing flexible and hard composite printed circuit board | |
| TWI503902B (zh) | 半導體封裝件及其製法 | |
| US20140059852A1 (en) | Multi-layer printed circuit board comprising film and method for fabricating the same | |
| WO2023000392A1 (zh) | 过孔结构及其制备方法以及过孔结构的阻抗的调节方法 | |
| TWI566330B (zh) | 電子封裝結構之製法 | |
| TWI551207B (zh) | 基板結構及其製法 | |
| CN103906354B (zh) | 电路板及其制造方法 | |
| CN101160027A (zh) | 制作电路板的方法及具有镀通孔结构的复合线路基板 | |
| TWI306729B (en) | Method for making circuit board and multi-layer substrate with plated through hole structure | |
| TWI342171B (en) | Circuit board with embedded capacitance component and method for fabricating the same | |
| CN101562951B (zh) | 线路板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |