TWI342172B - Circuit board and method for manufacturing the same - Google Patents

Description

1342172 九、發明說明： 【發明所屬之技術領域】 特別是關於一種利用 本發明係關於一種製作電路板的方法 電泳沉積來製作電路板的方法。 【先前技術】

隨著科技的進步以及生活品質的提升，消費者對於電子產品 的要求除了功能強大之外，更要求輕、薄、短、小。因此，市: 上電子產品的積集度(integration)愈來愈高，功能也愈來愈強。 為了符合上述的發展趨勢，電子產品内的裝設電子元件的電 路板也逐漸地由單一線路層發展到雙層、四層、八層，甚至十層 線路層社，使彳f電村件能更㈣雜絲·板上以利縮 小電子產品的體積。 ’ 請參照圖- A至圖- C，顯示習知電路板的製造方法示意 圖，在此以具有四層線路層之電路板為例。請參照圖一 A，提供 基板10，並且分別在基板1〇的上下兩側面上，分別形成第一 線路層U。其中，第一線路層u係利用微影、蝕刻等方法製作 而成。 請參照圖一 B，形成第一線路層11於基板10的兩側面之後， 在第一線路層11及部分的基板10上壓合一絕緣之介電層12與接 合於介電層12上的鋼箔13 (Copper foil)。其中，介電層12可兔 一 PP 膠片（prepreg)。 … 請參照圖一 C，在基板1〇的兩側分別壓合介電層12/銅箔13 之後，在銅箔13上進行微影、蝕刻等方法，以形成第二線路層 5 1342172 14接著开>成一銲罩層15 (s〇idermask)於第二線路層14上’ 以避免金屬線路氧化和焊接短路。其中，銲罩層15係經過曝光及 顯影的步驟’縣除部分之銲罩層15以露㈣分之金属線路。 最後’外露之金屬、線路表面形成一層船錫或錄/金層，以保護 線路並作輕路贿外的触π (figure)。糾，在第-線路 層11與第二線路層14之間’可具有多個導孔17 α提供兩線路舞 間之電性連接。 9 然而，在習知的電路板中，介電層12本身具有一定的厚度， 一般來說，厚度約為4〇微米(4〇至1〇〇微米不等）。因此，若能減 小介電層12之厚度，必定能使電路板更為輕薄。同時，也能在一 定的厚度聞下，製作具有更多層祕層的電雜，以提升積集 度。 爰是，鐘於上述習知技術中所仍然不足之處，對此提供一實 際有效的解決方案，係為當前技術所必需。 【發明内容】 本發明之一目的係在於提供一厚度更小之製造電路板的方 法。 本發明之另一目的係在於提供一製造電路板的方法，可在一 定的厚度内，提高電路佈局的密度。 本發明所提供之製作電路板的方法，包括下列步驟。製作第 一線路層於一基板上。進行電泳沉積程序，在第一線路層外表面 形成一絕緣層，以及形成一第二線路層於絕緣層及基板表面上。 本發明所提供之製作電路板的方法’包括下列步驟。首先， 6 1342172 提供一基板。分別形成一第一線路層於基板之上下兩側面上。進 行電冰沉積程序，在第一線路層外表面形成一絕緣層，接著，形 . 成第二線路層於該絕緣層與該基板上。然後，形成一銲罩層於第 二線路層上，並進行一曝光顯影步驟，曝露出部份第二線路層， " 以形成多數個對外接點。 、 關於本發明之優點與精神，以及更詳細的實施方式可以藉由 以下的實施方式以及所附圖式得到進一步的瞭解。 •【實r式】 請參照圖二A至圖六’顯示本發明之電路板的製造方法示意 圖。請參照圖二A ,首先提供一基板2〇，且此基板20的材質可 為BT、FR4，或相關之板材。接著，分別形成一第一線路層21 於基板20之上下兩侧面上。另外，可參照圖二B，圖二B係為圖 二A的俯視圖，顯示了第一線路層21在基板2〇上交錯分佈。而 且，圖二A即為圖二B中，位於b_b，剖面線之剖面圖。 • 其中，第一線路層21的製作方法主要是先分別形成金屬層於 基板20之上下兩側面上，接著形成光阻圖案在金屬層上。然後， 餘刻部份的金騎，只留下所需的金屬_。最後，再移除光阻 圖案，以形成第-線路層21。在上述製程中，形成金屬層之方法 • 可為電電鍍或無電電鍍，而光阻圖案可為乾膜。 . 請參照圖三A ’當第一線路層21形成於基板20上之後，接 耆進行-電泳沉積程序，在第—線路層21外表面形成一絕緣層 。此絕緣層22翻來作為與其他線路層間的介電層。 值得注意的是’絕緣層22僅被形成於$—線路層Μ的外表 7 1342172 面，並未形成於基板的表面。可同時參照圖三β，圖三b係為 圖三A的俯視圖’顯示了絕緣層22僅覆蓋了第-線路層21。同 樣地，圖三A即為圖三b中，位於c_c，剖面線之剖面圖。 第程序，更包括下列步驟：沉積高分子微胞於 絲面，接著進行—熱處理料，使高分子微胞聚

其中，1¾分子微胞會先被分散於溶液中，再利用電場作用將 f分子微胞電泳沉積在第-翁層21外表面。由於雜中的微胞 是-種未聚合的高分子，沉積在第—線路層21外表面時仍呈膠 狀’以’需進.行-熱處理程序’熱處理程序至少包含脫水及環 化的過程，使高分子微胞聚合成所需的高分子型態。 义其中，高分子微胞包含石夕氧無機粒子及高分子前驅物高分 子刖驅物可從㈣亞麟脂及其触物、環氧細旨及其衍生物、 含齒素之高分子繼、賴、々、硫之_性高分子樹脂之组合 中選取之。

電泳沉積程序的優點是僅在線路層沉積形成絕緣層，而不形 成於基板上’ 可依照沉積的電流、f壓或時間來控制絕緣層的 厚度’甚至可達10微米以下。 請參照圖四A，當絕緣層22形成於第一線路層21外表面之 後’接著形成第二線路層24於絕緣層22與基板20上。與習知不 同的是，由於絕緣層22僅形成於第一線路層21的外表面，所以 本發明之第二線路層24不僅可形成於絕緣層22上，更可以形成 於基板20上。 其中，第二線路層24的製作方法主要是先分別形成金屬層於 8 1342172 基板20之上下兩側面上及絕緣層22 後再移除植圖案，以形成第二線路層Μ。在上 成金屬層之方法可為有電魏或無電電錢，而光阻圖案可為乾瘀 A即，圖四B係為圖四A的俯視圖。同樣地，圖四 層24與第一線路層21的分布型態不僅可為交 針織狀刀布，亦可為重疊分布。由於第—線路層η與第二 份可具有_絲 __ ’猶_4分佈的部 声來於外層線路完成後’必須披覆-絕緣的保護 焊接鱗。耻，當第二細24形成於絕 ，層22 ”基板2G上之後’可對此基板2()進行—壓 =路上/兩:Γ及第二線路層24表面壓合-介電層25，用 保遵線路層。其中’此介電層25之材質可為絕緣之樹脂材料。 上述之介電層25亦可為銲罩層25(邊酸呔）。 二銲，5之材f可為感光絕緣材料。因此，可 露出部份第二線路層24，以形成多數個對 路並表面可形成一層妈錫或鎳/金層，以保護線 層21H 點27。另外，可依照需求，在第一線路 22 26 * 値得'主思的疋’本發明並不限麵應用於如上述實施 1342172 例中具有四層線路層之電路板。本發明亦可應用於具有四層線路 層以上之電路板，且每層線路層間的介電層，係以電泳沉積程 所形成之絕緣層來取代。 綜上所述，本發明所提供之製作電路板的方法，係以電泳沉 積程序所形成之絕緣層來取代習知使用壓合方式形成之介電層二 一般來說，習知介電層厚度約為40微米(4〇至1〇〇微米不等），而 本發明絕緣層之厚度小於3G微米，甚至可控制小於1〇微米。 因此，應用本發明可大幅且有效地減低電路板厚度。甚至， 在-定的厚如’可製歧多層且更料的_層，以提高電路 佈局的密度，藉此符合電子產品輕、薄、短、核魏強 展趨勢。 、本發_以較佳實例_如上，然其並_嫌定本發明精 神與發明實體僅止於上述實施_。對熟悉此項技術者，當可輕 易了解並利用其它元件或方式來產生_的功效。是以，在不脫 鉢發明之精神與範_所作之修改，均應包含在下述之申請專 利益图内。 【圖式簡單說明】 —藉由以下詳細之描述結合所_示，將可㈣的了解上述内 谷及此項發明之諸多優點，其中： 圖Α至圖一c係為一系列的電路板剖面圖，用以說明習 知電路板的製作流程； 圖A圖二a、圖四A、圖五及圖六係為一系列的電路板 剖面圖，用以說明本發明電路板的製作流程； 1342172 圖二B係為圖二A之俯視示意圖； 圖三B係為圖三A之俯視示意圖； 圖四B係為圖四A之俯視示意圖；及 圖六係為本發明另一實施例之剖面示意圖。 【主要元件符號說明】 第一線路層11、21 銅箔13 第二線路層14、24 導孔16、26 基板10、20 介電層12、25 絕緣層22 銲罩層15、25 接點17、27

Claims (1)

1. ι Μ II :冲/对.換更 • - — . · · '申請專利範園： .—種製作電路板的方法，包括下列步驟： 製作一第一線路層於一基板上； I 上；及 ====外表面形成-絕緣層，其中 職咖上，其中該第⑽ 2. 苐 利範圍第1項之製作電路板的方法，其中上述製作該 s於該基板上之步驟，更包括下列步驟： 〜 形成一金屬層於該基板上； 形成一光阻圖案於該金屬層上· 蝕刻該金屬層；且 移除該光阻圖案。 如申請專利範圍第 乾膜。 2項之製作電路板的方法，其中該光阻圖案為 利細第1項之製作電路板的方法，其巾上述進行電泳 在該第—線路科表面形n緣層之步驟，更包括 几積π分子微胞於該第一線路層外表面；且 進仃熱處理程序’使該高分子微胞聚合成該絕緣層。 1342172 i ! ' ·— ...... · 5, 如申請專利範圍第4項之製作電路板的方法，其中該高分子微胞 包含石夕氧無機粒子及高分子前驅物’該高分子前驅物可從聚醯亞 胺樹脂及其衍生物、環氧樹脂及其衍生物、含鹵素之高分子樹脂、 含礙、石夕、硫之耐燃性高分子樹脂之組合中選取之。 ψ 6. 如申請專利範圍第4項之製作電路板钓方法，其中該熱處理程序 -至少包含脫水及竣化的過程。 I i · |： 7.如申請專利範圍第1項之製作電路板的方法，其中該第二線路層 與該第一線路層之分布型態係為交錯式之針織狀分布。 .8.如申請專利範圍第1項之製作電路板的方法，其中該第二線路層 與該第一線路層之分布型態係為重疊分布。 9. 如申請專利範圍第2項之製作電路板的方法，其中該形成該金屬 -層之方法包括有電電鍍及無電電鑛。 10. 如申請專利範圍第1項之製作電路板的方法，其中上述製作該第 二線路層於該絕緣層與該基板上之步驟後，更包括對該基板進行 一壓合程序’在該基板上下兩側面各壓合一介電層。 1 11.如申請專利範圍第10項之製作電路板的方法，其中該介電層之 材質可為絕緣之樹脂材料。 13 1年Η #曰修(吏)止替換頁 99-11-5 12.如申請專利範圍第1項之製作電路板的方法，其中該基板之材質 可從ΒΤ、FR4之組合中選取之。 U‘一種製作電路板的方法，包括下列步驟： 提供一基板； 分別形成一第一線路層於該基板之上下兩侧面上； 進行電泳沉積程序’在該第一線路層外表面形成一絕緣層，其中 該絕緣層並未形成於該基板的表面上； 形成一第二線路層於該絕緣層與該基板上，其中該第二線路層不 接觸該第一線路層； 形成一銲罩層於該第二線路層上；及 進行一曝光顯影步驟，曝露出部份該第二線路層以形成多數個對 外接點。 14·如申請專利範圍第13項之製作電路板的方法，其中上述形成該 第線路層與該第二線路層係包括下列步驟. 形成一金屬層； 形成一光阻圖案於該金屬層上； 蝕刻該金屬層；且 移除該光阻圖案。 圖案 15為專利娜14項之製作_板的方法，其中該光阻 逡如申請專利範圍第13項之製作電路板的方法，其中上述進行電 =沉積程序，在該第-線路層絲面形成—絕緣層之步驟 括下列步驟： 沉積高分子微胞於該第一線路層外表面；且 進行-熱處理程序，使該高分子微胞聚合成該絕緣層。 17.如申請專利範圍第16項之製作電路板的方法，i中該古八子微 胞包含魏錢奸及高分子前驅物，該高分子前峨^聚酿 亞胺樹脂及其衍生物、環氧樹脂及其衍生物、含南素之高分子樹 脂、含麟、矽、硫之耐燃性高分子樹脂之組合中選取之了刀、 18·如申請專利範圍第16項之製作電路板的方法，其中該熱處理 序至少包含脫水及環化的過程。 ' 王 19. 如申請專利範圍第13項之製作電路板的方法，其中該第二線 層與該第一線路層之分布型態係為交錯式之針織狀分布。路 20. 如申請專利範圍第13項之製作電路板的方法，其中該第二 層與該第一線路層之分布型態係為重疊分布》 路 21. 如申請專利範圍第13項之製作電路板的方法，其中該辉軍声 材質可為感光絕緣材料。 1342172 ”年"〜修止替顧: 99-11-5 2Z如申請專利範圍第13項之製作電路板 質可從BT、FR4之組合中選取之。 冼，其令該基板之材 23.如申請專利範圍第14項之製作電路板的方去 屬層之方法包括有電電鍍及無電電鍍。 / 其中該形成該金 24. —種電路板，包含： 一基板； 一第一線路層，形成於該基板之一表面； -絕緣層，以電泳沉積程序形成於該第—線路層外表面， 絕緣層並未形成於該基板的表面上； 、°Λ 一第二線路層，形成於該絕緣層與該基板上，盆 不接觸該第一線路層； ' -第一線路層 一介電層，形成於該第二線路層上；及 複數個對外接點，形成於該介電層上，以曝露出部分該第二線路 層。 25.如申請專利範圍第24項之電路板，其中該第二線路層與該第一 線路層之分布型態係為交錯式之針織狀分布。 26.如申請專利範圍第24項之電路板’其中該第二線路層與該第一 線路層之分布型態係為重疊分布。 27·如申請專利範圍第24項之電路板，其中該基板之材質可從ΒΤ、 FR4之組合中選取之。 1342172 28. 如申請專利範圍第24讀之電路板，其中該介電層之材質為絕緣 之樹脂材料。 29. 如申請專利範圍第24科€路扳其㈣介電層料草層。 30. 如申請專利範圍第29項之電路板，其中該録罩層 糸絕缝分Μ。 買可為感