TWI342065B - Nano-contacted magnetic memory device - Google Patents

Description

1342065 衣|J、發明說明·· 【發明所屬之技術領域】 本發明係有關於磁性記憶體元件。特別是有關於具有 熱輔助技術以寫入資料之電流-垂直於平 (Current-Perpendicular-to-Plane，CPP) MRAM 胞格的磁 隨機存取記憶體（MR AM)元件。 【先前技術】 記憶體元件廣泛地運用於各種應用。這些應用包括個 電腦、像是數位相機、數位錄影機及行動電話之消費性 品。現存有許多不同記憶體元件。針對一特定功能而選 之記憶體元件的種類係取決這些元件的哪些特性最適合 執行該特定功能而定。例如，揮發性記憶體，像是必須 續地對動態隨機存取記憶體（DRAM)提供電力以維持其 容。然而，相較於像是唯讀記億體（ROM)之非揮發性記 體，DRAM傾向於提供較大的儲存容量與程式設計選項 週期。為創造出市場上可生存而既可隨機存取又屬非揮 性記憶趙元件之努力一直在進行》Ovshinsky等人即在 國專利第5,296,716號令揭示一種相變記憶體或硫硒碲 璃（chaleogenide)隨機存取記憶體（CRAM，又稱硫族隨機 取記憶體），這包含一硫硒碲材料或相變材料。可將該相 材料於概為非晶質與概為晶質狀態之間電性切換。然而 因為高溫加熱，故在CRAM裡疲乏性質會因讀取方法而 為一關鍵問題。而各產品内的胞格均勻性也是一個關鍵 藉 面 阻 人 產 定 於 連 内 憶 與 發 美 玻 存 變 9 成 問 3 1342065 題。由於在讀取過程中會偵測胞格電阻，因此任何 勻胞格電阻都會產生錯誤。一種由Daughton等人在 利4,731，757號及第6,021,065號案中所揭示之磁阻 取記憶體（MRAM)元件為另一種固態、非揮發性記 件。一傳統式MRAM元件包含一縱列的第一電線， 「字元線」，及一橫行的第二電線，稱之為「位元矣 利用位於各字元線及各位元線之各接合處的記憶體 列來記錄資料信號。 一典型的MRAM記憶體胞格包含一磁阻元件， 磁阻元件包含一硬磁層、一軟磁層以及一夾置於該 及該軟磁層之間的非磁層。該硬磁層具有其固定於 上的磁性向量。該固定磁性向量之指向並不會因所 其上之磁場而改變。該軟磁層具有一因對其所施加 的可變磁場向量，此者會指向與該硬磁層磁場方向 方向（底下稱為「平行對準」），或是與其為相反方t 為「逆平行對準」）。由於該磁阻元件在該「平行對 該「逆平行對準」狀態下的阻抗不同，故可利用這 準狀態來記錄兩個邏輯狀態——資料位元的「0」启 在寫入作業裡，電流會完全通過鄰近於一記憶體 字元線及位元線。當該電流觸抵一某門檻值時，由 所產生的磁場就會切換該磁阻元件内之軟磁層的磁 指向。因此，該硬磁層内的磁性及該軟磁層内的磁 一種對準方式，即如「平行對準」，轉成另一種對準 即如「逆平行對準」，因此可將一資料信號的資料位 的非均 美國專 隨機存 憶體元 稱之為 良j。可 胞格陣 其中該 硬磁層 一方向 施加於 之磁場 為相同 b (後稱 準」與 兩種對 :「1」。 胞格之 該電流 性向量 性會從 方式， 元記錄 4 1342065 在該記憶體胞格内。 為提高一記憶艘胞格的熱穩定性，既已提議一種居禮點 寫入MRAM以改善MRAM穩定性。即如j m. Daughton等 人在美國專利第6,535,416號案文中，以及RS Beech等 人在標題「Curie point written magnet〇resistive mem〇ryj 報告中所述者。在該等結構裡既已揭示一種居禮點寫入結 構，其中會利用一單一固定層來作為儲存層。相較於未被 另一層所固定置入之無固定層，該固定層會具有較高的各 向異性。運用固定層來儲存資訊可提供改善的熱穩定性， 可在熱不穩定性變成一項限制因數之前，更縮小記憶體胞 格的尺寸。 為增加MRAM胞格的密度，可簡化該MRAM結構，即 如美國專利第6,597,618號、美國專利第6341，〇84號、美 國專利第6,3 1 7,375號以及美國專利第6 259 644號等案文 所述者。 多數的MRAM利用一垂直結構或一電流垂直於平面 (CPP)結構，這是因為該等係按高密度方式整合於半導體元 件中。該CPP結構可為一磁性隧穿接合（MTJ)元件或一 cpp 自旋間門元件’這兩者皆為磁阻元件。一般說來，一 MTJ 元件包含一像是cOFe的鐵磁自由層、一像是A10之絕緣 層、一像是C〇Fe的鐵磁固定層，以及一抗鐵磁固定層。 隨著記憶體胞格的尺寸縮小至次100奈米，會要求一低於 1奈米之薄絕緣層以降低該MTJ元件的阻抗。隨著絕緣層 愈來愈薄，該MTJ元件的阻抗均勻性就會劣化。一典型 5 1342065 CPP自旋閥門元件包含一像是C〇Fe的鐵磁自由層、一像 是Cu之金屬層、一像是CoFe的鐵磁固定層，以及一抗鐵 磁固定層。即如前述，CPP自旋閥門元件的阻抗均勻性會 是一關鍵課題。一項解決方案即為藉由在一讀取作業過程 中改變該鐵磁自由層的磁性狀態’偵測該鐵磁固定層的磁 性狀態。可藉由偵測該抗阻變化來克服該非均勻性問題。 然而，隨著該MTJ元件或該CPP字旋閥門的尺寸縮小，故 會要求提高讀取電力來切換較小的記憶體胞格。 【發明内容】 在一本發明第一具體實施例裡，揭示一種高密度及低成 本MRAM單元。該MRAM單元包含一基板、複數個經構 成於該基板上之電晶體、一共用記憶體區塊、複數個接觸 點及一共用電極。複數個電晶體各者係一包含一第一源極/ 淚極、一第二源極/汲極及一閘極的場效電晶體。該共用記 憶體區塊包含一鐵磁記錄層、一自由磁性讀取層、一於該 鐵堵記錄層與該自由磁性讀取層間之非磁性間距層，以及

相對應者， 並藉此由該等有 用記憶體區塊之内的主動區域。該等 將該第一源極/閘極各者電性連接於 者°共用電極係透過該共用記憶體區 個接觸點，並作為對該第_源極/汲極 動區域各者構成一有效磁阻元件。可 趙各者以電性啟動一複數個接觸點之 等有效磁阻元件各者處之鐵磁記錄 6 1342065 層寫入/讀取一資料位元β

而電性連接於該第一 第一及第二源極/汲極以及一閘極β該共 在各情況裡’透過複數個接觸點其一者 一源極/汲極各者。該共用數位線路係經 供置以電性隔離於在相對於該共用記憶體區塊之共用電極 相對側上的共用電極。該共用記憶體區塊包含一鐵磁記錄 層、一自由磁性讀取層、一於該鐵磁記錄層與該自由磁性 讀取層之間的非磁性間距層，以及複數個經定義於該共用 記憶趙區塊内的主動區域。該方法包含一作業，即控制該 等複數個電晶體以電性啟動一複數個接觸點之相對應者， 藉此電性啟動一複數個主動區域之個別主動區域，而經啟 動之個別主動區域可作為一有效磁阻元件。該方法更包含 一作業，即提高在該有效磁阻元件處之鐵磁記錄層溫度， 按獨立於其他主動區域之方式趨近或超過其臨界溫度，藉 此降低在該有效磁阻元件處之鐵磁記錄層的矯頑性 (coercitivity)。此外’該方法包含一作業’即藉由透過該 共用數位線路傳通一電流而寫入一磁性狀態’此者代表在 該有效磁阻元件處之鐵磁記錄廣内的資料位元。

在一本發明第三具體實施例裡，揭示一種在一 MRAM 單元内執行讀取作業之方法。在此具艘實施例裡，該MRAM 1342065 單元包含於一 塊、一共用電 一場效電晶體 用記憶體區塊 極/汲極各者。 觸於該等複數 記憶體區塊在 極。該共用記 取層、一於該 性間距層，以 區域。該方法 性啟動一複數 個主動區域之 作為一有效磁 用數位線路施 所有磁性狀態 效磁阻元件内 内之鐵磁記錄 娥磁記錄層的 對角度而定。 當按如後I 發明該等及其 基板上的複數個電晶體、一共用記憶體區 極及一共用數位線路》複數個電晶體各者係 並含有第一及第二源極/汲極與一閘極。該共 在各情況透過複數個接觸點而電性連接於源 該共用電極透過該共用記憶體區塊而電性接 個接觸點。該共用數位線路係相對於該共用 該共用電極之相對側而電性隔離於該共用電 憶體區塊包含一鐵磁記錄層、一自由磁性讀 鐵磁記錄層及該自由磁性讀取層之間的非磁 及複數個定義於該共用記憶體區塊内之主動 包含—作業，即控制該等複數個電晶體以電 個接觸點之相對應者，藉此電性啟動一複數 個別主動區域，而經啟動之個別主動區域可 阻元件。該方法更包含一作業，即透過該共 加一電流，藉此調整該自由磁性讀取層内的 。此外，該方法包含_作業，即決定在該有 之鐵磁記錄層的磁性狀態。該有效磁阻元件 層的磁性狀態，係依據在該有效磁阻元件之 磁性向量與該自由讀取層之磁性向量間的相 圖式與詳細說明而觀察時，即可更佳瞭解本 他特性。

【實施方式】 8 1342065 應指出在本申請案中該名詞「臨界溫度」係大致為抗鐵 磁（AFM)材料之阻障溫度，此值或可低於N6el溫度。該臨 界溫度係大致為鐵磁材料之居禮溫度。一 AFM層的阻障溫 度係一溫度’而當位於或高於該溫度時，該AFM層即喪失 其將一鄰近鐵磁層磁性「針著（pinned)」（亦即固定）在該鄰 近鐵磁層之居禮溫度以下的能力。 第1A圖顯示一根據先前技術之6F2 DRAM胞格結構的 配佈上視圖。該DRAM胞格結構包含垂直位元線1 0、水平 字元線12、電容器接觸點14、位元線接觸點16及各者含 有一來源範圍及一竭盡範圍之主動區域18。字元線12電 性接觸於各閘極（未以囷示），而位元線10電性接觸於各來 源範圍。電容器接觸點14位於電容器與竭盡範圍之間。第 1B圊顯示一如第1A圊所示之該DRAM胞格結構的DRAM 胞格等同電路圖。一電容器20係電性連接於該電晶體21 的汲極24。此外’一位元線22電性連接於該電晶體21之 源極26。第1C圖顯示一如第1B圖該DRAM胞格之DRAM 胞格的截面圖。其中，該電容器20係透過一接觸點27而 電性連接於該電晶體21之源極26。根據此先前技術，該 電容器20可為一堆疊電容器或溝槽電容器以增加電容。 第2A囷顯示一根據先前技術而具一電晶體201之典型 電流垂直於平面（CPP)型態的MRAM胞格等同電路圓。一 位元線203係透過一磁阻元件202而電性連接於該電晶體 201之汲極206。一字元線204係電性連接於該電晶體201 9 1342065 之閘極207。一數位線路205跨於該磁阻元件2〇5。第2b 圖顯示如第2A囷所示而具電晶想201之典型cpp型雜 MRAM胞格載面圊。該電晶趙201之源極211、閘極2〇7 及該没極206係構成於一基板210上《該數位線路2〇5係 經燒置於該磁阻元件202之下》該磁阻元件2〇2係電性連 接於該位元線203。如第2C圊所示之磁阻元件202包含_ 樣板層220、一自由層221、一第一非磁性間距層222、一 第一鐵磁層223、一第二非磁性間距層224、一第二鐵磁層 225、一抗鐵磁（AFM)層226及一帽覆層227。這些膜層係 如第2C圓所依序地4置。該第二鐵磁層225的磁性方向 係如該AFM層226所腳定’且該第一鐵磁層223係抗鐵磁 耦接於該第二鐵磁層225。因此，該第一及該第二鐵磁層 223、225為經腳定膜層。可在一讀取處理過程中改變該自 由層221的磁性向量228，且該經腳定之第二鐵磁層225 磁性向量229在一讀取處理過程中為固定，但可在寫入處 理過程中加以改變。 第3A圖係一載面囷，此囷顯示一根據本發明一具艘實 施例之MRAM胞格結構’其中該MRAM胞格結構在此截 面圊中具有兩個MRAM胞格，各者係藉由一像是一磁性隧 穿接合（MTJ)元件或一 CPP自旋·閥門（sv)元件之電流垂直 於平面（CPP)型態的有效磁阻元件所實作^ 一具第一振極/ 淡極304、閘極305、及第二源極/汲極306之電晶想317 係經構成於該基板300上。可在該基板上構成更多的電晶 10 雜’然為便說明在此僅繪示兩個電晶體^ _字元線307電 性速接於該閘極302及305。位元線3〇9及311分別地電 性連接該第二源極/汲極303及306。一共用記億體區塊3 12 係構成於該電晶體316及317上。該共用記憶體區塊312 係透過在該共用記憶體區塊312之個別主動區域處的接觸 點308及310，而電性連接於電晶體316及317之第一源 極/汲極301及304。有效磁阻元件318及319構成於該共 用記憶體區塊312之個別主動區域處。當考慮到兩個以上 的電晶趙時，可構成兩個以上的有效磁阻元件《在各種情 況下，一個接觸點代表在該共用記憶體區塊312裡的一個 有效磁阻元件。應注意到在該共用記憶體區塊3丨2裡，各 主動區域以及各有效磁阻元件會被磁化而非實體性地加以 隔離，並因此各有效磁阻元件並不會磁性地彼此互相干 擾。一共用輔助電極313係構成於該共用記憶體區塊312 上*該共用輔助電極313可為一用以該共用記憶體區塊312 之保護層，且同時按如該共用記憶體區塊312所樣式化。 該共用。己隐趙區塊312的尺寸係依接觸點3〇8、尺寸和

區塊312之内， 312之膜層結構而定。一共用 共用輔助電極313而電性連接於該共用 一共用數位線路315按電性絕緣於該共 構成。由於各有效磁阻元件318及319 所侷限，因該等構成於相同共用記憶體

1342065 電流320並不會完全垂直於該共用記憶體區塊 312 面，且應考慮到分流效應。 該共用記憶體區塊312包含一次於具磁性向量330 接觸點308、310的鐵磁記錄層32卜一次於具磁性向量 之共用輔助電極313的自由磁性讀取層322，以及一 鐵磁記錄層321及該自由磁性讀取層322之間的非磁 距層323»該鐵磁記錄層321相對於其磁性向量330 固定層。在寫入一資料位元於即如該有效磁阻元件3 過程中，首先僅該有效磁阻元件318會被一加熱電流 所加熱，而然後會藉一通過該共用數位線路315之電 來調整該有效磁阻元件318内之鐵磁記錄層321的磁 量330。在冷卻該有效磁阻元件318之後，就會固定 有效磁阻元件 318内之鐵磁記錄層 321的個別磁性 330方向。請注意可按熱接觸於各個有效磁阻元件之 供置一加熱元件（未以圖示），以藉由亦經由個別加熱 所導通之加熱電流3 20來辅助加熱該等有效磁阻元件 於這種寫入處理之詳細說明，請參考第4A及4B圊。 讀取處理的過程中，該自由磁性讀取層322之磁性向J 共同指向與該鐵磁記錄層321内各磁性向量330之個 向間的差異，會在代表個別特定所存資料位元之有效 元件318、319各處跨於該共用記憶體區塊312上造成 應的阻抗數值。 如第3A圓所示之該MRAM胞格結構等同電路可 的平 之各 330 於該 性間 係一 [8的 320 流， 性向 在該 向量 方式 元件 。對 在一 ：331 別指 磁阻 相對 如第 12 1342065 3B圖所示。電阻11320及川代表有效磁阻元件318、319, 而電阻器32…25為考慮到分流效應之額外電阻器。 第3C圖係-顯示如第3A圈之MRAM胞格結構經反轉 的不同、三維視Θ。在此不同視圓裡，該共用數位線路315 係位於該共用電極314處，且該共用記德趙…12及該 共用輔助電極313位於該共用記憶體區塊的頂部。該共用 記憶趙區塊312係透過接觸點3〇8、31〇與電晶體3^、'317 而電性連接於位元線309及311。該電晶體316、317的閘 極302、305係電性連接於字元線3〇7。如第3c圖中所示 的四個接觸點308、310、308a及310a僅為示範目的，而 不應受限於可構成在該共用記憶體區塊312之上的接觸點 數量。接觸點308、310、308a及3 l〇a各者作為可僅摘測 次於該個別接觸點之有效磁阻元件的阻抗之探器。可將對 應於一個別接觸點的電流密度限制在該共用記憶想區塊 312之一極小區域内。 相對於供置一彼此相次之個別記憶體胞格，即如先前技 術裡所常見者，包含該等複數個構成各有效磁阻元件或記 憶體胞格之主動區域的本發明共用記憶體區塊，可相較於 先前技術產獲一顯著提高的記憶體胞格密度》由於本發明 共用記憶體區塊係遠大於某一主動區域，因此無需要求即 該主動區域尺寸之磁阻元件的細微樣式化。該共用記億體 區塊的尺寸係根據許多因素而定’像是加熱電流、接觸點 尺寸、該共用記億體區塊的總厚度、該共用數位線路所產 13 1342065 生的磁場，以及該字元線或位元線。 詳細寫入處理可如第4A及4B圓所示。該接觸點308 係在一構成一有效磁阻元件318之主動區域處電性連接於 該共用S己憶趙區塊312»該接觸點308可作為一該有效磁 阻疋件318之寫入/讀取頭。相隔之共同數位線路315可作 為寫入線路’可在一寫入處理過程中切換在該有效磁阻元 件318處之鐵罐記錄層321的相對應磁性向量330，並在 一請取處理過程中切換在該有效磁阻元件318處之自由磁 性讀取層322的磁性向量331。該自由磁性讀取層322可 為一鐵磁層或多重層，且可為一像是CoFe、NiFe與該等 合金之鐵磁材料所組成。該鐵磁記錄層可為一藉具高矯頑 性之鐵磁材料’像是那些具高於200 〇e矯頑性之CrC〇Pt、 DyCo、TbCo等的鐵磁材料，所製成的硬式磁性層或是， 一由像疋CoFe、NiFe及該等合金之鐵磁材料所製成的固 定鐵磁層，此係藉一由像是IrMn、ptMn、FeMn及該等合 金之AFM材料所製成的固定層所固定。該非磁性間距層 323是由對於自旋·閥門cpp為像是Cu、Au等而對於MTJ 為AIO或Ta0之非磁性材料所製成，其中該非磁性間距層 3 23可作為隧穿阻障層。該鐵磁記錄層32丨具有一臨界溫 度，這是該固定AFM層之AFM材料的阻障溫度。對於一 AFM層’當該溫度趨近於或超過該臨界溫度時，一外部磁 場可輕易地改變該鄰近、固定鐵磁層的固定方向。對於常 見的AFM層，該臨界溫度係在1〇〇〇c到4〇〇。^的範圍内。 14 1342065 對一硬式磁性層’當該溫度趨近或超過該 矯頑性會降低為靠近零，並因此一微小外 硬式磁性層的磁性狀態。一硬式磁性層的 禮溫度，對於常見的硬式磁性層這會是在 的範圍内。 例如，當透過該接觸點308施加一電流 電流脈衝320加熱該有效磁阻元件318。 件318之鐵磁記錄層321的溫度因加熱處 超過該鐵磁記錄層321的臨界溫度時，一 i 圖繪囷平面方向之個別共用數位線路315 引入一具正向之磁場，以將在該有效磁阻 磁記錄層321的相對應磁性向量330對齊 示之第一方向402A。然後，可移除該電滴 效磁阻元件318冷卻至週遭溫度，且該相紫 的第一方向402A會維持固定，即如第4A 面，當該有效磁阻元件318因藉該電流脈 故而趨近或超過該鐵磁記錄層321的臨界 具有向外朝指於第4B圊繪圏平面方向之 路320的電流401B會引入一具負向之磁 效磁阻元件318處之相對應磁性向量33〇 該第一方向402A的第二方向402B，即如 在冷卻後，該相對應有效磁阻元件3 1 8之 第二方向402B會維持固定，即如第4B囷 臨界溫度時•該 部磁場可切換該 臨界溫度為該居 1〇〇0C 到 600〇C 脈衝3 2 0時，該 當該有效磁阻元 理之故而趨近或 电過具朝向第4A 的電流4 0 1 A會 元件3 1 8處之鐵 於如第4A囷所 .脈衝320，該有 卜應磁性向量3 3 0 圓所示。另一方 衝320所加熱之 溫度時，一通過 個別共用數位線 場，以將在該有 切換至一相反於 第4B圖所示。 磁性向量330的 中所示者。為獲 15 1342065 阻元件，透過該共用記憶

321。當該鐵磁記錄層 得盡可能小的記錄區域或有效磁 321溫度提升而趙近或超過其臨界溫度時即可輕易地改 變該鐵磁記錄層3 2 1 的磁性向量330，且一旦該鐵磁記錄 層321冷钟至週遭溫度後仍可維持該磁性狀態。一用來作 為鐵磁se«錄層321之合成抗鐵磁固定（SAFP)多重層可相較 於上述三廣式堆疊’而令該共用記憶體區塊312具有更高 的穩定性及更高的加熱容忍度。在這種SAFP多重層裡， 至少兩個鐵磁層為經抗鐵磁耦接，且藉一抗鐵磁層將該等 予以固定。為改善熱穩定性，可在該SAfp多重層中利用 兩個以上經抗鐵磁耦接之鐵磁層。對於改善熱穩定性及加 熱容忍度之進一步細節可參見Y.K. Zheng等人所著，於 2004 年出版之 IEEE Trans. MAG. 40, ν〇·4 第 2248 至 2250

High thermal stability MRAM with SAF layer」乙文。 由於當溫度提高至居禮溫度時鐵磁材料之矯頑性會快速降 低’因此像是TbFeCo、DyFeCo及彼等合金之鐵磁材料也 會是該鐵磁記錄層321的良好候選項。一般說來’可利用 任何鐵磁材料作為該鐵磁記錄層321。 16 1342065 在所提議之MRAM封包結構中之一項課題是如何將該 電流脈衝320之電流偈限在該有效磁阻元件318、319内。 第5A及5B圖分別地顯示在將一電壓施加於該接觸點308 上後，一 CPP型態MR AM胞格（僅單一有效磁阻元件）之電 壓電位分佈及電流密度分佈。在此，該接觸點308的維度 為100奈米X 1〇〇奈米，於該接觸點305與表示該共用記憶 體區塊312厚度之共用辅助電極313 /共用電極314間的空 間為25奈米，而該有效阻抗為200 pQ cm。從第5A及5B 圊’可觀察到該有效磁阻元件3 1 8的水平尺寸，亦即該有 效磁阻元件318在平行於該共用記憶體區塊312主要延伸 之方向上的尺寸，會約為該接觸點308的1.2倍。第6A 及6B圖分別地顯示在考慮到一鄰近接觸點310的效應之 後’一 CPP MR AM胞格（亦即單一有效磁阻元件）的電壓電 位分佈及電流密度分佈。在此，於該接觸點308、310與表 示該共用記憶體區塊312厚度之共用輔助電極313/共用電 極314間的空間為50奈米。鄰近接觸點310對於該有效磁 阻元件318尺寸及分流效應具有非常有限的效應。一般說 來，該有效磁阻元件318、319的尺寸會隨著接觸點318、 31〇與代表該共用記憶體區塊312厚度之共用輔助電極 313/共用電極314間的空間減小而降低。可在Y.K. Zheng 等人所著，於2004年出版之IEEE Trans. MAG. 40，No.4 第 2 6 3 4 至 2636 頁 r Sub-1 OOnm current-perpendicular· to-plane sensor fabrication」乙文令找到降低分流效應之進 17 1342065 一步詳細說明。 第7圖顯示具不同厚度之共用記憶體區塊3 電相關性。具一 2微米寬度之有效磁阻元件的 為相同大小之樣式化磁阻元件的i·4倍。該額 自於在該共用記憶體區塊312内之有效磁阻元 的分流效應。為讀取所記錄之信號，可對該共 315施加一讀取電流401八、401B以切換該未 用記憶體區塊312之自由磁性讀取層322 33卜由於該共用記憶體區塊312的矯頑性會遠 式化磁阻元件者，因此可減低讀取電力。 第8A及8B圊顯示一根據本發明具體實施 阻元件318的實驗性磁阻曲線。該X轴代表外 Hread，單位為Oersted (Oe)，而Y軸代表磁阻 歐姆（Ω)。特別是，如第8A及8B圖所顯示之 迴線會提高讀取電流，從負最大值（通過該隔離 路315之電流401B，這具有一朝向該第4B囷 部之方向），至其正最大值（通過該隔離共用數 之電流401 A，這具有一朝向該第4B圖繪圖平 向）’然後從其正最大值（電流4〇1A)回返到負】 401B)。第8A圖代表該有效磁阻元件318實驗 滯曲線，這是藉一正外部寫入磁場Hwrite = 2〇〇 30毫安培的加熱電流所寫入。由於在第8八圓 曲線的左端，當該外部寫入磁場Hwrite、該有 12寬度的導 導電性會約 外導電性來 件 3 1 8、3 1 9 用數位線路 經加熱+之共 的磁性向量 小於一經樣 例之有效磁 部讀取磁場 R，單位為 曲線的磁滯 共用數位線 繪圓平面外 位線路3 1 5 面内部之方 艮大值（電流 性磁阻之磁 〇e，以及一 所示之磁滯 效磁阻元件 18 1342065 ⑴的實驗性磁阻為高值時，該外部讀取磁〜 自由磁性讀取層322内形成一磁 人 庄方向，而這會逆平行於 在該有效磁阻元件318内' °己錄層321的磁性方向。 在第8A圖之磁滯曲線的右端，當 备这外部寫入磁場Hwrite、 該有效磁阻元件318的實驗性磁 馬低值時，該外部讀取 磁場Hread會形成在該自由磁性 «平•嘈 322内之磁性方 向，而這會平行於在該有效磁阻元 心仔318内之鐵磁記.錄層 321的磁性方向。第8B圊代表拔古祕此 n衣琢有效磁阻元件31S之實驗 性磁阻磁滞曲線，這是按一自扑卹 貝外部寫入磁場Hwrite = -200 〇e 以及一 30毫安培加熱電流所寫入。由於在第88圈所示之 磁滞曲線的左端處.當該外部寫人磁# Hwie、該有效磁 阻元件318之實驗性磁阻為低值時，該外部讀取磁場id 會形成在該自由磁性讀取層322内之一磁性方向，此者平 行於該有效磁阻元件318内之鐵磁記錄層321的磁性方 向。在第8B圖所示之磁滯曲線的右端處，當該外部寫入 磁場H write、該有效磁阻元件318之實驗性磁阻為高值時’ 該外部讀取磁場Hread會形成在該自由磁性讀取唐322内 之一磁性方向，此者逆平行於該有效磁阻元件318内之鐵 磁記錄層321的磁性方向。 第8C及8D圊顯示在熱輔助寫入處理後，一有效磁阻 元件318之磁性狀態。當透過該接觸點308將一電流脈衝 320施加於該共用輔助電極313/共用電極314而藉此通過 該鐵磁記錄層321、該非磁性間距層323及該自由磁性讀 19 1342065 取層時’在主動區域 巧内的/皿度會增加至該有 218的臨界溫度》由 有效磁 由該電流脈衝320所定義而 記錄層321的主動萨以 ^ ^ °域可為進一步由一經適 絕緣限制層800所俱队 所傷限，該者含有-位在該接觸點 該鐵磁記錄層321之· 夂間而具經定義形式與維度的開 自該數位電流406A所；f Λ工 物 Α所產生而沿第4Α圓中所示之共 線路315所通過的杜办、 共交正磁％ 801可簡易地調整在 磁阻元件318内之银斑#u 取磁s己錄層321的磁性狀態8〇2 該局部磁性向量33〇的古>^ ^ 的方向。在此之後，會關閉該 衝3 20，且該有效磁阻元件318的主動區域會冷卻 溫度。即使是無外部磁場，仍可如第8C圖所示維 性狀態802。類似地，可在如第8D囷施加電流脈 及一負外部磁場803之後，並且在將該有效磁阻元 之主動區域冷卻至週遭溫度之後，維持在該有效磁 318内之鐵磁記錄層321的磁性狀態804,亦即該局 向量330的方向。本發明中所述之記錄及讀取技術 於記錄及讀取一自旋注入切換CPP MRAM胞格記 CRAM及一可程式性金屬化胞格（PMV)記憶艘。在 注入MRAM胞格記憶體，及該PMC記憶體該熱輔 處理非屬必要。 本發明雖係參照於一特定具體實施例而陳述，然 確可對本發明進行修飾及改善作業，而無虞悖離如 請專利範圍中所定義之本發明範面。 阻元件 該鐵磁 之電性 308與 口 ° "*** 用數位 該有效 ，亦即 電流脈 至週遭 持該磁 衝 320 件318 阻元件 部磁性 亦可用 憶體， 該自旋 助寫入 應了解 後載申 20 1342065 【囷式簡單說明】 第1A圖係一根據先前技術之6F2 DRAM胞格結構的配 佈上視圈。 第1B圖係一根據先前技術之DRAM胞格等同電路圖。 第1C圖係一根據先前技術之DRAM胞格截面圖。 第2A圖係一根據先前技術而具一電晶體之CPP型態 MRAM的等同電路圖。 第2B圖係一如第2A圊所示，具一電晶體之CPP型態 MRAM的截面圖。 第2C圖係一顯示如第2A圖所示之CPP型態MRAM磁 阻元件的放大圖。 第3A围，係一 MRAM胞格結構截面囷，此者具有兩個 MRAM胞格，各者具一像是根據本發明一具體實施例之 MTJ元件或CPP SV元件的CPP磁阻元件。 第3B圖係一如第3A圖所示之兩個MRAM胞格的等同 電路囷》 第3C囷係一如第3A圖所示之MRAM胞格結構的不同 囷式》 第4A及4B圖顯示對如第3A囷所示之MRAM胞格的 詳細寫入處理。 第5A及5B圊顯示根據本發明具體實施例，在將一電 壓於施加該接觸點之後，對一 CPP型態MRAM胞格的電 壓電位及電流密度分布》 21 1342065 第6A及6B圖顯示根據本發明具體實施例，在考慮到 一鄰近接觸點之後，對一 CPP型態MRAM胞格的電壓電 位及電流密度分布。 第7圖顯示根據本發明一具體實施例，按該接觸點與該 電極間之不同厚度或空間，該共用記憶體區塊之寬度的導 電相關性。 第8A及8B囷顯示根據本發明具體實施例，在經熱輔 助寫入處理後的典型MR-H曲線。 第8C及8D圊顯示根據本發明具體實施例，在經熱輔 助寫入處理後該MRAM胞格的磁性狀態。 【主要元件符號說明】 10 垂直位元線 12 水平字元線 14 電容器接觸點 16 位元線接觸點 18 主動區域 20 電容器 21 電晶體 22 位元線 24 汲極 26 源極 27 接觸點 201 電晶體 22 1342065 202 磁阻元件 203 位元線 204 字元線 205 數位線路 206 汲極 207 閘極 210 基板 211 源極 220 樣板層 221 自由層 222 第一非磁性間距層 223 第一鐵磁層 224 第二非磁性間距層 225 第二鐵磁層 226 抗鐵磁（AFM)層 227 帽覆層 228 磁性向量 229 磁性向量 300 基板 301 第一源極/汲極 302 閘極 303 第二源極/汲極 304 第一源極/汲極 305 閘極 1342065 306 第二源極/汲極 307 字元線 308 接觸點 3 0 8 a接觸點 309 位元線 310 接觸點 310a接觸點 311 位元線 312 共用記憶體區塊 313 共用輔助電極 314 共用電極 315 共用數位線路 316 電晶體 317 電晶體 318 有效磁阻元件 3 19 有效磁阻元件 320 電流 321 鐵磁記錄層 322 自由磁性讀取層 323 非磁性間距層 324 電阻器 325 電阻器 330 磁性向量 331 磁性向量 24 1342065 401A電流 40 1B電流 402A第一方向 402B第二方向 800 電性絕緣限制層 801 共交正磁場 802 磁性狀態 803 負外部磁場 804 磁性狀態

Claims (1)

1342065 玖、申請專利範圍： 1. 一種磁阻隨機存取記憶體（MRAM)單元，其中至少包含： 一基板； 複數個電晶體，經構成於該基板上，該等複數個電 晶體各者係一包含一第一源極/汲極、一第二源極/汲極及 一閘極的碭效電晶體： 一共用記憶體區塊，其包含一鐵磁記錄層、一自由 磁性讀取層、一於該鐵磁記錄層與該自由磁性讀取層間之 非磁性間距層，以及複數個經定義於該共用記憶體區塊之 内的主動區域； 複數個接觸點，而該等複數個接觸點各者可將該第 一源極/閘極之各者電性連接於複數個主動區域之一相對 應者，以及 一共用電極 觸於複數個接觸點 位元線； ，此係透過該共用記憶體區塊而電性接 ，該共用電極並作為該第一源極/汲極的 且 其中複數個主動區域各者構成 一有效磁阻元件；並 複 各 數個接觸點之-相對應纟 十應者，並藉此由該等有效磁阴 者處之該鐵磁記錄層寫入/讀取一資料位元。 2. 該 如申請專利範圍第 第—源極/汲極之個 1項之MRAM單元，其令可藉由將 別一者電性連接於該相對應之第二 26 1342065 源極/汲極，以電性啟動該等複數個接觸點之相對應一者。 3. 如申請專利範圍第1項之MR AM單元，其中複數個位 元線係電性連接於該第二源極/汲極。 4. 如申請專利範圍第1項之MRAM單元，其中複數個字 元線係電性連接於該閘極。 5. 如申請專利範圍第1項之MR AM單元，其中係設一共 用輔助電極以電性接觸於該共用電極與該共用記憶體區塊 間。 6. 如申請專利範圍第1項之MR AM單元，其中該共用數 位線路係經設置相對於該共用記憶體區塊，而在該共用電 極相對側上次於該共用電極。 7. 如申請專利範圍第6項之MR AM單元，其中該共用數 位線路係電性絕緣於該共用電極。 8. 如申請專利範圍第1項之MR AM單元，其中該鐵磁記 錄層係經設於該共用電極與該非磁性間距層之間。 9. 如申請專利範圍第1項之MR AM單元，其中一含複數 個相對應於該複數個接觸點之開口的電性絕緣限制層，係 27 1342065 設於該共用記憶體區塊及該等複數個接觸點之間。 10.如申請專利範圍第1項之MR AM單元，其中該鐵磁記 錄層係係一合成抗鐵磁固定（pinned)多重層，其包含至少 兩個經一抗鐵磁（AFM)層所固定之抗鐵磁耦接層。 11 ·如申請專利範圍第1項之MR AM單元，其中該鐵磁記 錄層係一硬式磁性層。 12. 如申請專利範圍第i項之mrAM單元，其中該鐵磁記 錄層係一輕接於一硬式磁性層之鐵磁層。 13. 如申請專利範圍第1項之μ ram單元，其中該共用記 億想區塊更包含一次於該等複數個接觸點之樣板層’及一 次於該共用電極之帽復層。 14. 如申請專利範圍第13項之mr am單元，其中該樣板 層、該帽復層及該自由磁性層之至少一者係一多重合成鐵 磁廣。 15.如申請專利範圍第1項之MR am單元，其中該等複數 個接觸點係按一陣列之形式排置。 16♦如申請專利範圍第6項之MR AM單元，其中該共用數 28 1342065 位線路係通於在一電流通過該共用數位線路時，可於該 磁記錄層中在該等有效磁阻元件之一經啟動者處形成一 場。 1 7.如申請專利範園第1項之MR AM單元，其於各情況 更包含一鄰近於各有效磁阻元件之加熱元件。 18.如申請專利範園第1項之MRAM單元，其中該共用 憶艘區塊係一堆要之電流垂直平面（c p p )結構’例如是一 性随穿接合（MTJ)或一 CPP自旋閥H(SV)。 1 9.—種用以將資料寫入一 MRAM單元之方法，其中該 元包含一基板上之複數個電晶體，該等複數個電晶體各 係一場效電晶體，並包含第一及第二源極/汲極以及一 極 '一共用記憶體區塊（該共用記憶體區塊於各情況下係 過複數個接觸點之一者而電性連接於該第一源極/汲極 各者）、一共用電極（其係經該共用記憶體區塊而電性接 於該等複數個接觸點）、以及一共用數位線路（其係經設 以電性隔離於在相對於該共用記憶體區塊之共用電極相 側上該次一共用電極），該共用記憶體區塊包含一鐵磁記 層、一自由磁性讀取屠、一位於該鐵磁記錄層與該自由 性讀取層之間的非磁性間距層，以及複數個定義於該共 記憶體區塊内的主動區域，而該方法至少包含下列步驟 控制該複數個電晶體以電性啟動一複數個接觸點之 鐵 磁 下 記 磁 單 者 閘 遠 之 觸 置 對 錄 磁 用 29 1342065 相對應者，藉此電性啟動一複數個主動區域之各個主動區 域，而經啟動之各個主動區域可作為一有效磁阻元件； 提高該鐵磁記錄層在該有效磁阻元件處之溫度，以不同 於其他主動區域之方式趨近或超過其臨界溫度，藉此降低 在該有效磁阻元件處之鐵磁記錄層的矯頑性 (coercitivity);以及 藉由透過該共用數位線路傳通一電流而寫入一磁性狀 態，該狀態代表在該有效磁阻元件處之鐵磁記錄層内的資 料位元。 20.如申請專利範圍第19項之方法，更包含在將該磁性狀 態寫入於在該有效磁阻元件處之鐵磁記錄層後，將在該有 效磁阻元件處之鐵磁記錄層冷卻至近約室溫溫度。 21.如申請專利範圍第19項之方法 ’其中以不同於其他主

者的方式來傳送一加熱電流。 更包含經由一熱耦接 该加熱電流。 22.如申請專利範圍第21項之方法，更 於該有效磁阻元件之加熱元件來傳通該 1342065 23_如申請專利範圍第21項之方法更包含藉由提供_ 性絕緣限制層的方式來電性限制該加熱電流，其中該電 絕緣限制層包含複數個與數個接觸點對應之開口，而該 接觸點係位於該共用記憶體區塊與該等複數個接觸點間 申專利範固第1 9項之方法，其中控制該複數個 明體之步驟包含將一控制電壓施加於該等複數個電晶體 個别者之該閘極，並將一電壓差施加至該等複數個電晶 之個別者的第一及第二源極/及極。 25. —種在一 MRAM單元内執行一讀取作業之方法其 該單元包含於一基板上的複數個電晶體，該等複數個電 體各者係一場效電晶體並含有第一及第二源極/汲極與 閘極、一共用記憶體區塊（其在各情況下透過複數個接觸 而電性連接於源極/汲極各者）、一共用電極（該共用電極 過該共用記憶體區塊而電性接觸於該等複數個接觸點）、 及一共用數位線路（其相對於該共用記憶體區塊在該共 電極之相對側而電性隔離於該次一共用電極），該共用記 體區塊包含一鐵磁記錄層、一自由磁性讀取層、一於該 磁記錄層及該自由磁性讀取層之間的非磁性間距層，以 複數個定義於該共用記憶體區塊内之主動區域，該方法 少包含下列步驟： 控制該等複數個電晶體以電性啟動複數個接觸點之 電 性 等 〇 電 之 遨 中 晶 點 透 以 用 憶 鐵 及 至 31 1342065 相對應者，藉此電性啟動一複數個主動區域之各個 域，而經啟動之各個主動區域可作為一有效磁阻元 透過該共用數位線路施加一電流，藉此調整該自 讀取層内的所有磁性狀態；以及 決定該鐵磁記錄層在該有效磁阻元件處的磁性法 中該鐵磁記錄層該有效磁阻元件處的阻抗狀態係依 磁記錄層在該有效磁阻元件之的磁性向量與該自由 之磁性向量間的相對角度而定。 26.如申請專利範圍第25項之方法，其中控制該等 電晶體包含將一控制電壓施加於該等複數個電晶體 一閘極，並將一電壓差施加至該等複數個電晶體之 者的第一及第二源極/汲極。 主動區 牛； 由磁性 L態，其 據該鐵 讀取層 複數個 之個別 個別一 32