[go: up one dir, main page]

TWI229445B - Folded type capacitor structure and fabrication method - Google Patents

Folded type capacitor structure and fabrication method Download PDF

Info

Publication number
TWI229445B
TWI229445B TW090113632A TW90113632A TWI229445B TW I229445 B TWI229445 B TW I229445B TW 090113632 A TW090113632 A TW 090113632A TW 90113632 A TW90113632 A TW 90113632A TW I229445 B TWI229445 B TW I229445B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
photoresist layer
scope
patent application
Prior art date
Application number
TW090113632A
Other languages
English (en)
Inventor
Mau-Feng Hung
Yung-He Wang
Sung-Ren Shiang
Original Assignee
Univ Nat Cheng Kung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Cheng Kung filed Critical Univ Nat Cheng Kung
Priority to TW090113632A priority Critical patent/TWI229445B/zh
Application granted granted Critical
Publication of TWI229445B publication Critical patent/TWI229445B/zh

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

1229445 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 發明領域: 本發明係有關於一種電容器(Capacitor)結構與製造方 法’特別是有關於一種褶層型(F〇ldecUtype)電容結構與製 xe方法’可在積體電路(IC)製程上增加電容面積,同時得 到增加電容值的效果,除可應用於例如晶片型電容、晶片 型電谷陣列等小型化被動元件的電容小型化外,更可應用 於動心 Pic 機存取 δ己憶體(Dynamic Random Access Memory ; DRAM)的記憶單元等需要單位面積電容值提高的ic製程 上。 發明背景: 動態隨機存取記憶體是一種廣泛應用的積體電路元 件’尤其在今日資訊電子產業中更佔有極重要的地位。近 年來由於各類電子元件均朝高積集度及高速率運作及微小 化的方向發展。對於DRAM的記憶單元來說,在積體化後, 因為電容電極接觸面積變小,造成電容量下降,因此目前 有溝槽型(Trench-type)、堆疊型(Stacked_type)以及冠銮 (Crown-type)等三種增加電容電極接觸面積方法,使得電容 量的提昇。隨著製程技術的演進,目前生產線上常見的動 態隨機存取記憶單元(DRAM cell)大多是由一電晶體τ和 一電容器C所構成,如第1圖的電路圖所示者。基本上, (請先閱讀背面之注意事項再填寫本頁)
1229445 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明() 電晶體T的源極(source)係連接到一對應的位元線(bit line)BL,汲極(drain)連接到電容器C的儲存電極(st〇rage electrode),而閘極(gate)則連接到一對應的字元線(w〇rd line)WL’電谷器C的相對電極(opposed electrode)係連接 到一固定電壓源,而在儲存電極和相對電極之間則設置一 介電質層。如熟習此藝者所知,電容器C是用來储存電 何以&供電子資訊的’其應具有足夠大的電容量,方可避 免資料的流失並減低充電更新(refresh)的頻率。在傳統少 於一百萬位元(1MB)的DRAM元件製程中,一般多利用二 度空間構造的電容器來儲存資料,亦即泛稱的平坦邊 (Planar-type)電容器。然而’平坦型電容器需佔用相當大 的基板面積,方足以提供足夠的電容量,故並不適於目前 曰益而度積集化之DRAM元件的製程。因此,高度積集 化的DRAM元件,例如大於一千六百萬位元(16M)的儲存 容量者,必須利用三度空間結構的電容器來實現,例如所 謂的溝槽型或堆疊型電容器記憶元件。其中,由於蝕刻溝 槽來製作電容時不可避免地會在基板產生晶格缺陷 (Defects),造成漏電流的增加而影響元件性質,並且隨著 溝槽縱橫比(Aspect Ratio)的增大,其蝕刻速率亦將遞 減,不僅製程難度增加也影響了生產效率,因此實際生產 線上使用此類溝槽型電容器製程的並不普遍。相反地,堆 疊型電容器記憶元件的製程則不會有上述缺點,因此許多 技術研發均係針對此一型式的記憶元件進行改良,用以達 3 本紙張尺度適用中國國家標準(CNS)A^_規格(21〇 χ 297公----- (請先閱讀背面之注意事項再填寫本頁) · n II ϋ ΙΒ1 n n n · n n §1 n n «it an I · 1229445 A7 B7 五、發明說明() 到在記憶元件尺寸縮小時,仍能確保提供足夠大之電容量 的目的。為了提高電容器C的電容量,可從兩個方向= 手:一是減小介電質層的厚度,一是增加儲存電極的表面 X在減小介電質層的厚度方面,現今製造的記憶元件電 容器/句G使用極薄之介電質層,然而其厚度並非可無限制 地減小,當介電質層的厚度小於50A時,即可能因直接 f子隧穿(Dlrect Carrier TunneUng)而產生過大的漏電 流,影響元件的性質。因此,許多研發都致力於增加错存 電極的表面積,藉以提升電容器的電容量。各種改良製程 2 於儲存電極上形成凹凸不平的粗糙(Rugged)表面構 用以增加儲存電極的表面積,達到提升電容器之電容 量的目的,疋一種簡單而有效的方法。然而,習知製程中 夕係於形成粗糙表面構造後,才進行蝕刻程序來定義出 電容器範圍的,故其所製得的儲存電極的整體表面積增加 有限提升電容量的效果受到限制,影響元件之性質, 此有必要謀求改善之道。 發明目的及概述: 鑒於上述之發明背景中,習知電容器及其製程均有 改進’因此本發明之目的係提供-種在κ:製程上增加電容 面積的結構與方法’相對於一般增大面積的方法,有較簡 易的製程步驟。 本紙張尺度適时關家標準(CNS)A4祕 f請先閱讀背面之>i意事項再填寫本頁) ^--------t-------- 經濟部智慧財產局員工消費合作社印製 1229445
五、發明說明( 本發明之另一目的就是提供一 種電容器,其相鲂於如 上所述的習知電容器,因為本發明 、數於士 落差較小,約小於1 500埃,所LV 士 ”看的冋度 Coverage)的能力。 有利於階梯覆蓋(Step 本發明之再-目的就是提供—種糟層型電容器 電極表面係經過粗輪化處理,因μ '、 U此可進一步增加電容值。 本發明之再一目的就是提供—褶 ^ ^ ^層型電容結構,是 利用電容並聯時,電容值相加的 ^ 疋 J尽理,實際應用於褶層型 電容的結構,可應用於例如晶片型 更各、晶片型電容陣列 等小型化被動元件,也可應用於Α λ/Γ二 的記憶單元等需要 單位面積電容值提高的1C製程上。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 依據本發明之上述目的,因此本 令赞明徒供一種權層型 電容器之結構,至少包括:一下電極;一介電層;以及一 上電極,其中該下電極、該介電層、與該上電極係以一摺 層數目堆疊而成,該下電極與該上電極各自成一梳狀結 構,且該下電極與該上電極之該梳狀結構係以一距離相互 間隔且穿插排列,而該介電層則係位於該下電極與該上電 極之間。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公楚) --------^--------- 1229445 . A7 ___B7 五、發明說明() 根據本發明之上述目的本發明另外提供一種褶層型電 容器之製造方法,至少包括下列步驟:a.提供一基板;b. 形成一第一導體層於該基板上;c.形成一第一介電層覆蓋 部分之該第一導體層與該基板,且曝露出另一部份之該第 一導體層;以及d.形成一第二導體層覆蓋部分之該第一介 電層與該基板,且曝露出另一部分之該第一介電層。e.形 成一第二介電層覆蓋曝露出之該第一介電層與部分之該第 二導體層,且曝露出另一部分之該第二導體層;f·形成一第 三導體層覆蓋曝露出之該第一導體層與部分之該第二介電 層,曝露出部分之該第二介電層;g·形成一第三介電層覆 蓋曝露出之該第二介電層與部分之該第三導體層,曝露出 另一部分之該第三導體層;以及h·形成一第四導體層覆蓋 曝露出之該第二導體層與部分之該第三介電層,曝露出另 一部分之該第三介電層。 (請先閱讀背面之注意事項再填寫本頁) 明 說 單 簡 式 圖 列 下 以 辅 中 字 文 明 說 之 後 往 於: 將中 例其 施, 實述 佳闡 較的 的細 明詳 發更 本做 形 圖 經濟部智慧財產局員工消費合作社印製 1 2 圖 第第意 示 罩 圖
圖 A ;光 圖之 路例 電施 之實 元佳 單較 憶明 記發 取本 存據 機依 隨示 態緣 動係 知圖 習2B 示第 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1229445 . A7 _^_B7_ 五、發明說明() 第3 A圖至第3N圖係繪示依據本發明一較佳實施例之 一種電容器之製程剖面圖; 第4圖係依據本發明之層數對電容密度之數據圖; 第5圖係繪示依據本發明一較佳實施例之一種DRAM 之電容器之剖面示意圖; 圖號對照說明: T :電晶體 B L :位元線 WL :字元線 C :電容器 10 、 12 、 14 :光罩 20、104 :基板 22、28、34、40、44、48、52:光阻層 24 、 30 、 36 、 42 、 46 、 50 、 54 :開口 26a、26b :導體層 32a、32b、32c:介電層 38a、38b :導體層 (請先閱讀背面之注意事項再填寫本頁) --------訂---- 經濟部智慧財產局員工消費合作社印製 器窗體 容觸晶 電接電 0 2 6 ο ο ο 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1229445 ’ Α7
五、發明說明() 發明詳細說明: 在256百萬位元組的DRAM元件,基 單元至少需一在積集化:: 電容值可行的方法及方向有三種,分別是使用高介電值(k 值)的介電材料,將介電層儘量降低其厚度,以及改變電容 器結構使« S ®積增加。本發明就是針對電纟器結構的改 變,設計出光罩,然後藉由IC製程的步驟,製作出晶片型 電容元件,並量測其電性,以證明此電容結構的可行。 本發明之權層型晶片電容的製造方法,係為一應用於 以一氧化石夕/石夕為基板的被動元件,利用本發明之三種光 罩’分別為光罩1〇、光罩12與光罩14,如第2A圖至第 2B圖所不,依序進行曝光顯影,然後沉積金屬層與高介電 值之介電層薄膜,材質例如為五氧化二钽(Ta2〇5),於基板 上,藉以形成褶層型電容晶片。其中,光罩1〇之長寬各約 為180μιη與ΙΟΟμπι,光罩12之長寬各約為ΜΟμιη與 140μιη’而光罩14之長寬各約為“卟瓜與1〇〇μιη。 (請先閱讀背面之注意事項再填寫本頁) n n I I I n an 一OJ· n n ϋ— I an ϋ n I * 經濟部智慧財產局員工消費合作社印製 本發明之褶層型晶片電容的製造流程,係繪示於第3A 圖至第3N圖中。首先請參照第3A圖,提供基板20,其 材質可為二氧化矽/矽。此處必須注意的一點是本發明之電 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1229445 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明( >裔可應用於晶片型電容、晶片型電容陣列等小型化被動 兀件t可應用於DRam的記憶單元中,因此此處所提供 之基板僅為舉例,廿非田 J 正非用以限定本發明。若本發明係應用 於D R A Μ中,目丨丨μμ总知;7 只J此暴板可為已形成有組成Dram所必備之 兀件例如電晶體與主動區等(如第5圖所示)。因為,此 基板之 '、且成並非本發明之重點,量可不再冗述。 接著七成一層光卩且層22覆蓋此基板2〇,然後利用第 2Β圖所示之光罩12,斟企 對先阻層22進行曝光顯影的步驟, 而移除不必要之部分,葬 : 曰乂露出一開口 24,使得光阻層22 具有第3Α圖所示之4士雄 ^ ° Ik後,進行導體層的形成步驟, 例如使用賤鍍法或是化學 ^ ^ a 予虱相7儿積法,在光阻層22上形成 一層導體層並填入開口 24 φ 中。在導體層填入開口 2 4之後, 接者例如使用濕式或兹+ 〆 工)丨除法以去除光阻層22以及位 在光阻層22上之導體層, 僅保留填入開口 24中之導體層 26a,而形成如第3Β圖所
Pf3 e ^ ^ σβ <、、、口構。其中,此導體層26a P疋電谷裔之下電極之一部, ,:1 . θ 其材質可為任何之導體材 料,例如夕日日矽或鋁(Α1)等 -^ ^ 导體層或疋鋁/氮化鈦、多晶矽/ 氮化鈦等複合結構。 7 另外,一種可選擇採用製 田夕曰访性s,丄 表程包括當導體層之材質選 ^ 1^1 Φ ^ ^ ^ 用其日日格與溫度之關係,得 到不冋之電極面積。就多曰 多曰曰矽之形成製程而言,當製程溫 本紙張尺度適用中國國家標準(CNS)A4 (請先閱讀背面之注意事項再填寫本頁) 0 n n i a^i i n ϋ 一口,I In i^i ·_ϋ n ·ϋ n I · 1229445 A7 五、發明說明( -於攝氏550度時,此結構呈現非晶石夕(Amorphous)狀 ^而具有平滑狀之表面。但是當製程溫度漸昇至攝氏5 60 度時’此結構則呈現非晶矽與多晶矽共存之狀態,此時結 籌表面上會產生半圓形球狀物(Hemispherical Gain ; HS〇) ’隨著溫度的逐漸上升,球狀物的直徑會開始減少, 但是密度卻會增加。直至攝氏565度之後,隆起之球狀物 會從半球狀改變成圓柱狀,此時非晶矽狀態已經完全消 失。當溫度昇至超過攝氏58〇度時,結構就會完全轉變成 為夕曰曰矽狀態,同時維持小幅度的隆起結構(未繪示),而 增加了接觸電極的面積。一般而言,藉由此隆起結構,可 比傳統製程之電容器多出2.5倍之接觸面積。任何熟習此 技藝者,在經過本發明之教示後當知如何應用此隆起結 構’因此本發明不再冗述其製程。 隨後,形成另一層光阻層28覆蓋基板20,同時覆蓋導 體層26a。再利用第2B圖所示之光罩1〇對光阻層28進行 曝光顯影步驟,藉以露出另一開口 3〇,使得光阻層U且 有第3C圖所示之結構。隨後,進行介電層的形成步驟,: 如使用化學氣相沉積法,在光阻層28上形成一層介電層並 填入開口 3"。在介電層填入開口 3〇之後,接著例如使 用濕式或乾式剝除法以去除光阻層28以及位在光阻層Μ 上之介電層,僅保留填入開口 3〇中之介電層…,而形成 如第3D圖所示之結構。其中,介電層仏之材質可為任何 (請先閱讀背面之注意事項再填寫本頁) · I I J I I I I*tr°J— — — — — — — — I. 經濟部智慧財產局員工消費合作社印製 10 1229445 經濟部智慧財產局員工消費合作社印製 A7 _B7___ 五、發明說明() 具有高介電係數之材質,例如五氧化二钽(丁a205)、二氧化 鈦(Ti02)、氧化矽/氮化矽/氧化矽(ΟΝΟ)、鈦酸緦鋇 (BaSiTi〇3 ; BST)、锆鈦酸鉛(ΡΖΤ)或氮氧化矽等,本發明 不限於此。 當介電層32a完成之後,另一種可選擇採用之步驟就 是在而溫中’例如在攝氏約7 〇 〇度至攝氏約9 5 0度高溫以 及氧化亞氮(N2〇)之氣體環境中對介電層32a進行氮化熱處 理步驟,藉以使得介電層的表面形成一層氮化物(未繪 示),以強化界面間鍵結,並可改善介電層之缺陷。藉此; 元件的低電場漏電流(Leakage Current)與崩潰電壓 (Breakdown Vo It age)便可獲得良好改進,同時可提升介電 層之介電常數至約25左右’故電容值可提昇約2〇%至 2 5%。 請參照第3 E圖,形成另一層光阻層3 4覆蓋第3 D圖所 示之結構。隨後,利用第2 B圖所示之光罩14對光阻層3 4 進行曝光顯影步驟,而移除不必要之部分,藉以形成一開 口 36 ’曝露出介電層32a與基板20,使得光阻層34具有 第3E圖所示之結構。隨後,進行導體層的形成步驟,例如 使用賤鍍法或是化學氣相沉積法,在光阻層34上形成一層 導體層並填入開口 36中。在導體層填入開口 36之後,接 著例如使用濕式或乾式剝除法以去除光阻層34以及位在 π ---1 i I I ------------訂---------· (請先閱讀背面之注意事項再填寫本頁) 1229445 A7 五、發明說明() 光阻層34上之導體層,僅 ..A # “留真開口 36中之導體層 j8a,而形成如第3F圖 即是電玄考夕卜^ 斤不之結構。其中’此導體層心 即疋電谷态之上電極之一部份,1 ^ 為任何之導體材 枓,例如多晶石夕或铭等導體層或是氣 矽等複合結構。 氣化欽/多曰曰 二#^30圖,例如利用旋轉塗佈法形成—層光阻層 \ 3F所不之結構,接著使用第2B圖所示之光罩 1 〇 ’對光阻層40進行曝光顯影步驟,藉以形成一開口 π 曝露出部分之介電層仏與導體層38a。然後,進行介電層 的形成步驟,例如使用化學氣相沉積法或是其他沉積法, 在光阻層40上形成一層介電層並填入開〇 〇中。在介電 層真入開口 42之後’接著例如使用濕式或乾式剝除法以去 除光阻層40以及位在光阻層4()上之介電層,僅保留填入 開口 42中之介電層32b,而形成如第3h圖所示之結構。 其中;I電層32b之材質如同介電層32a 一般可為任何具 有高介電係數之材質,例如五氧化二钽、二氧化鈦、氧化 矽/氮化石夕/氧化石夕、鈦酸銷銷、錯歎酸勤或氛氧化石夕等,本 發明不限於此。當介電層32b完成之後,另一種可選擇採 用之步驟就疋在高溫中,例如在攝氏約7〇〇度至攝氏約95〇 度向溫以及氧化亞氮之氣體環境中對介電層3几進行氮化 熱處理步驟,藉以使得介電層的表面形成一層氮化物(未繪 示),以強化界面間鍵結,並可改善介電層之缺陷。藉此, 12 本紙張尺度適用中國國家標準(CNS)A4規格(210 (請先閱讀背面之注意事項再填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 1229445 A7 B7 五、發明說明( 元件的低電場漏電流與崩潰電壓便可獲得良好改進,同時 可提升介電層之介電常數至約25左右,故電容值可提昇約 2 0% 至 25% 〇 訂 如上所述,可知本發明係利用三種光罩,亦即第2B圖 所示之下電極光罩12、介電層光罩10與上電極光罩14, 依照特定順序交互使用,而形成褶層型電容器結構。其中, 光罩之使用順序分別為下電極光罩1 2 ;介電層光罩1 〇 ;與 上電極光罩14;與介電層光罩1〇,而分別形成了電容器之 下電極(導體層26a)、電容器之介電層(介電層32a與介電 層32b)、以及電容器之上電極(導體層38a)。然而,本發明 並不限於僅完成上述之構造,本發明也可以依據實際需要 而繼續進行後續之製程,如下所述: 接著,請參照第31圖,形成一層光阻層44覆蓋上述 之結構(如第3H圖所示),然後利用第2B圖所示之光罩a, 對光阻層44進行曝光顯影的步驟,而移除不必要之部分, :以形成-開。46’曝露出導體層26a與介電層32b :使 得光阻層4 4具有第31圖所示之结構。^ 經 濟 部 智 慧 財 產 局 < '〇稱隨後,進行導體層 的形成步冑,例如使㈣錢法或是化學氣相沉積法 阻層44上形成-層導體層並填入開口 46中 入開口 4 6之後,接著例如使㈣趙層填 阻層44以及位在光阻層44 ”先 上之導體層,僅保留填入開口 消 費 社 印 製 本紙狀度週用中國國家標準(CNS)A4規格(21〇 13 1229445 . A7 五、發明說明() 46中之導體層26b,而形成如第3J圖所示之結構。其中’ 此導體層26b即是電容器之下電極之一部份,其材質可為 任何之導體材料,例如多晶石夕或鋁等導體層或是氮化鈦/ 鋁、氮化鈦/多晶矽等複合結構。如上所述,當導體層26b 之材質選用多晶矽時,則本發明亦可利用其晶格與溫度之 關係’而在導體層2 6 b之表面上形成小幅度的隆起結構(未 繪示),而增加了接觸電極的面積。藉由此隆起結構,本發 明可比傳統製程之電容器多出2 · 5倍之接觸面積。 經濟部智慧財產局員工消費合作社印製 請參照第3 K圖,形成另一層光阻層4 8覆蓋第3 J圖所 示之結構。隨後,利用第2B圖所示之光罩14對光阻層48 進行曝光顯影步驟,而移除不必要之部分,藉以形成一開 口 50’曝露出導體層26b與介電層32b,使得光阻層48具 有第3 K圖所示之結構。隨後,進行介電層的形成步驟,例 如使用化學氣相沉積法,在光阻層48上形成一層介電層並 填入開口 50中。在介電層填入開口 5〇之後,接著例如使 用濕式或乾式剝除法以去除光阻層48以及位在光阻層48 上之介電層’僅保留填入開口 5〇中之介電層32c,而形成 如第3L圖所示之結構。其中,介電層32c之材質如同介電 層3 2a —般可為任何具有高介電係數之材質,例如五氧化 二钽、二氧化鈦、氧化矽/氮化矽/氧化矽、鈦酸鳃鋇、鍅鈦 酸鉛或氮氧化矽等,本發明不限於此。當介電層32c完成 之後’另一種可選擇採用之步驟就是在高溫中,例如在攝 14 本紙張尺度適財國國(CNS)A4規格⑽χ挪公餐)---- 1229445 A7 -----—--21___ 五、發明說明() ----.--111 — — ^--- (請先閱讀背面之注意事項再填寫本頁) 氏約7GG度至攝氏約95〇度高溫以及氧化亞氮之氣體環境 中對;!電層32c進行氮化熱處理步驟,藉以使得介電層的 表面形成層氮化物(未續示),以強化界面間鍵結,並可 改。介電層之缺陷。藉此,元件的低電場漏電流與崩潰電 壓便可獲付良好改進,同時可提升介電層之介電常數至約 25左右,故電容值可提昇約20%至25%。 .贄. 請參照第3M圖,形成另一層光阻層52覆蓋第3l圖 所不之結構。隨後,利用第2B圖所示之光罩14對光阻層 52進行曝光顯影步驟,而移除不必要之部分,#以形成一 開口 54曝露出導體層38a與介電層32〇,使得光阻層η 具有第3M圖所示之結構。隨後,進行導體層的形成步驟, 例如使用濺鍍法或是化學氣相沉積法,在光阻層52上形成 一層導體層並填入開口 54中。在導體層填入開口 54之後, 接著例如使用濕式或乾式剝除法以去除光阻層52以及位 在光阻層52上之導體層,僅保留填入開口 54中之導體層 :>8b而幵/成如第3N圖所示之結構。其中,此導體層38b 即是電容器之上電極之一部份,其材質可為任何之導體材 經濟部智慧財產局員工消費合作社印製 料,例如多晶矽或鋁等導體層或是氮化鈦/鋁、氮化鈦/多晶 矽等複合結構。 如上所述’本發明可依據實際需要而進行後續製程, 因此本發明之結構可持續堆疊,端視實際所需條件而定, 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公餐) 1229445 A7 B7
五、發明說明() 因為此後續製程實屬上述步驟之應用,因此為避免模糊本 發明之焦點,故不再贅述。 ---------:丨丨裝--------訂· (請先閱讀背面之注意事項再填寫本頁) 請參考第4圖,其繪示褶層數與電容值之關係。第4 圖係採用厚度50nm與l〇〇nm之介電層(Ta2〇5)來作比較, 由第4圖中可清楚發現褶層數與電容值是幾乎成正比線性 的關係,合乎預期之結果。由此可知,本發明確實可實行。 綜上所述,本發明之褶層型電容器是利用電容並聯 時,電容值相加的原理,實際應用而得。本發明之電容器 結構不僅可改善介電常數、介電層品質亦可以增加電極接 觸面積,以增加每一層的電容值。另外,上述製程僅為舉 例本發明之製程更可以應用在DRaMJi,如第5圖所示, 此時本發明之電容n 100則是藉由接觸窗1〇2而電性連接 至位在基板1〇4上之電晶體106。此DRAM之細部結構為 此技藝者所熟知,量可不再冗述。 本發明之一優點在提供一種在1(:製程上增加電容面積 的結構與方法,相對於—般增大面積的方法,冑較簡易的 經濟部智慧財產局員工消費合作社印製 製程步驟。此外’其下電極表面係經過粗糙化處理,因此 可進一步增加電容值。 本發明之另一優點在本發明之電容器可應用於例如晶 16 本紙張尺度ίδ用t國國家標準(CNS)A4規格H 297公爱)----------— 1229445 A7 B7 五、發明說明() 片型電容、晶片型電容陣列等小型化被動元件,也町應用 於DRAM的記憶單元等需要單位面積電容值提高的ic製糕 上。 本發明之再一優點在提供一種電容器,其相較於如上 所述的習知電容器,因為本發明電容器中層與層的高度落 差較小,約小於1 500埃,所以有利於階梯覆蓋的能力。 如熟悉此技術之人員所瞭解的’以上所述僅為本發明 之較佳實施例而已,並非用以限定本發明之申請專利範 圍;凡其它未脫離本發明所揭示之精神下所完成之等效改 變或修飾,均應包含在下述之申請專利範圍内。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

1229445 A8 B8 C8 D8、申請專利範圍 經濟部智慧財產局員工消費合作社印製 1 · 一種褶層型電容器之結構,至少包括: 一下電極; 一介電層;以及 一上電極,其中該下電極、該介電層、與該上電極係 以一褶層數目堆疊而成,該下電極與該上電極各自成一梳 狀結構,且該下電極與該上電極之該梳狀結構係以一距離 相互間隔且穿插排列,而該介電層則係位於該下電極與該 上電極之間。 2 ·如申請專利範圍第1項所述之褶層型電容器之結 構,其中該褶層數目係三層褶層。 3.如申請專利範圍第1項所述之褶層型電容器之結 構,其中該下電極之材質包括多晶矽。 4 ·如申請寻利範圍第3項所述之褶層型電容器之結 構,其中該下電極表面上更包括形成有一隆起結構。 5.如申請專利範圍第1項所述之褶層型電容器之結 構,其中該下電極之材質包括多晶矽/氮化鈦。 18 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----1—,—--------訂 *--------I 卜 (請先閱讀背面之注意事項再填寫本頁) 1229445 Α8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印?π 、申請專利範圍 6. 如申請專利範圍第5項所述之褶層型電容器之結 構,其中該下電極之多晶矽表面上更包括形成有一隆起結 7. 如申請專利範圍第1項所述之褶層型電容器之結 構,其中該下電極之材質包括鋁。 8. 如申請專利範圍第1項所述之褶層型電容器之結 構,其中該下電極之材質包括鋁/氮化鈦。 9·如申請專利範圍第1項所述之褶層型電容器之結 構,其中該介電層之材質包括五氧化二钽。 1 〇.如申請專利範圍第1項所述之褶層型電容器之結 構,其中該介電層之材質包括氧化鈦。 1 1 ·如申請專利範圍第1項所述之褶層型電容器之結 構,其中該介電層之材質包括氧化矽/氮化矽/氧化矽 (ΟΝΟ)。 1 2.如申請專利範圍第1項所述之褶層型電容器之結 構,其中該介電層之材質包括鈦酸鋰鋇(BST)。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---^---”-------裝---------訂-------- (請先閱讀背面之注意事項再填寫本頁) 1229445 A8 B8 C8 D8 f、申請專利範圍 1 3 .如申請專利範圍第1項所述之褶層型電容器之結 構,其中該介電層之材質包括錘鈦酸鉛(PZT)。 1 4.如申請專利範圍第1項所述之褶層型電容器之結 構,其中該介電層之材質包括氮氧化矽(SiON)。 15. —種褶層型電容器之製造方法,至少包括: a. 提供一基板; b. 形成一第一導體層於該基板上; c·形成一第一介電層覆蓋部分之該第一導體層與該基 板,且曝露出另一部份之該第一導體層;以及 d. 形成一第二導體層覆蓋部分之該第一介電層與該基 板,且曝露出另一部分之該第一介電層。 16·如申請專利範圍第15項所述之褶層型電容器之製 造方法,其中更包括下列步驟: e. 形成一第二介電層覆蓋曝露出之該第一介電層與部 分之該第二導體層,且曝露出另一部分之該第二導體層; f·形成一第三導體層覆蓋曝露出之該第一導體層與部 分之該第二介電層,曝露出部分之該第二介電層; g.形成一第三介電層覆蓋曝露出之該第二介電層與部 分之該第三導體層,曝露出另一部分之該第三導體層;以 及 20 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1 I--------------訂·------I I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1229445 A8 B8 C8 D8 、申請專利範圍 h.形成一第四導體層覆蓋曝露出之該第二導體層與部 分之該第三介電層,曝露出另一部分之該第三介電層。 1 7·如申請專利範圍第1 5項所述之褶層型電容器之製 造方法,其中該步驟b之形成該第一導體層之步驟更包 括: 形成一光阻層覆蓋該基板; 使用一第一光罩對該光阻層進行曝光顯影步驟,藉以 形成一開口; 形成該第一導體層覆蓋該光阻層且填入該開口中;以 及 去除該光阻層與位在該光阻層上之該第一導體層,保 留位在該開口中之該第一導體層。 1 8 ·如申請專利範圍第1 5項所述之褶層型電容器之製 造方法,其中該步驟c之形成該第一介電層之步驟更包括: 提供一光阻層; 使用一第二光罩對該光阻層進行曝光顯影步驟,藉以 形成一開口; 形成該第一介電層覆蓋該光阻層且填入該開口中;以 及 去除該光阻層與位在該光阻層上之該第一介電層,保 留位在該開口中之該第一介電層。 21 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------*---裝--------訂-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印?衣 1229445 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 、申請專利範圍 1 9.如申請專利範圍第1 5項所述之褶層型電容器之製 造方法,其中該步驟d之形成該第二導體層之步驟更包 括: 提供一光阻層; 使用一第三光罩對該光阻層進行曝光顯影步驟,藉以 形成一開口; 形成該第二導體層覆蓋該光阻層且填入該開口中;以 及 去除該光阻層與位在該光阻層上之該第二導體層,保 留位在該開口中之該第二導體層。 20.如申請專利範圍第16項所述之褶層型電容器之製 造方法,其中該步驟e之形成該第二介電層之步驟更包括: 提供一光阻層; 使用一第二光罩對該光阻層進行曝光顯影步驟,藉以 形成一開口; 形成該第二介電層覆蓋該光阻層且填入該開口中;以 及 去除該光阻層與位在該光阻層上之該第二介電層,保 留位在該開口中之該第二介電層。 2 1.如申請專利範圍第1 6項所述之褶層型電容器之製 22 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297^17 ---------J-----------訂-------- (請先閱讀背面之注意事項再填寫本頁) 1229445 A8 B8 C8 D8 t、申請專利範圍 造方法,其中該步驟f之形成該第三導體層之步驟更包括: 提供一光阻層; 使用一第一光罩對該光阻層進行曝光顯影步驟,藉以 形成一開口; 形成該第三導體層覆蓋該光阻層且填入該開α中;以 及 去除該光阻層與位在該光阻層上之該第三導體層,保 留位在該開口中之該第三導體層。 22·如申請專利範圍第16項所述之褶層型電容器之製 造方法,其中該步驟g之形成該第三介電層之步驟更包 括: 提供一光阻層; 使用一第二光罩對該光阻層進行曝光顯影步驟,藉以 形成一開口; 形成該第三介電層覆蓋該光阻層且填入該開口中;以 及 去除該光阻層與位在該光阻層上之該第三介電層,保 留位在該開口中之該第三介電層。 23 ·如申請專利範圍第1 6項所述之褶層型電容器之製 造方法,其中該步驟f之形成該第四導體層之步驟更包括: 提供一光阻層; 23 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----.---C---裝--------訂-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 1229445 靈DS t、申請專利範圍 使用一第三光罩對該光阻層進行曝光顯影步驟,藉以 形成一開口; 形成該第四導體層覆蓋該光阻層且填入該開口中;以 及 去除該光阻層與位在該光阻層上之該第四導體層,保 留位在該開口中之該第四導體層。 (請先閱讀背面之注意事項再填寫本頁) 裝---- 訂--------.'· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW090113632A 2001-06-05 2001-06-05 Folded type capacitor structure and fabrication method TWI229445B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW090113632A TWI229445B (en) 2001-06-05 2001-06-05 Folded type capacitor structure and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW090113632A TWI229445B (en) 2001-06-05 2001-06-05 Folded type capacitor structure and fabrication method

Publications (1)

Publication Number Publication Date
TWI229445B true TWI229445B (en) 2005-03-11

Family

ID=36071083

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090113632A TWI229445B (en) 2001-06-05 2001-06-05 Folded type capacitor structure and fabrication method

Country Status (1)

Country Link
TW (1) TWI229445B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115579353A (zh) * 2021-06-21 2023-01-06 南亚科技股份有限公司 具有水平配置电容器的半导体元件及其制备方法
CN116544030A (zh) * 2023-07-05 2023-08-04 西南应用磁学研究所(中国电子科技集团公司第九研究所) 交互型片式电容结构及由其组成的环行器/隔离器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115579353A (zh) * 2021-06-21 2023-01-06 南亚科技股份有限公司 具有水平配置电容器的半导体元件及其制备方法
TWI798865B (zh) * 2021-06-21 2023-04-11 南亞科技股份有限公司 具有水平配置電容器之半導體元件的製備方法
US11646262B2 (en) 2021-06-21 2023-05-09 Nanya Technology Corporation Semiconductor device with horizontally arranged capacitor and method for fabricating the same
CN115579353B (zh) * 2021-06-21 2026-01-06 南亚科技股份有限公司 具有水平配置电容器的半导体元件及其制备方法
CN116544030A (zh) * 2023-07-05 2023-08-04 西南应用磁学研究所(中国电子科技集团公司第九研究所) 交互型片式电容结构及由其组成的环行器/隔离器

Similar Documents

Publication Publication Date Title
TW488020B (en) Method of forming a multi-level interconnection in ferroelectric memory device
TW297948B (en) Memory cell structure of DRAM
TW200602B (zh)
JPH1022476A (ja) 容量素子
TW427012B (en) The manufacturing method of double-combined capacitor DRAM cells
TW427014B (en) The manufacturing method of the capacitors of DRAM
TW468276B (en) Self-aligned method for forming capacitor
TW392282B (en) Manufacturing method for cylindrical capacitor
TWI229445B (en) Folded type capacitor structure and fabrication method
TW406417B (en) Manufacture of the cylinder-type capacitor of DRAM
TW388093B (en) Method for fabricating DRAM cell capacitor
TW382810B (en) Method of fabricating stack capacitor
TW381340B (en) Capacitor structure of dynamic randon access memory and the manufacturing method thereof
TW407377B (en) Method for manufacturing crown shape capacitor
TW427015B (en) Structure and manufacturing method of stacked-type capacitors
TW302524B (en) Memory cell structure of dynamic random access memory and manufacturing method thereof
TW461019B (en) Manufacturing method of cylinder capacitor with reversed electrode structure
KR100373361B1 (ko) 유전체와 전극 사이에 산화장벽막을 갖는 캐패시터 형성 방법
TW395052B (en) Method of manufacturing the capacitor of dynamic random access memory (DRAM)
TW432698B (en) Method for fabricating capacitor of dynamic random access memory
TW410471B (en) Manufacturing method for dual cylinder capacitor
TW405259B (en) Manufacture method of the charge storage structure
TW408489B (en) The manufacture method of DRAM
TW530412B (en) Manufacturing method of memory capacitor
TW311258B (en) Manufacturing method of stack capacitor of dynamic random access memory

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees