[go: up one dir, main page]

TWI228282B - A method for fabricating disposable spacer - Google Patents

A method for fabricating disposable spacer Download PDF

Info

Publication number
TWI228282B
TWI228282B TW92131592A TW92131592A TWI228282B TW I228282 B TWI228282 B TW I228282B TW 92131592 A TW92131592 A TW 92131592A TW 92131592 A TW92131592 A TW 92131592A TW I228282 B TWI228282 B TW I228282B
Authority
TW
Taiwan
Prior art keywords
patent application
disposable
manufacturing
partition wall
item
Prior art date
Application number
TW92131592A
Other languages
English (en)
Other versions
TW200516668A (en
Inventor
Bor-Wen Chan
Yu-I Wang
Han-Jan Tao
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW92131592A priority Critical patent/TWI228282B/zh
Application granted granted Critical
Publication of TWI228282B publication Critical patent/TWI228282B/zh
Publication of TW200516668A publication Critical patent/TW200516668A/zh

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

1228282
五、發明說明(1) 【發明所屬之技術領域 本發明是有關於一種可物|本j
Spacer), , Λ (Iη-si tu)方式進行高合;取人 匆 ^ ^ ^ ^ ea ^ 子♦合物間隙壁之沉積盥蝕釗认 可拋棄式間隙壁製造方法。 谓”蚀刻的 【先前技術】 叫參…、第1圖至第4圖,第i圖至第4 、 間隙壁之製程剖面圖。首先,提供由石夕(Si : =
100,再利用熱氧化的方式於基材100上形成氧化石夕基相 (Silicon Oxide)薄膜做為閘極介電層1〇2。完成閘極介 層102之成長後,利用沉積方式形成複晶矽(p〇iysiiic〇n〕 薄膜(未^會示)覆蓋在閘極介電層1〇2上。再利用微影與蝕/ 刻方式定義此複晶矽薄膜,而移除部分之複晶矽薄膜並暴 露出部分之閘極介電層102,藉以在閘極介電層1〇2上形成 閘極1 0 4,如第1圖所示。
接著’利用化學氣相沉積(Chemical Vap〇r Depositi〇n ; CVD)方式或熱爐管(Furnace)方式,於化學氣相沉積反應 室或爐管内’形成間隙壁材料層1〇6覆蓋在閘極1〇4以及暴 露之閘極介電層1〇2上。其中,間隙壁材料層1〇6之材質一 般係採用氮化石夕(Silicon Nitride)以及氧化石夕,如第2圖 所示。 待完成間隙壁材料層1 〇6之沉積後,將基材1 〇〇連同其上之 結構移至蝕刻機台之蝕刻室,並對間隙壁材料層丨〇 6進行
第5頁 1228282 五、發明說明(2) ___ 蝕刻步驟,直至暴露出閘極104為止, 上形成間隙壁108。完成間隙壁1〇8之在閘極丨〇4之侧壁 彳離子植人技術分別•基材i Q "形J :二厂 114、以及没極112,而形成如第3 :1 二與掺雜區 由於,完成源極110與推雜區114、以之^ ° 入步驟後’㈣壁已完成其階段性之^112之離子植 蝕刻的方式將剩餘之間隙壁丨〇8予以 犯,而可利用 如第4圖所示。因此,間隙壁1〇8又稱為除’所形成之結構 然而,氮化石夕或氧化石夕所構成之壁厂,隙壁。 易。由於,氮化石夕或氧化石夕所構成J = = 2容 步驟後,間隙壁之表面會形成一層硬化声j在離子植入 Layer)。受到間隙壁表面之硬化層的影纟 , :KWet Etching)的方式順利移除間隙壁曰 以用:式蝕 式蝕刻(Dry Etching)的方式來移 卜,運用乾 成之間隙壁時,此乾式飯刻步驟所使^^或,化石夕所構 物,會傷害到底下之閘極介電 =鼠(F)化學 層以及基材之品質。另一;:層=材’而影響間極介電 須分學氣相沉積反應室或爐管壁 長了裏転時間,更增加製程的複雜度。 【發明内容】 因此’本發明之目的銶县 造方法’其係以含碳氫ι化一種棄式間隙壁之製 基化學物為原料,於閘極二物以及一虱氣(Cl2)與溴(Br) "閘極之側壁上形成高分子聚合物層來 第6頁 I228282
五、發明說明(3) ,為可搬棄式間隙壁之材料。由於高分子 =2削所移除,因此可在降低對基材與間極\了電%易的為 >害下,順利移除此可拋棄式間隙壁。 ^曰的 法:^臨二::在提供一種可拋棄式間隙壁之製造方 、係以^ %方式,而在同一蝕刻機中進行高分子 :隙壁之沉積與蝕刻。由於不須轉換反應室; „而可降低製程成本支出,並可提升製:間 ^發明之又一目的是在提供一種可拋棄式間隙壁之= 法,其係在蝕刻機中進行高分子聚合物間隙壁材料之沉 積,藉由調整蝕刻機之偏壓電力(Bias p〇wer),可改盖言 刀子聚合物之階梯覆蓋(Step c〇verage)能力。 根據本發明之上述目的,提出一種可拋棄式間隙壁之製造 方法,至少包括下列步驟··首先,提供一基材,其中此基 材上至少已形成一閘極。接著,利用一反應物形成一間隙 壁材料層覆蓋在上述之閘極以及基材上,其中此反應物至 $包括一含碳氫氟化學物。其中,此反應物更至少包括氯 氣(C丨2)或溴(B r)基化學物。然後,以一臨場方式對上述之 間隙壁材料層進行一蝕刻步驟,而在閘極之側壁形成可拋 棄式間隙壁。 依照本發明一較佳實施例,形成間隙壁材料層之步驟與蝕 刻步驟均在同一蝕刻室中進行。此外,上述之含碳氫氣化 學物可為四氟化碳(CL)、三氟曱烷(CHf3)、二氟甲烷(Ch2 h)、或氟甲烷(C^F),且含碳氫氟化學物之流量較佳是& 於lOsccm至200sccm之間。此外,上述之氯氣或溴基化學
1228282 五、發明說明(4) 物之流量較佳是控制在介於lOsccm至20 0sccm之間,更佳 則係控制在介於3 0 s c c m至5 0 s c c m之間。而形成間隙壁材料 層之步驟至少包括控制反應室之偏壓電力(Bias Power)小 於2 0瓦(W)。另外,進行蝕刻步驟時,至少包括:使用一 氧基(02 Base)化學物;使用添加物,其中此添加物較佳可 為氬(Ar)或氦(He),或者氯或溴化氫;以及較佳是將反應 室之偏壓電力控制在介於10瓦至20 0瓦之間。其中,氧基 化學物亦可以聯銨(Nd2)或臭氧(03)取代。此外,氬或氦之 流量較佳是控制在介於5 0 s c c m至5 0 0 s c c m,更佳是控制在 介於80seem至120sccm之間。在本發明之一較佳實施例 中’間隙壁材料層之厚度較佳是介於1〇〇A至1〇〇叹之間。 由於’氧電漿可輕易移除由高分子聚合物所構成之間隙 壁’再加上形成間隙壁材料層之步驟以及間隙壁材料層之 钮刻步驟均在同一蝕刻室中進行。因此,不僅可在降低對 基材之損傷的情況下,有效移除此一可拋棄式間隙壁;更 I簡化製程,而可降低製程成本,進而可達到提升製程 W. rtf" AAfc Q 上 JL ^ 【實施方式】 本發明揭露一種可拋棄式間隙壁之製造方法,其 =式,進行高分子聚合物的沉積與蝕刻以製作可拋 每 以及提升製程可錢,更可輕易;=可==程成本、 而降低對基材與間隙壁之損傷 了、:土棄式間隙壁, 馮了使本發明之敘述更加
1228282 五、發明說明(5) J盡與完備’可參照下列描述並配合第5圖至第8圖之圖 圖/第8圖,第5圖至第8圖係•示依照本發明-較佳貫訑例的一種可拋棄式間隙壁之製程剖面圖。首 -提供半導體之基材200,其中此基材2〇〇之 為 石:。再:用例如熱氧化或化學氣相沉積的方式,么J薄 的閘^電層覆蓋在基材_上,其中閘極介電層2〇2 之材質可例如為氧化石夕。閘極介電層202形成後, ,如化學氣相沉積的方式形成導電材料薄膜(未繪示)覆蓋 ΐ閑上,㊣中此導電材料薄膜較佳可為複晶 材料薄媒進行定義,以去二;:===;: 部分之閘極介電層202,而在閘極 〇上;成出 _,如所示。 策摩202上形成閘極 閘極204形成後,將基材2〇〇連同其上之結構置入 中’再利用沉積的方式形成間隙壁材料層2 204以及閘極介電層202上,如第6圖所示。其中,孝 姓刻室可例如為電漿鞋刻室,且所形成之間隙壁材料層 206的材質較佳為南分子聚合物’例如有機高分子聚合 物’而間隙壁材料層2〇6之厚度較佳是控制在介於魏至 1 000Α之間。在形成間隙壁材料層2〇6時,至少包括使 應物’ J中此反應物至少包括含碳氫I化學物 虱氣化學,較佳可為四氟化碳、三氟甲烧、二氟甲烧、: 及氣甲烧等。此外’形成間隙壁材乂 1228282 五、發明說明(6) 物更至少包括氯氣或溴基化學物。於形成間隙壁材料層 2 0 6期間,較佳是將含碳氫氟化學物之流量控制介於 lOsccm至20 0sccm之間,而氯氣或溴基化學物之流量較佳 是控制在介於lOsccm至200sccm之間,氯氣或漠基化學物 之流量更佳是控制在介於30sccm至50sccm之間,且較佳是 將蝕刻室之偏壓電力控制在小於2 〇瓦,以提高間隙壁材料 層206之階梯覆蓋能力’進而避免突懸(〇verhang)現象的 產生。 接著,以臨場方式,在同一蝕刻室中對間隙壁材料層2 〇 6 進行蝕刻步驟,直至暴露出閘極2〇4為止,而在閘極2〇4之 側壁上形成間隙壁208,如第7圖所示。其中,此蝕刻步驟 可為非等向性蝕刻(Anisotropic Etching)步驟。進行間 隙壁材料層206之蝕刻步驟時,可使用例如氧基化學物當 作反應物以形成氧電漿,且較佳是將蝕刻室之偏壓電力控 制在"於1 0瓦至2 〇 〇亢之間,藉以有效控制間隙壁2 〇 8之形 狀。其中,上述之氧基化學物可以聯銨或臭氧取代。另 夕卜:在:刻步驟進行期Fa,’可加入例如氬或氦,或者氯或 添加物’以㈣刻之進行。纟中,於㈣步驟進 二/間,氬或氦之流量較佳是控制在介於5〇sccm至 太恭C^m之間,更佳疋控制在介於80sccm至120sccm之間。 間4 @ ΐ欲為利用臨場方式,而在同一蝕刻室中進行 ^此可11二206之沉積與蝕刻。由於無須轉換反應室, 度縮短製程時間、與降低製程成本,進而
1228282
五、發明說明(7) ΠΓ=ΐ二Γ用例如微影《及離子植入技術 212 極210與摻雜區2“、以及沒極 。形成源極210與摻雜區214、 隙壁208已完成其階段性之任務,,及極212後,此時間 移除剩餘之間隙壁208,而形成如第^ '用?的方式 剩餘之間隙壁208時,較佳是刺爾彳,圖所不之、'構。移除 學物。由於間隙壁208係由J:! ;氧電聚當作钮刻化 氧電裝當作餘刻化學物由可γ避子免H物所構成’因此以 及基材2。。的情況下,順Λ在:剩^ =直主要:'用以辅助源極21。、^^ 隙壁208卽入進仃’當此一離子植入步驟完成後,間 J壁即可去除。因此’間隙壁m又稱為可拋棄式間: 化風:祖:斂為利用含碳氫氟化學物以及氯氣與溴式 料因此ϊ ί : ?高分子聚合物做為間隙壁2°8之材土 降低ff i用虱電漿順利移除剩餘之間隙壁208,而 閘極介電層202以及基材2◦◦之傷害,進而提升元而件 實施例可知,本發明之-優點就是因為 3料。因此,可利用氧電漿輕易移除高分子 =之 可降低對基材與閘極介電層的損害。 σ :是 由上述本發明較佳實施例可知’本發明之另一優點就是因
第11頁 1228282 五、發明說明(8) 為係以臨場方式,在同 壁之沉積與蝕刻,而無 程、降低製程成本、以 製程可靠度的目的。 由上述本發明較佳實施 為在蝕刻機中進行高分 此’藉由調整蝕刻機之 物之階梯覆蓋能力的目 雖然本發明已以一較佳 定本發明,任何熟習此 範圍内,當可作各種之 圍當視後附之申請專利 一蝕刻機中進行高分子聚合物間隙 須轉換反應室。因此,可簡化製 及縮短製程時間,進而可達到提升 例可知’本發明之v Θ <又一優點就是因 子聚合物間隙壁分立 他^ A 璧材枓之沉積。因 偏壓電力,可洁 的。 Γ達到改善高分子聚合 實施例揭露如卜 姑_ 上,然其並非用以限 不脫離本發明之精神和 ^ 因此本發明之保護範 犯圍所界定者為準。
第12頁 1228282 圖式簡單說明 【圖式簡單說明】 第1圖至第4圖係繪示習知可拋棄式間隙壁之製程剖面圖。 第5圖至第8圖係繪示依照本發明一較佳實施例的一種可拋 棄式間隙壁之製程剖面圖。 【元件代表符號簡單說明】 100 =基材 102 104 :閘極 106 108 :間隙壁 110 112 :汲極 114 200 :基材 202 204 :閘極 206
閘極介電層 間隙壁材料層 源極 摻雜區 閘極介電層 間隙壁材料層 208 :間隙壁 2 1 2 ·•汲極 2 1 0 :源極 2 1 4 :摻雜區
第13頁

Claims (1)

1228282 年 月 案號 92131592 六、申請專利範圍 1 . 一種可拋棄式間隙壁之製造方法,至少包括: 提供一基材,其中該基材上至少已形成一閘極; 利用一反應物形成一間隙壁材料層覆蓋在該閘極以及該基 材上,其中該反應物至少包括一含碳氫氟化學物以及一氯 氣或漠基化學物;以及 以一臨場(In-si tu)方式對該間隙壁材料層進行一蝕刻步 驟,而在該閘極之側壁上形成該可拋棄式間隙壁。 2. 如申請專利範圍第1項所述之可拋棄式間隙壁之製造方 法,其中該間隙壁材料層之材質為高分子聚合物。 3. 如申請專利範圍第1項所述之可拋棄式間隙壁之製造方 法,其中形成該間隙壁材料層之步驟以及該蝕刻步驟係於 一 I虫刻室中進行。 4. 如申請專利範圍第1項所述之可拋棄式間隙壁之製造方 法,其中該含碳氫氟化學物係選自於由四氟化碳、三氟甲 烷、二氟甲烷、以及氟甲烷所組成之一族群。 5. 如申請專利範圍第1項所述之可拋棄式間隙壁之製造方 法,其中形成該間隙壁材料層之步驟至少包括控制該含碳 氳氟化學物之流量介於lOsccm至200scc m之間。
第14頁 1228282 _案號 92131592_年月日_^_ 六、申請專利範圍 6 ·如申請專利範圍第1項所述之可拋棄式間隙壁之製造方 法,其中形成該間隙壁材料層之步驟至少包括控制偏壓電 力小於20瓦。 7. 如申請專利範圍第1項所述之可拋棄式間隙壁之製造方 法,其中形成該間隙壁材料層之步驟至少包括控制該氯氣 或溴基化學物之流量介於1 0 s c c m至2 0 0 s c c m。 8. 如申請專利範圍第1項所述之可拋棄式間隙壁之製造方 法,其中形成該間隙壁材料層之步驟至少包括控制該氯氣 或溴基化學物之流量介於3 0 s c c m至5 0 s c c m。 9. 如申請專利範圍第1項所述之可拋棄式間隙壁之製造方 法,其中該蝕刻步驟為一非等向性蝕刻步驟。 1 0.如申請專利範圍第1項所述之可拋棄式間隙壁之製造 方法,其中該餘刻步驟至少包括使用一氧基化學物。
1 1.如申請專利範圍第1項所述之可拋棄式間隙壁之製造 方法,其中該蝕刻步驟至少包括使用聯銨。 1 2.如申請專利範圍第1項所述之可拋棄式間隙壁之製造 方法,其中該蝕刻步驟至少包括使用臭氧。
第15頁 1228282 _:_案號92131592_年月曰 修正_ 六、申請專利範圍 1 3 ·如申請專利範圍第1項所述之可拋棄式間隙壁之製造 方法,其中該蝕刻步驟至少包括使用一添加物,且該添加 物係選自於由氬或氦、以及氯或溴化氫所組成之一族群。 1 4.如申請專利範圍第1 3項所述之可拋棄式間隙壁之製造 方法,其中該氬或氦之流量介於5 0 s c c m至5 0 0 s c c m。 1 5.如申請專利範圍第1 3項所述之可拋棄式間隙壁之製造 方法,其中該氬或氦之流量介於8 0 s c c m至1 2 0 s c c m。 1 6.如申請專利範圍第1項所述之可拋棄式間隙壁之製造 方法,其中該蝕刻步驟至少包括控制該反應室之偏壓電力 介於10瓦至2 0 0瓦之間。 1 7.如申請專利範圍第1項所述之可拋棄式間隙壁之製造 方法,其中該間隙壁材料層之厚度介於1 0 0 m 1 〇 〇 〇東 間。 1 8.如申請專利範圍第1項所述之可拋棄式間隙壁之製造 方法,其中該間隙壁材料層之材質為有機高分子聚合物。 1 9. 一種可拋棄式間隙壁之製造方法,至少包括: 提供一基材,其中該基材上至少已形成一閘極; 利用一反應物形成一間隙壁材料層覆蓋在該閘極以及該基
第16頁 1228282 _案號92131592_年月日 修正 六、申請專利範圍 材上,其中該反應物至少包括一含碳氫氟化學物以及一氯 氣或溴基化學物;以及 以一臨場方式並利用一氧基化學物對該間隙壁材料層進行 一蝕刻步驟,而在該閘極之側壁上形成該可拋棄式間隙 爲奢〇 2 0 .如申請專利範圍第1 9項所述之可拋棄式間隙壁之製造 方法,其中該間隙壁材料層之材質為高分子聚合物。 2 1.如申請專利範圍第1 9項所述之可拋棄式間隙壁之製造 方法,其中形成該間隙壁材料層之步驟以及該蝕刻步驟係 於一餘刻室中進行。 2 2 .如申請專利範圍第1 9項所述之可拋棄式間隙壁之製造 方法,其中該含碳氫氟化學物係選自於由四氟化碳、三氟 甲烷、二氟甲烷、以及氟甲烷所組成之一族群。 2 3 .如申請專利範圍第1 9項所述之可拋棄式間隙壁之製造 方法,其中形成該間隙壁材料層之步驟至少包括控制該含 碳氳氟化學物之流量介於1 〇 s c c m至2 0 0 s c c m之間。 造壓 製偏 之制 壁控 隙括 間包 式少 棄至 拋驟 可牛V 之之 述層 所料 項材 9 1 壁 第隙 圍間 範該 利成 專形 請中 申其 如, •法 4 2方 電力小於20瓦。
第17頁 1228282 案號 92131592 年 月 曰 修正 六、申請專利範圍 2 5.如申請專利範圍第1 9項所述之可拋棄式間隙壁之製造 方法,其中形成該間隙壁材料層之步驟至少包括控制該氯 氣或溴基化學物之流量介於1 0 s c c m至2 0 0 s c c m之間。 2 6 .如申請專利範圍第1 9項所述之可拋棄式間隙壁之製造 方法,其中形成該間隙壁材料層之步驟至少包括控制該氯 氣或漠基化學物之流量介於3 0 s c c m至5 0 s c c m之間。 2 7 ·如申請專利範圍第1 9項所述之可拋棄式間隙壁之製造 方法,其中該蝕刻步驟至少包括使用一添加物,且該添加 物係選自於由氬或氦、以及氯或溴化氫所組成之一族群。 2 8 .如申請專利範圍第2 7項所述之可拋棄式間隙壁之製造 方法,其中該氬或氦之流量介於5 0 s c c m至5 0 0 s c c m之間。 2 9 ·如申請專利範圍第2 7項所述之可拋棄式間隙壁之製造 方法,其中該氬或氦之流量介於8 0 s c c m至1 2 0 s c c m之間。 3 0 ·如申請專利範圍第1 9項所述之可拋棄式間隙壁之製造 方法,其中該蝕刻步驟至少包括控制該反應室之偏壓電力 介於10瓦至2 0 0瓦之間。 3 I如申請專利範圍第1 9項所述之可拋棄式間隙壁之製造
第18頁 1228282 _案號 92131592_年月日__ 六、申請專利範圍 方法,其中該間隙壁材料層之厚度介於1 0 0 m 1 〇 〇 〇東 間。 3 2 ·如申請專利範圍第1 9項所述之可拋棄式間隙壁之製造 方法,其中該間隙壁材料層之材質為有機高分子聚合物。 3 3. —種可拋棄式間隙壁之製造方法,至少包括: 提供一基材,其中該基材上至少已形成一閘極; 利用一反應物形成一高分子聚合物層覆蓋在該閘極以及該 基材上,其中該反應物至少包括一含碳氫氟化學物以及一 氯氣或溴基化學物;以及 以一臨場方式並利用一氧基化學物對該高分子聚合物層進 行一蝕刻步驟,而在該閘極之側壁上形成該可拋棄式間隙 壁。 3 4 .如申請專利範圍第3 3項所述之可拋棄式間隙壁之製造 方法,其中形成該高分子聚合物層之步驟以及該蝕刻步驟 係於一 14刻室中進行。 3 5 .如申請專利範圍第3 3項所述之可拋棄式間隙壁之製造 方法,其中該含碳氫氟化學物係選自於由四氟化碳、三氟 甲烷、二氟甲烷、以及氟甲烷所組成之一族群。 3 6 .如申請專利範圍第3 3項所述之可拋棄式間隙壁之製造
第19頁 1228282 案號 92131592 曰 修正 六、申請專利範圍 方法,其中形成該高分子聚合物層之步驟至少包括控制該 含碳氫氟化學物之流量介於1 0 s c c m至2 0 0 s c c m之間。 3 7 .如申請專利範圍第3 3項所述之可拋棄式間隙壁之製造 方法,其中形成該高分子聚合物層之步驟至少包括控制偏 壓電力小於2 0瓦。 * 3 8 .如申請專利範圍第3 3項所述之可拋棄式間隙壁之製造 方法,其中形成該高分子聚合物層之步驟至少包括控制該 氣氣或溴基化學物之流量介於1 0 s c c m至2 0 0 s c c m之間。 3 9 .如申請專利範圍第3 3項所述之可拋棄式間隙壁之製造 方法,其中形成該高分子聚合物層之步驟至少包括控制該 氯氣或溴基化學物之流量介於3 0 s c c m至5 0 s c c m之間。 4 0 .如申請專利範圍第3 3項所述之可拋棄式間隙壁之製造 方法,其中該I虫刻步驟至少包括使用一添加物,且該添加 物係選自於由氬或氦、以及氯或溴化氫所組成之一族群。 4 1 .如申請專利範圍第4 0項所述之可拋棄式間隙壁之製造 方法,其中該氬或氦之流量介於5 0 s c c m至5 0 0 s c c m之間。 4 2 .如申請專利範圍第4 0項所述之可拋棄式間隙壁之製造 方法,其中該氬或氦之流量介於8 0 s c c m至1 2 0 s c c m之間。
第20頁 1228282 _案號 92131592_年月日__ 六、申請專利範圍 4 3 ·如申請專利範圍第3 3項所述之可拋棄式間隙壁之製造 方法,其中該蝕刻步驟至少包括控制該反應室之偏壓電力 介於1 0瓦至2 0 0瓦之間。 44.如申請專利範圍第33項所述之可拋棄式間隙壁之製造 方法,其中該高分子聚合物層之厚度介於1 0 0胜1 〇 〇 〇 I 間。
第21頁
TW92131592A 2003-11-11 2003-11-11 A method for fabricating disposable spacer TWI228282B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW92131592A TWI228282B (en) 2003-11-11 2003-11-11 A method for fabricating disposable spacer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW92131592A TWI228282B (en) 2003-11-11 2003-11-11 A method for fabricating disposable spacer

Publications (2)

Publication Number Publication Date
TWI228282B true TWI228282B (en) 2005-02-21
TW200516668A TW200516668A (en) 2005-05-16

Family

ID=35668114

Family Applications (1)

Application Number Title Priority Date Filing Date
TW92131592A TWI228282B (en) 2003-11-11 2003-11-11 A method for fabricating disposable spacer

Country Status (1)

Country Link
TW (1) TWI228282B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324038B2 (en) 2006-09-12 2012-12-04 United Microelectronics Corp. Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324038B2 (en) 2006-09-12 2012-12-04 United Microelectronics Corp. Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device

Also Published As

Publication number Publication date
TW200516668A (en) 2005-05-16

Similar Documents

Publication Publication Date Title
TWI277137B (en) Planarizing a semiconductor structure to form replacement metal gates
TWI287875B (en) A method for forming a semiconductor device and an integrated circuit
TWI231602B (en) A novel method of fabricating variable length vertical transistors
TWI297926B (en) Forming dual metal complementary metal oxide semiconductor integrated circuits
USRE47170E1 (en) Method of forming semiconductor patterns
TW554425B (en) Method of forming a notched silicon-containing gate structure
TW200823993A (en) Selective etch chemistries for forming high aspect ratio features and associated structures
TW200428658A (en) Method for fabricating a gate structure of a field effect transistor
JP4854245B2 (ja) 半導体装置の製造方法
TW201216362A (en) Etching method and apparatus
TWI261864B (en) Recess gate and method for fabricating semiconductor device with the same
TWI239073B (en) Method for fabricating non-volatile memory device having sidewall gate structure and SONOS cell structure
US5258095A (en) Method for producing a device having an insulator sandwiched between two semiconductor layers
TWI249817B (en) Method for manufacturing flash memory device
TWI228282B (en) A method for fabricating disposable spacer
TW200303053A (en) A high selectivity and residue free process for metal on thin dielectric gate etch application
TWI253755B (en) Poly-etching method for split gate flash memory cell
JP5130652B2 (ja) 金属膜のエッチング方法及び半導体装置の製造方法
KR101614029B1 (ko) 캐패시터 및 그 제조 방법
TWI241012B (en) Method of manufacturing power device
TW200910516A (en) Method of manufacturing semiconductor device and semiconductor device
TW200908344A (en) Self aligned narrow storage elements for advanced memory device
KR100529873B1 (ko) 반도체소자의 제조방법
TWI255016B (en) Method of manufacturing flash memory devices
TWI222118B (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees