TWI223081B - Peak voltage detector with output stage - Google Patents
Peak voltage detector with output stage Download PDFInfo
- Publication number
- TWI223081B TWI223081B TW92113113A TW92113113A TWI223081B TW I223081 B TWI223081 B TW I223081B TW 92113113 A TW92113113 A TW 92113113A TW 92113113 A TW92113113 A TW 92113113A TW I223081 B TWI223081 B TW I223081B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- voltage
- capacitor
- charging
- peak
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 42
- 238000001514 detection method Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 claims 1
- 210000004556 brain Anatomy 0.000 claims 1
- 238000007599 discharging Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
Description
1223081 玖、發明說明: 【發明所屬之技術領域】 本發明係有關一種電壓峰值檢知器,尤指利用一差動放大器 (differential amplifier)、一充電電晶體(Charging transist〇r)、一電 容器以及一輸出級所組成以求獲得精確電壓峰值之互補式金氧半(CM〇s) 電子電路。 【先前技術】 電壓峰值檢知器係一種電子電路,能夠測得一電壓波形之最大值,質 §之’該電路之輸人為-變動之電壓信號’而其輸出則是該輪人電壓波形
在纤夕應用中,輸入電壓信號之峰值必須被測出,然後將之以直流 型態保留住以便後續分析、使用。一個脈衝串之尖峰值常比它的平均值 更有用,例如當執行破壞性測試時,就有必要追尋出並保持峰值 量測,壓信號在傳輸媒介上之衰減量、類比至數位轉換器⑽c〇;jte likeiih〇〇d dec〇ding 先前技藝(prior art)巾,賴峰值紛ϋ鮮作法 城=二極體,而對電容充電,以便取得該輸人電壓波形之峰值。
如弟-圖二示,當輸入電壓v⑽大於電容器c之電壓時,二鋪^ ^ ,丁充電作用’直到輸入糕v(_達其最大值,電 H ΐ時輸出電壓聊T)即表示輸人糖⑽之峰值。° " 如第二圖所,圖 不可預測之後果。 有斤差異,可此v致不良之影響或 為了 _確_輸人之峰值魏,另—_之先前技藝係使用 5 1223081 了由二個運算放大器0P1和〇P2、二個二極體D1和敗、二個電阻器ri和 R2、以及一個電容器c來構成一電壓峰值檢知器,如第三圖所示;其〇^仙 PSp1Ce之暫態分析模擬結果,如第四圖所示。其中,〇ρι是一個精^的 波整流器,當輸入電壓卿)大於電容電壓V(C)時,二極體_傳送偏 電容器C1進行充電,最後電容電壓v(c)將會與輸入電壓八以)之峰值電壓 =當接近,所檢測出的輸出電游⑽Τ)也會與輸入電辦⑽之峰值龍相 當接近’不會再有如第二圖所示於輸出端與輸人端之間存在—二極體導通 電壓Vd之誤差。而當輸入電壓^⑽小於電容電游⑹時,二極體敗將 會導通,二極體D1將會截止而不再對電容器c進行充電之動作,這使得 檢測出的輸出電壓V(0UT)會等於輸入電壓八⑺)之峰值電壓。雖說第三圖之 電麼峰值檢知器能精確地檢測出峰值電壓,但其電路结構複雜、佔用的曰晶 片面積大,實不利於積體電路之要求。 曰曰 迄今,有許多電壓峰值檢知器之技術被提出,例如於美國專利案 聊304939、5502746、5546027、、5969545、6051998、6064238 和 6472861 號乂及中華民國專利案第88220146號中所揭露者均是,該等技術均能精確 地檢測,入信號之峰值電麼,但由於該等電壓峰值檢知器均使用到一個以 上之運算放大器,因此存在有電路結構複雜、佔_晶片面積大等缺失。 最近有成種不品使用到運算放大器之精密電塵峰值檢知器之技術被 列如中華民國專利案第90119722和議1188號中所揭露者即是, 4等技術係以-差動放大器和—電流鏡所組成的電路來取代運算放大器, 由於並不使用到運算放大器,因此,具備電路結構簡單、佔用的晶片面積 it及有利1裝置之小型化等多重功效。但由於該等技術所使用之差動放 有寸稱之兩個負載電晶體,且使用獨立之電流鏡,因此,在減少電 ,值所需之電晶體數量方面仍有改良空間存在。此外,該等技術 齋於值檢知器中设置輸出級,輸出級於所檢知之輸入峰值電壓被外部 潘路擷取時可有效保持該輸入峰值電壓,不致於因願取動作而降低 遭受破壞。 · 甘此’本發明主要目的係提出一種新穎架構之電壓峰值檢知器, /、不但把精確地檢_輸人錄之峰值賴,並且兼具轉結構簡單、佔 6 1223081 用的晶片面積小以及有利於裝置之小型化等多重功效,同時亦設置有輪出 級以有效防止S外部電路之娜動作而遭致破壞聽持之輸场值電壓。 【發明内容】 本發明所提出之電壓峰值檢知器係由一差動放大器i、一充電電晶體 2、-電容器C以及-輸出、級3所組成,其中,該差動放大器係以非對稱式 結構來料’亦即僅使用單邊之貞銳晶體,且該貞載電晶體與該充電電 晶體共同構成-電流鏡,因此可較傳統之精密電壓峰值檢知器少二個簡s 電晶體。此外,本發明所提出之電壓峰值檢知器設置有輸出級,因此不但 能避免所保持之輸人峰值電壓不致因外部電路之擷_作而遭致破壞,同 時兼具精確地調整並輸出所保持之輸入峰值電壓之功能。 【實施方式】 根據上述之目的,本發明提出一種新穎之電壓峰值檢知器,如第五圖 所示,其係由一差動放大器1、一充電電晶體2、一電容器^;以及一輸出級3 所組成,该差動放大器1是使用非對稱性之電路組態來設計,其係由蘭呢電 晶體腿、MN2和MN3,以及PM0S電晶體MP1所組成,其中,該_s電晶體MN1 和MN2係做為驅動器(driver)使用,PM0S電晶體ΜΠ係作為負載電晶體使 用,而NM0S電晶體Μ剛提供-參考電流給該差動放大器使用。該_s電晶 體MN1和MN2之閘極(gate)係分別接受輸入電壓信號V(IN)及電容器上之電 壓信號V(C),源極(source)連接在一起,並連接至NM〇s電晶體MN3之汲極 (drain),而其汲極則分別與負載電晶體Μρι及電源供應電壓vdd相連接;該 NM0S電晶體MN3之閘極與電源供應電壓Vdd連接,而源極則接地。 請再參考第五圖,負載電晶體MP1與充電電晶體MP2共同構成一電流 鏡,且該PM0S電晶體MP1和MP2之源極均與電源供應電壓vdd連接,而閘極 則連接在一起,並連接至NM0S電晶體MN1之汲極,同時該pm〇S電晶體MP1之 閘極與汲極係連接在一起,以形成一電流鏡;再者,pM〇s電晶體Mp2之汲極 係與電容器C之一端連接,而該電容器C之另一端則接地;此外,輸出級3係 由一NM0S電晶體MN4以及一電阻器R所組成,並連接在電源供應電壓Vdd與接 地之間。 當輸入電壓V(IN)大於電容器上之電壓ν(〇時,電流id (MN1)會大於 7 1223081
Id (MN2),且 (1)
Id (MN1) + Id (MN2) = id (MN3) 又
Id (MN1 ) = -Id (MP1 ) ⑵ 由於PMOS電晶體MP1及MP2係構成—電流鏡,因此 -Id (MP1) = -Id (MP2) (3) ’故可對電容器C進行充電動作。 當電容器上之電壓V(C)等於輸入電壓V(IN)之峰值電壓時,電流 Id (MN1) = Id (MN2) = y Id (MN3) (4) ’此時仍會對電容器C進行充電動作。 依據差動放大器之轉移特性曲線得知:電容器上之電壓v(c)須較輸入 峰值電壓νΡ—過-超量電壓(〇verSh(X)tVc)itage_v〇s)才能將^jM〇s電 晶體MN1強迫城止狀g,f應電晶麵丨絲止織、時,充電電晶體即 停止對電容器c進行充電作用,此時電容器上之電壓v(c)為 V (C) =Vpeak + V〇S ⑸ 由於此時的NM0S電晶體MN2係工作於飽和區,而NM0S電晶體MN1恰由飽 和區進入截止區,因此,可由下列方程式求出VGS2&VGS1 : ⑹ ⑺
Id (MN2) = Id (MN3)
Id (MN1) = 0 故超量電壓Vos等於
Vos= VGS2 - VGS1 (8) 之後,當輸入電壓V (IN)由峰值電壓Vpeak往下掉時,因NM0S電晶體MN1 已進入截止狀態,因此電流 -Id (MP1) = -Id (MP2) = 0 ⑼ 所以充電電晶體不會再對電容器C進行充電動作,因此電容器上之電壓%〇 仍會固定維持在方程式(5)之電壓。 請再參考第五圖,電容器上之電壓V(C)扣抵一個NM0S電晶體mm之閘源 極電壓VGS4後’即成為電壓峰值檢知器之輸出電壓ν(〇υτ),亦即 V(OUT) - V(C) - VGS4 (10) 8 1223081 接著,由方程式(5)及(10)得知,欲使輸出電壓V(0UT)等於輸入峰值電 壓Vpeak,貝丨J須 VGS4 = Vos (11) 最後,由於NM0S電晶體MN4之汲極電流Id(MN4)係為閘源極電壓VGS4以 及汲源極電壓VDS4之函數,因此,輸出級3中之NM0S電晶體丽4之通道寬長 比(W/L)以及電阻器R之電阻值广必須滿足下列方程式: (Vdd - VDS4)/r = Id(MN4) (⑵ 藉此即可輕易地設計出電壓峰值檢知器。 卜本發明所提出之電壓峰值檢知器之OrCADPSpice暫態分析模擬結果,如 第六、七圖所示,其可精確且有效地檢知輸入電壓波形之峰值電壓。第六、 七圖係以0· 35微米CMOS製程參數加以模擬,且PM0S電晶體MP1、MP2以及NM0S 電晶體臟、丽2之通道寬長比均為(W/LM0· 35μιη/0· 35卿),NM0S電晶體MN3 之通道寬長比為(W/LH0· 35μπι/0_ 35μπι*30),NM0S電晶體丽4之通道寬長 比為(¥/1>(25*0.35_/0.35卿),而電阻器1?之電阻值則為0.7_欠姆至 1· 25Μ歐姆之間。 本發明之電壓峰值檢知器在使用時可於電容器c兩端並聯連接一開 關,該開關係用以提供—放電路徑,以便將電容器上所儲存之電荷放電, 俾利於下次輸入電壓信號之峰值檢測。 【發明功效】 本發明所提出之電壓峰值檢知器,僅使用了2個pM〇s電晶體和^@NM〇s 電晶體以及1個電容H和丨個電阻器,其不但祕雜繼、鮮、使用的 電晶體數ΐ少、佔用的晶片面積少,並且可以精確地檢知輸人電壓波形之 峰值,同時,由於本發明之電壓峰值檢知器並不使用到運算放大器,因而 也有利於裝置之小型化;此外,由於本發明所提出之電壓峰值檢知器設置 有輸出級,因此亦能避免所保持之輸入峰值電壓不致因外部電路之擷取動 作而遭致破壞,同時兼賊確地調整並輸麟麟之輸人峰值電壓之功能。 雖然本發明制揭露並描述了所選之最佳實施例,但舉凡熟悉本技術 之人士可明瞭任何形式或是細節上可能的變化均未脫離本發明的精神與範 圍。因此,所有相關技術範蜂内之改變都包括在本發明之申請專利範圍内。 9 1223081 【圖式簡單說明】 =圖係顯示第—先前技藝巾電壓雜檢知器之電路圖; 仏㈣信號之暫 第三圖係顯示第二先前技藝中電壓峰值檢知器之電路圖; :信號之暫 第四圖係顯示第三圖電壓峰值檢知器之輸人電壓信號 態分析時序圖; 阳电座h ‘號之第 ,五圖係齡本發崎佳實補之賴雜檢知器之電路 第六=:;電序壓圖峰值檢知器― 第七圖壓圖峰值檢知器之輸入電壓信號及輪㈣ [元件符號說明] 2 充電電晶體 V(IN)輸入電壓信號 V(〇UT)輸出電壓信號 D 一極體 D2 —極體 R2 電阻器 0P1運算放大器 MP1第一 PM0S電晶體 MN1第一 NM0S電晶體 MN3第三NM0S電晶體 Vdd電源供應電壓 1 差動放大器 3 輸出級 V(C)電容器上之電壓信號 c 電容器 D1二極體 R1電阻器 R 電阻器 0P2運算放大器 MP2第二PM0S電晶體 MN2第二NM0S電晶體 MN4第四NM0S電晶體 10
Claims (1)
1223081 拾、申請專利範圍: 1. 一種電壓峰值檢知器,用以檢測輸入電壓信號之峰值,其包括: 一輸入端,用以提供一輸入電壓信號; 一輸出端’用以輸出該輸入電壓信號之峰值電壓; 一電源供應電壓,用以提供電壓峰值檢知器所需之電源電壓和參考接地; 一具單邊負載電晶體之差動放大器1,用以接受並比較輸入電壓信號及電 容器上之電壓信號,並提供充電電流信號給充電電晶體; 一充電電晶體2,用以根據該差動放大器1之單邊負載電晶體所流過之電 流量’而提供一與該電流量等量之充電電流給電容器; 一電容器C,該電容器之一端連接至充電電晶體2,以便接受該充電電晶 體2所供應之充電電流,而另一端則連接至參考接地;以及 一輸出級3,連接在電容器c之一端與該電壓峰值檢知器輸出端之間,用 以調整電容器C上之電壓信號,以便精確地輸出該輸入電壓信號之峰值電 壓。 2·如申請專利範圍第1項所述之電壓峰值檢知器,其更包括: 一開關,遠開關係與該電容器並聯連接,用以提供一放電路徑,以便將 電容器上所儲存之電荷放電,俾利於下次輸入電壓信號之峰值檢測。 3.如申請專利範圍第2項所述之電壓峰值檢知器,其中該開關係由一金氧半 電晶體所組成。 4·如申請專利範圍第1項所述之電壓峰值檢知器,其中該具單邊負載電晶體p 之差動放大器1包括: 一單邊負載電晶體,其係由第一PM0S電晶體MP1所組成,該第一PM0S電晶 體MP1之源極連接至電源電壓,閘極與汲極連接在一起,並連接至充電電 晶體2之閘極; 一第一NM0S電晶體丽1,其源極與第二麵08電晶體丽2之源極以及第三 NM0S電晶體MN3之汲極相連接,閘極用以接受輸入電壓信號,而汲極則與 該充電電晶體2之閘極以及該第一 PM0S電晶體MP1之汲極相連接; 一第二NM0S電晶體丽2,其源極與第一NM〇s電晶體丽1之源極以及第三 NM0S電晶體丽3之沒極相連接,閘極用以接受電容器上之電壓信號,而沒 11 1223081 極則連接至電源電壓;以及 一第三NM0S電晶體丽3 ’其源極連接至參考接地,閘極連接至電源電壓, 而没極則與第一以及第二NM0S電晶體腿和丽2之源極相連接; 體顧2之閘極相連接; 而該輸出級3包括: 该充電電晶體2係由第二PM0S電晶體MP2所組成,該第二PM0S電晶體MP2 之源極連接至電源電壓,祕與帛—p廳電㉟體腦之酿以及第一 電晶體MN1之汲極相連接,而汲極則與該電容器之一端以及第二臓電晶
一電阻器R ’該電阻ϋ係連接在該電壓峰值檢知器 翁出端,閘極連接至電容器之一 而汲極則與電源電壓相連接;以 一電阻器R, 之間。 之輸出端與參考接地 12
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW92113113A TWI223081B (en) | 2003-05-14 | 2003-05-14 | Peak voltage detector with output stage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW92113113A TWI223081B (en) | 2003-05-14 | 2003-05-14 | Peak voltage detector with output stage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI223081B true TWI223081B (en) | 2004-11-01 |
| TW200424533A TW200424533A (en) | 2004-11-16 |
Family
ID=34546199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW92113113A TWI223081B (en) | 2003-05-14 | 2003-05-14 | Peak voltage detector with output stage |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI223081B (zh) |
-
2003
- 2003-05-14 TW TW92113113A patent/TWI223081B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200424533A (en) | 2004-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102265516B (zh) | 用来最小化rflatness和改善音频性能的恒定开关vgs电路 | |
| EP2166541B1 (en) | Leakage compensation for sample and hold devices | |
| CN111555590B (zh) | 一种降压型dc/dc谷值电流采样电路 | |
| JP2019530278A (ja) | 高電圧ブートストラップサンプリング回路 | |
| CN117792093B (zh) | 斜坡补偿与比较器电路 | |
| CN116388763B (zh) | 一种兼容电压/电流输出的dac | |
| US7863908B2 (en) | Current measurement based on a charge in a capacitor | |
| KR20050054449A (ko) | 축전지셀 단자전압 및 내부임피던스 측정 회로 | |
| EP0741350B1 (en) | Switch capacitor interface circuit | |
| TWI223081B (en) | Peak voltage detector with output stage | |
| TW567585B (en) | Integrated circuit | |
| US11611341B2 (en) | Sampling circuit and sampling method | |
| US20100039177A1 (en) | Amplifier Arrangement and Method for Amplification | |
| CN100474455C (zh) | 取样保持电路模块 | |
| TWM349649U (en) | Bias balancing circuit | |
| Lee et al. | An injection-nulling switch for switched-capacitor circuit applications | |
| TW201116987A (en) | Power control unit | |
| TW200413733A (en) | Voltage peak detector with leakage current compensation | |
| TW202129239A (zh) | 溫度感測電路 | |
| JPH02228217A (ja) | 突入電流制御回路 | |
| JP2003124800A (ja) | Cmosインバータ回路、dcオフセット検出回路、および演算増幅器 | |
| TWI301894B (en) | Peak voltage detector having pmos current source | |
| TW531969B (en) | Dual-slope analog-to-digital converter and its comparison circuit | |
| TWI223080B (en) | BiMOS peak voltage detector | |
| CN101127508A (zh) | 面向电流的s类放大电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |