1222751 玫、發明說明： 【發明所屬之技術領域】 本發明係關於驅動 MOSFET(Metal-Oxide-Silicon Field Effect Transistor ;金屬氧化物矽場效電晶體）、IGBT (Insulated Gate Bipolar Transistor :絕緣閘雙極性電晶體） 等之閘極之閘極驅動電路。 【先前技術】 為了使MOSFET等半導體開關元件施行開關動作，需要使 用閘極驅動電路。圖5係表示以往之閘極驅動電路之例之電 路圖。圖5之閘極驅動電路係構成單片方式，如圖所示，例 如具有5個NPNi電晶體11、12、13、14及15。電晶體11及 12採用達林頓式連接方式，電晶體14及15也採用達林頓式 連接方式。 電晶體11係用於放大由未圖示之控制部供應之控制訊號 SC。電晶體12係依據電晶體11所放大之控制訊號，使電源 端子T1與M0SFET1之閘極之間通電或斷電。又，電源電壓 係被供應至電源端子T1。 電晶體13係用於產生相當於使控制訊號sc之相位反轉之 訊號之控制訊號SC/。 電晶體14係用於放大控制訊號SC/。電晶體15係依據電晶 體14所放大之控制訊號sc/，使接地端子gnd與M0SFET1 之閘極之間通電或斷電。 在圖5之閘極驅動電路中，控制部使控制訊號sc成為高位 準（以下稱”H”）時，可使基極被供應控制訊號sc之電晶體11 1222751 、通電。集極連接於電源端子以之電晶將控制訊號 SC放大而供應至電晶體12之基極。其結果，使電晶體咖 電，而將電源端子TmM0SFET1之閘極電性連接。因此， M0SFET1之閘極被驅動成為” H”，而使m〇sfeti通電。 在電晶體13通電之期間，電晶體13之集極電壓下降，使 控制訊號SC/成為低位準（以下稱"L”）。使基極連接於電晶體 13之集極之電晶體14斷電，並使電晶體15也斷電。 控制部使控制訊號SC成為”L，，時，可使基極被供應控制訊 號SC之電晶體11、1 3斷電。利用電晶體丨丨之斷電，使電晶 體12斷電’而J字M0SFET1之閘極由電源端子T1電性切離。 相對地，利用電晶體丨3之斷電，電晶體丨3之集極電壓藉 電流源16而上升，使控制訊號sc/成為"H"。集極連接於 M0SFET1之閘極之電晶體14將控制訊號sc/放大而供應至 電晶體15之基極。被供應放大之控制訊號sc/之電晶體15通 電’將M0SFET1之閘極連接於接地端子，因此，M0SFET1 之閘極成為，，L"，使M0SFET1斷電。 【發明所欲解決之問題】 但’在圖5之閘極驅動電路卻有如下之問題。即，有時被 認定在驅動對象之M0SF]ETi之閘極與源極之間，如圖所示 ’有寄生電容20，並連接著配線圖案等所形成之電感21。 在此情形下，M0SFET1斷電時，電感21會產生感應電壓， 而使電流以繞道方式經由寄生電容20而流通於M0SFET1之 閘極、源極之間。此電流會使MOSFET1之閘極電壓下降， 並使電晶體14之集極電位低於射極電位，而使寄生於電晶 1222751 體14之寄生電晶體23啟動。 圖6係寄生電晶體23之構成之說明圖。在半導體基板上形 成NPN型電晶體14時，例如在p型基板24之表面形成構成集 極之局雜質濃度之n +型之埋入層25，在基板24上形成之低 雜質濃度之η—型之磊晶層26，施行元件分離後，在磊晶層 26内形成ρ型之基極27、η +型之射極28、與連接於集極（埋 入層25)之插塞29。寄生電晶體23係以電晶體14之基極27作 為射極，以構成電晶體14之集極之埋入層25作為基極，以 構成接地端子之基板24作為集極之ρΝρ型電晶體。 寄生电日日體23通電時，使預備供應至電晶體丨4之基極之 控制λ號sc/流通至接地端子。因此，電晶體14斷電而不再 將基極電机供應至電晶體丨5之基極，故本來應通電之電晶 體15成為斷電狀態。而，在M0SFET1之閘極電壓進一步低 於接地電壓時，以雷。曰辦^j 。 ^ a體14及15之集極層作為射極之npn 型寄生電晶體3 0成Λ ϋ雪处& , ^ 一 风馮通電狀恶。此寄生電晶體30之集極係 同一晶片上之磊晶層26，合導屮i丨而 θ V出其他PNP型電晶體之基極電 及其他NPN型電晶體之隼極 木位冤/爪等，因此，圖5之閘極驅 動電路引起錯誤動作之可能性相當大。 【發明内容】 本發明係為消除此種以往^ ^ ^ ^ ^ ^ ^ 楹桠π +、 仕之問碭而设計者，其目的在於 故供可充分防止錯誤動作 、 切吓之閘極驅動電路。 為了達成上述目的，本發 ^ M ^ . ^ ^ ^ χ月之弟一硯點之閘極驅動電路 < W徵在於包含： 開關電路40，其係依據 工制戒號，使驅動對象之電晶體 1222751 之閘極與第一電壓源之間通電或斷電者； 驅動用雙極性電晶體51，其係形成於半導體 含弟一電極、第二電極、及控制電極^ 匕 放大供應至該控制電極之訊號而由該第控制訊號 μ 乐一電極輸出去· 整流元件53,其係連接於前述閑極與前述第_電極之 二妨礙寄生於前述驅動用雙極性電晶體51之寄生電晶體 通電，防止前述訊號繞道前述驅動 曰曰执 制電極者；及 U 曰㈣之控 開關用雙極性電晶體52，其係形成於前料導體基板上 ，包含連接於前述第二電極之栌制带 土 m枚V、， 控制电極、連接於前述閘極 被放：之° : #於第二電壓源之第四電極，依據前述 被=大之《，與前述開關電路4〇互補地使該間極與該第 一電壓源之間通電或斷電者。 :用此種構成時’開關電路可使驅動對象之電晶 極與第一電壓源之間iS雷七I + 間通電或斷電，開關用雙極性電晶體可 與開關電路互補地使第二電遷 电i嫁興閘極之間通電或斷電。 在此’在開關電路切換閑極與第一電堡源之間通電或斷電 整流几件也可妨礙寄生電晶體通電，故開關用雙極 :電晶體可使第二電㈣與閉極之間確實地通電或斷電， 藉以防止錯誤動作。 又’ f述開關電路40也可形成於前述半導體基板上。 ，又前述驅動用雙極性電晶體51之周圍也可被形成於前 述半導體基板上之插塞69所包圍。 又，前述開關用雙極性電晶體52與前述整流元扣之周 1222751 圍也可被前述半導體基板上之磊晶生長層66所包圍，該磊 晶生長層6 6可被特定電壓所偏壓。 又，前述開關用雙極性電晶體52之周圍也可被形成於前 述半導體基板上之插塞89所包圍。 又，七述第一電壓源也可為供應電源電壓之電壓源，前 述第二電壓源也可為供應接地電壓之電壓源。 【實施方式】 以下，參照圖式說明有關本發明之實施形態之閘極驅動 電路。 圖1係表示有關本發明之實施形態之閘極驅動電路之構 成圖。此閘極驅動電路係用於驅動圖1所示之M〇sfet (Metal-Oxide-Silicon Field Effect Transist〇r)1之電路。 此閘極驅動電路係包含第一開關電路4〇、第二開關電路 5〇、及控制訊號變壓電路6〇。此等3個電路係形成於共通之 半導體基板上。 第開關電路40係使電源電壓Vcc之供應源與MOSFET1 之閘極之間通電或斷電之電路，具有被達林頓式連接之2個 NPN型私日日體41及42。電晶體41及42之集極連接於電源電壓 Vcc之供應源。電晶體41之基極被供應來自未圖示之控制部 之抆制訊號SC。電晶體41之射極連接於電晶體42之基極。 電晶體42之射極連接於mosfETI之閘極。 第一開關電路50係用於與第一開關電路4〇互補地 (eomplementarily)使接地端子與m〇sfeti之閘極之間通電 或斷電之電路。第二開關電路5〇具有被達林頓式連接之2個 1222751 NPN型電晶體51、52與二極體53。NPN型電晶體5 1之隽極連 接於二極體53之陰極。二極體53之陽極與電晶體52之集極 連接於M0SFET1之閘極。電晶體51之射極連接於電晶體52 之基極。電晶體52之射極連接於接地端子。 笔晶體5 1及二極體5 3具體上例如如圖2所示，係形成於半 導體基板上。即，如圖所示，在P型基板64之表面形成構成 集極之高雜質濃度之n+型之埋入層65，在基板64上形成之 低雜質濃度之η—型之磊晶層66，施行元件分離後，在磊晶 層66内形成ρ型之基極67、η +型之射極68、與連接於集極 (埋入層65)之插塞69。又，如圖所示，在磊晶層％内形=有 成為二極體53之陽極之ρ型半導體層71，在半導體層71内形 成有成為二極體53之陰極之η型半導體層72。 在電晶體51，與圖6之構成之電晶體14同樣地，寄生著寄 生電晶體23。又，在圖！之構成之電路中，也與，之構成 同樣地寄生著以電晶體5丨及52之集極層作為射極之ΝρΝ型 之寄生電晶體30。 寄生於採取圖2之構成之電晶體5丨之寄生電晶體2 3係以 電晶體51之基極67作為射極，以構成電晶體“之集極之埋 入層65作為基極，以構成接地端子之基板料作為集極之 型電晶體。為了降低圖2之構成之寄生電晶體23之放大率， 如圖所示，插塞69係以包圍電晶體51之周邊之方式形成。 又’在圖2之構成中’為了降低寄生電晶體23之放大率， 二極體53及電晶體52係被配置成與其他元件之間保持一定 量以上之距離之狀態。 -10- 1222751 又，在圖2之構成中，如圖所示，二極體53係構成周圍被 磊晶層66包圍之狀態。又，電晶體52也構成周圍被磊晶層 66包圍之狀態。而，磊晶層66則被電源電壓Vcc或其他適合 於降低寄生電晶體30之放大率之適當電壓所偏壓。 控制訊號變壓電路60係施行控制訊號％之變壓之電路。 控制訊號變壓電路60包含一端連接於電源電壓Vcc之供應 源之定電流源6 1、與集極連接於定電流源6丨之他端之NpN 型電晶體62。電晶體62之基極被供應控制訊號sc。電晶體 62之射極連接於接地端子。電晶體62之集極連接於第二開 關電路50之電晶體51之基極。而，電晶體62之集極成為輸 出反轉控制訊號SC之相位之控制訊號SC/之端。 又’如圖1所示，在驅動對象之MOSFET1之閘極與添趣 間存在有寄生電容20。又，在M〇SFET1之源極與接地端子 之間連接形成配線等之電感2 1。 其次’說明本實施形態之閘極驅動電路之動作。 控制部使控制訊號SC成為高位準（以下稱”η，，）時，可使基 極被供應控制訊號S C之電晶體41、6 2通電。集極被供應電 源電壓Vcc之電晶體41將控制訊號SC放大而供應至電晶體 42之基極。於是，使電晶體42通電，而將電源電壓Vcc供應 至MOSFET1之閘極。其結果，MOSFET1之閘極被驅動成 為”H’f而使MOSFET1通電。 在電晶體62通電之期間，電晶體62之集極電壓下降，使 控制訊號SC/成為低位準（以下稱”L”）。因此，使基極連接於 電晶體62之集極之電晶體51斷電，並使電晶體52也斷電。 -11 - 1222751 控制部使控制訊號SC成為”L”時，可使基極被供應控制訊 號SC之電晶體41及62斷電。 利用電晶體41之斷電，使電晶體42也斷電，其結果，將 M0SFET1之閘極由電源電壓Vcc之供應源電性切離。 相對地，使電晶體62斷電時，定電流源61使電晶體62之 集極電壓上升，使控制訊號SC/成為ΠΗ”。電晶體5 1將此控 制訊號SC/放大而供應至電晶體52之基極。被供應放大之控 制訊號SC/之電晶體52通電，將M0SFET1之閘極連接於接地 端子，其結果，M0SFET1之閘極成為 ，使M0SFET1斷 電。 又，M0SFET1斷電時，電感21會產生感應電壓，而使電 流以繞道方式經由寄生電容20而流通於M0SFET1之閘極、 源極之間。此電流會使MOSFET1之閘極電壓下降。但，因 MOSFET1之閘極與電晶體51之集極之間連接有二極體53， 故可妨礙寄生電晶體23通電。其結果，可防止供應至電晶 體5 1之基極之控制訊號SC/流至接地端子，確實將基極電流 供應至電晶體52。由於電晶體52之集極之電位低於電晶體 52之射極之電位，可使電晶體52施行反放大率動作（反電晶 體動作），而使基極電流之放大率倍之電流流至電晶體52之 集極一射極間。 在圖1之閘極驅動電路之動作中，如圖3所示，電晶體52 施行反放大率動作時（TERM1)，MOSFET1之閘極電壓V不會 低於電晶體52之飽和電壓VCE(SAT)，因此，寄生電晶體30 也不會通電。另外，由於採行將寄生電晶體30之電流放大 1222751 故可防止其他PNP型電晶體之錯 率極力抑制在低值之設計， 誤動作。 又，因電晶體51之集極與M0SFET1之閘極之間連接有一 極體53，電晶體5丨之基極電流不會流至接地端子。因此， 可確實將電晶體51之基極電流供應至電晶體52之基極，使 電晶體52確實通電。 ° 又，因電晶體51被插塞所包圍，可將寄生電晶體23之放 大率保持於低值，因此，此插塞也有使電晶體”之基極電 流難以流過接地端子之機能。 又’電晶體52之周圍受到被施加偏壓之i晶層所包圍， 其結果，可將寄生電晶體3〇之電流放大率保持於低值，因 此，圖1之閘極驅動電路因寄生電晶體3〇之通電而 動作之危險性較低。 —又，在實施本發明之際，可考慮採行種種㈣，並不限 定於上述實施形態。例如，在圖i之閘極驅動電路中，也可 將NPN型電晶體變更為⑽型電晶體，且可使二極體53之極 性及電源電壓Vcc之極性反轉。又，圖i之閘極驅動電路也 可利用IGBT作為驅動對象之電晶體，以取代m〇sfet。 又，如圖4所示，電晶體52也可被插塞所包圍。電晶體^ 採用此種構成時，可將寄生電晶㈣之放大率保持於低值 。又，圖4所示之電晶體52係由形成於p型基板64表面之n + 型之埋入層85形成之集極、在元件分離後形成於基板“上 之上述磊晶層66内之p型之基極87、及n+型之射極Μ所構 成。而，如圖所示，插塞89係以包圍電晶體52之周邊之方 -13- 1222751 式形成。 【發明之效果】 如以上所詳述，依據本發明，可實現充分防止錯誤動作 之閘極驅動電路。 【圖式簡單說明】 圖1係表示有關本發明之實施形態 成之電路圖。 之閘極驅動電路之構 圖2係電晶體及二極體之剖面圖。 圖3係圖1之閘極驅動電路之動作之說明圖 圖4係電晶體之變形例之剖面圖。 回 圖5係以往之閘極 圖6係寄生電晶體 圖式代表符號說明 驅動電路之電路圖。 之構成說明用之剖面 圖。 16 20 21 30 40 50 51 52 53 60 MOSFET 電流源 寄生電容 電感 ΝΡΝ型寄生電晶體 第一開關電路 第二開關電路 驅動用電晶體 開關用雙極性電晶體 二極體 控制訊號變塵電路 -14- 611222751 66 71 11-15 、 41， 42 23, 30 24, 27, 64 25, 65, 85
26, 66 28, 68, 88 29, 89 51，52, 62 67, 87 GND sc，SC/ T1
Vcc 定電流源 蠢晶生長層 半導體層 NPN型電晶體 寄生電晶體 P型基板 n +型之埋入層 η-型之蠢晶層 η+型之射極 插塞 電晶體 Ρ型之基極 接地端子 控制訊號 電源端子 電源電壓
-15-