[go: up one dir, main page]

TWI220054B - Self-aligned silicide process utilizing ion implants for reduced silicon consumption and control of the silicide formation temperature and structure formed thereby - Google Patents

Self-aligned silicide process utilizing ion implants for reduced silicon consumption and control of the silicide formation temperature and structure formed thereby Download PDF

Info

Publication number
TWI220054B
TWI220054B TW091111797A TW91111797A TWI220054B TW I220054 B TWI220054 B TW I220054B TW 091111797 A TW091111797 A TW 091111797A TW 91111797 A TW91111797 A TW 91111797A TW I220054 B TWI220054 B TW I220054B
Authority
TW
Taiwan
Prior art keywords
silicon
metal
patent application
item
scope
Prior art date
Application number
TW091111797A
Other languages
English (en)
Inventor
Cyril Cabral Jr
Kevin Kok Chan
Guy Moshe Cohen
Kathryn Wilder Guarini
Christian Lavoie
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TWI220054B publication Critical patent/TWI220054B/zh

Links

Classifications

    • H10P30/204—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H10D64/0112—
    • H10D64/0113—
    • H10D64/0131—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H10D64/259—Source or drain electrodes being self-aligned with the gate electrode and having bottom surfaces higher than the interface between the channel and the gate dielectric
    • H10P30/208—

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1220054 A7 B7 五 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 發明説明（） 本發明係關於一種半導體元件。更特定言之，本發明 係關於種S i金氧半導體場效應電晶體（M Q s F E T);並係 關於一種對Si MOSFET形成金屬矽化物接觸之方法。 : 自我對位矽化物（salicide)為一種製造高速互補式金 氧半導體（CMOS)元件的積體製程。自我對位矽化物製程 可將源極、汲極及閘極矽區域的表面部分轉換成矽化物。 第1圖闡明一結構1 〇〇，其具有一源極1 〇丨、一汲極 1 02、一閘極及一汲極的矽化物化部分1 〇4。在第1圖中， Xj為源極或汲極的接面深度，Xsii為矽化物接面深度及Rp 為摻雜物波峰濃度。 由於矽化物薄膜的低薄片電阻，此可減少内部元件的 串聯電阻。該矽化物薄膜必須包含在源極與汲極接面中， 否則將對基材形成漏電路徑。再者，為了獲得好的歐姆接 觸’想要的是將矽化物/矽接面鎖定成與源極/汲極摻雜的 波峰濃度相符合。這些需求則闡明在第1圖。特別地，^ 必需大於XSil，而XSi丨約略地等於Rp。 亦即，縮小MOSFET的閘極長度需要淺接面以抑制短 通道效應（SCE)。接面深度預計變成可與矽化物薄膜厚度 比較或甚至比其還薄。為了滿足淺接面需求且維持足夠的 矽化物薄膜厚度則需要修正習知的自我對位矽化物製 程。 4 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 請 先 閲 讀 背
I 項 再 填 寫 產裝 訂 % 1220054 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（） 矽上絕緣體（SOI)MOSFET的縮小導致在自我對位石夕 化物製程上有類似的限制。在S 01的實例中，減低通道厚 度（TSI)已發現在抑制單閘極及雙閘極mOSFETs二者的 SCE上具有重要的角色（例如，參見H-S.P·王（Wong)等 人’國際電子元件會議（Int. Electron Device Meeting)(IEDM)，ρ·407，（1 998)) 〇 將習知的自我對位矽化物製程使用在具有非常薄的 S 01通道之元件時會導致下列問題。 也就是說，在源極及；;及極區域中的石夕會不足而無法完 成矽化物形成。再者’甚至會使用掉多於80%的矽薄膜， 此將由於該接觸面積的減低而實際上增加串聯電阻（例 如’參見莉莎（Lisa)T.蘇（Su)等人，電子元件快迅（Electr〇I1
Device Letters)，15(9)，ρ·363，（1994))。由於未來的整 體及SOI技術強加的對矽化物之矽使用量的限制，需要改 變習知的自我對位矽化物製程，以便與超淺接面技術和超 薄SOI薄膜相容。 將石夕在碎化物薄膜形成前選擇地加入至源極、汲極及 閘極’則可將習知的矽化物製程使用在具有淺接面及薄的 SOI元件。此源極及汲極的增厚可藉由選擇性地磊晶（一種 僅將矽加入至源極、汲極及閘極區域的製程）而獲得。 第2圖闡明一 M0SFET結構，其具有一矽基材1、一 淺接面2、一在閘極4下形成之閘極介電質3與一藉由磊 晶而形成之厚矽源極及汲極6。si磊晶必需有選擇性。否 則’矽將沉積在元件側壁5 (例如，閘極間隔器），此將使 5 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
1220054 Λ7 Β7 五、發明説明（ 源極及汲極對閘極4短路。 但是，選擇性矽磊晶通常愛⑬41 果需要相當南的成長溫度，此 會導致摻雜物重新分配及摻雜物去活化。再者，因為 長具選擇性，該製程對表面預備 …八 頂備非常敏感，因此使得此為 一種困難的製造技術。例如，奚$ w 甚至早層氧化物的存在亦會 阻礙矽成長。 9 經濟部智慧財產局員工消費合作社印製 發明目的及概述： 考慮到上述討論的問題及習知方法的其它問題、缺 及短處’本發明之目標為提供—種自我對位(自我對位 化物)的方法，其可應用至具有淺接面及/或薄s〇i薄膜 元件。 應注意的是，為了簡化的目的，於本文討論的方法（及 結構）中使用矽化鈷（Co)作為特定的實例。雖然矽化& 於其優秀的性質而具有特別的興趣，纟方法為共通的且 應用至以其它金屬（諸如Ti、Pt、Ni、pd、w等等）形成 石夕化物。 在本發明的第一個觀點中，一種在一含矽區域上形 一金屬矽化物接觸之方法（及所產生的結構），其中該含 區域之使用量為可受控者。該方法其包括#Ge植二 石夕區域；在該含石夕區域上方形成一覆蓋金屬_石夕混合 層；在第一溫度下將該金屬-矽混合物與矽反應，以 一金屬石夕合金；#刻掉該金屬-矽混合物層的未反 分；在該金屬石夕合金層上方形成一覆蓋矽層；在第二溫度 點 矽 之 由 可 的 成 矽 含 物 形成 應部 (請先閱讀背面之注意事項再填寫本頁} ·裝· -訂· 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 1220054 A7 B7 五、發明說明（） 下退火，以形成一金屬-Si2合金；及選擇性地蝕刻掉該未 反應的^夕層的步驟。 應>主意的疋該方法有一種變化。變化之一為其可應用 至淺Ge植入，其僅會非晶化非常薄的Si表面部分。第二 種變化係關於Ge植入較深的情形。第一種情況在Ge植 入後並不需要再結晶退火，因為由植入而形成之非晶化薄 膜會完全地因單矽化物形成而消耗掉。第二種情況則需要 在Ge植入後且在形成該覆蓋金屬-矽混合物層前加入一 退火步驟。 在本發明的第二個觀點中，一種在已控制該含矽區域 之使用量的含矽區域上形成一金屬矽化物接觸之方法（及 結構），其包括將Ge植入該含矽區域；將一摻雜物植入該 含矽區域；退火該含矽區域以使摻雜物活化；在該含石夕區 域上方形成一覆蓋金屬-石夕混合物層；在第一溫度下將該 金屬-矽混合物與矽反應，以形成一金屬矽合金；蝕刻掉 该金屬-石夕混合物層的未反應部分；在該金屬石夕合金層上 方形成一覆蓋矽層；在第二溫度下退火以形成一金屬-Si2 合金；及選擇性地蝕刻掉該未反應的矽層。 上述提及的第二觀點說明，用來控制矽化物形成的 Ge植入可與例行進行的在摻雜植入物前之Ge植入結合， 即使控制矽化物形成用的Ge植入需要約為傳統在掺雜物 植入前所使用的植入劑量之1 〇倍。再者，再結晶退火可 與例行使用於#雜物活化的退火結合，即使再結晶需要較 低的退火溫度（約100°c )。 7 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝· 訂· 經濟部智慧財產局員工消費合作社印製 1220054 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（） 在本發明的第三個觀點中，一種形成一半導體結構之 方法（及結構），其包括提供一欲矽化物化的半導體基材， 其包括在一閘極的各別邊上形成之一源極區域及一汲極 區域；將Ge植入該源極、汲極及閘極區域；在該含矽區 域上方形成一覆蓋金屬-矽混合物層；在第一溫度下將該 金屬-矽薄膜與Si反應，以形成一金屬-矽合金；蝕刻掉該 金屬-矽混合物的未反應部分；在該金屬-矽合金上形成一 矽薄膜；在第二溫度下退火該結構，以形成一金屬-Si2合 金；及選擇性地蝕刻掉該未反應的Si。 在本發明的第四個觀點中，一種在低形成溫度下於一 含矽-鍺區域上形成一金屬矽化物接觸的方法（及結構），其 包括非晶化該含矽-鍺區域；在該含矽-鍺區域上方形成一 覆蓋金屬-矽混合物層；在第一溫度下將該金屬-矽混合物 與石夕反應，以形成一金屬石夕合金；餃刻掉該金屬·石夕混合 物層的未反應部分；在該金屬矽合金層上方形成一覆蓋石夕 層；在第二溫度下退火以形成一金屬_Si2合金；及選擇性 地餘刻掉該未反應的石夕層。 隨著本發明獨特及不明顯的方法及結構，已提供一種 可用於淺接面及/或薄S 01源極及汲極接觸的新型自我對 位石夕化物製程（及所產生的結構）。本發明之製程可減低董子 源極及汲極的S i使用量，因此允許在淺接面上方及在薄 SOI薄膜上形成矽化物。 本發明的製程亦與具有非平面的源極及汲極之單閑 極及雙閘極M0SFET結構相容；此外，藉由非晶化siGe 8 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 一 ---- (請先閲讀背面之注意事項再填寫本頁) 裝· 、一?τ % A7 B7
1220054 五、發明説明（） 合金，在合金中的矽化物形成溫度可降低至純si的溫度。 因此，本發明使用Ge植入來控制矽化物的形成溫度。 圖式簡單說明： 則述及其匕目的、觀點及優點將從下列本發明的較佳 具體實施例之詳細說明中且參考至圖形而較好了解，其 中·· 第1圖闡明在具有淺源極及汲極接面的整體m〇sfet上方 之石夕化物的設計規則； 第2圖Μ明具有藉由選擇性i晶而變厚⑨源極及没極6之 MOSFET 結構； 第3圖闡明CoSi2形成溫度對SiGe合金中的^含量之曲 線圖； 第4圖闡明在應用矽化物製程前的基本m〇sfet結構； 第5-10圖闡明根據本發明的較佳具體實施例之方法的製 程步驟，其中： 第5圖闡明進行自我對位的Ge植入至源極、汲極及閘極 區域； 第6圖闡明 >儿積在該結構上方之金屬薄膜； 第7圖闡明第一快速熱退火（RTA)形成一 c〇si相且該未反 應的金屬已選擇性地蝕刻掉； 第8圖闡明一沉積在該結構上之矽覆蓋層； 第9圖闡明一可形成c〇S “相的第二rtA;及 第1 0圖闡明已從該結構蝕刻掉該未反應的si覆蓋層；及 9 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公爱) ί請先閲讀背面之注意事項再填寫本頁} 裝· -訂 經濟部智慧財產局員工消費合作社印製 1220054 A7 B7 五、發明説明（） 第11圖闡明不同植入條件下星. r早矽化物（CoSi)的溫度範 圍；及 (請先閲讀背面之注意事項再填寫本頁) 第12A及12B圖闡明本發明的新賴結構。 圖號對照說明： 1 矽基材 2 淺接面 3 閘極介電質 4 閘 極 5 元件側壁 6 厚矽源極及汲極 100 結構 101 源極 102 沒極 103 閘極 104 沒極的石夕化物化部分 400 起始元件結構 401 Si基材 402 一淺接面區域 403 閘極介電質 404 已圖案化的閘極 405 二側壁間隔器 506 Si 1 -xGex 合金 607 覆蓋金屬薄膜 708 CoSi 809 矽薄膜 910 一石夕化物相 1110 左邊 1111 第一長條 1112 長條 1113 長條 1114 最後長條 1120 右邊 1121 長條 1122 1^連的長條 1210 基材區域 1201 A 左窗口 1201B 右窗口 經濟部智慧財產局員工消費合作社印製 發明詳細說明： 10 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 1220054 經濟部智慧財產局員工消費合作社印製 A7 B7 發明説明（） 現在參照至圖形，更特別是參照至第3-12B圖，其 、·、、負 示出根據本發明的較佳具體實施例之方法及結構。 較佳具體實施例 最近已發現將Ge摻入Si會對二矽化物相（c〇si2)產走 明顯較高的形成溫度，甚至是在小的Ge濃度下。例如， 在第3圖中所繪製的CoSi2形成溫度作為Si薄膜中的^ 濃度之函數。如在圖中闡明，Sii xGex合金（具x = 〇〇3(3〇/。 的Ge))具有高於725。(：的二矽化物形成溫度，其高於在純 Si(x = 0)中的形成溫度約100。〇。因此，該二矽化物形成可 藉由將Ge摻入Si基材而較好控制。 將Ge應用至矽化物形成首先揭示在蔻恩（c〇hen)等 人，‘‘在SiGe上的應變矽晶MOSFET之自我對位矽化物 (SALICIDE)製程及以此矽化物形成的結構，，，其具有][givt 備忘錄YOR9-2000-00373，而於2000年11月15日提申 之美國專利申請案09/712,264中；更近在卡布羅等人，‘‘利 用垂直自我對位的CoSi2在高起源極及汲極si/SiGe元件 上形成之超低接觸電阻CMOS”，其具有IBM備忘錄 YOR9_2〇01-〇〇53，每篇皆以參考之方式併於本文。 然而先前揭示的這些申請特定於利用磊晶所形成的 Si/SiGe結構，本方法則為共通的且可應用至習知的整體 及矽上絕緣體（SOI)結構。 第4圖顯示出該欲矽化的起始元件結構4〇〇。該結構 400包括一 Si基材401 ;二淺接面區域402，其形成該元 件的源極及汲極；一閘極介電質403 ; —已圖案化的閘極 11 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再塡寫本頁)
1220054 A7 B7 五、發明説明（） 404 ;及二側壁間隔器405。源極及汲極區域4〇2已漠密 地摻雜，其中該摻雜物種可根據元件型式為一供體或受 體。 如第5圖所顯示，該晶圓利用一覆蓋Ge離子植入來 植入。該植入可將Ge引進源極及汲極區域4〇2，而形成 Si^G^合金506。Si!_xGex合金會自我對位至閘極4〇4、 源極及汲極區域402。 在Si中的Ge含量（X)可依植入的劑量而定。在合金 中典型的Ge含量為χ = 〇·03至〇.〇6,其與約i 5E15公分-2 至3E15公分：2的植入劑量相符合。在Sii 合金5〇6 中的Ge含量可決定CoSi2形成溫度，如顯示在第3圖。 Sii_xGex合金506在表面的深度主要由植入能量決定。例 如，2KeV的植入能量可在約5奈米的矽中產生蔓延約2 奈米的投射Ge範圍。 在Ge植入後，退火該晶圓以回復因植入所造成的損 害。通常地，具有劑量高於約1E14公分及在低植入能 量（典型地<50KeV)下之Ge植入將會從矽晶圓的表面部分 向下非晶化’至該Ge離子的投射範圍。該退火可藉由固 相成長而再結晶該已非晶化的石夕。 應庄思的疋G e植入與隨後的退火可在源極/没極推雜 物植入前進行。此可消除任何由於高溫製程所關心的摻雜 物再分配。 再者，為了獲得淺接面，在源極/汲極摻雜物植入之 前進行約3E14公分·2劑量的Ge植入。該Ge植入會非晶 12 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） (請先閲讀背面之注意事項再場寫本頁) 0裝· -訂· 經濟部智慧財產局員工消費合作社印製 1220054 A7 B7
五、發明説明（） 化該矽B曰圓的表面部分，因此可抑制將會導致深接面的離 子穿遂效應。 在本矽化物製程中所使用的Ge植入與在淺接面製造 時所需要的Ge植入可結合成一個步驟。此外，亦可在源 極及汲極摻雜物植入後使用摻雜物活化退火，以回復因 Ge植入的損傷。因此，Ge植入與隨後的再結晶退火二者 可在淺接面製造中完全地“被吸收，，。 下列將顯不對非常淺的Ge植入（諸如2KeV)來說並不 需要再結晶退火，因為該非常薄的非晶化層會由富含金屬 的矽化物相及/或單矽化物相完全消耗掉。 所提供的Si^Gex合金506可利用上述討論的方法形 成，一薄覆蓋金屬薄膜（例如，在較佳的具體實施例中為 Co,由於二矽化鈷具有低接觸電阻，但是，如上述提及可 使用其匕金屬，在下列描述的實例中，將假定為c〇)607 >儿積在全部結構的上方。沉積金屬6〇7後的結構則闡明在 第6圖。
所沉積的金屬607薄膜之厚度由所需的矽化物薄膜 厚度來決定。例如，為了獲得29奈米厚的CoSi2薄膜， 則應沉積約8奈米厚的c〇薄膜。該c〇薄膜通常會由TiN 或w薄膜（在第6圖無顯示）覆蓋，以防止c〇在退火期間 氧化。 其次’該晶圓可利用快速熱退火法（RTA)來退火以形 成該單石夕化物相，CoS i 708 (例如，參見第7圖）。為了形 成CoSi相’可使用約47〇。〇至約5201的退火溫度。形成 13 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝· 訂· 經濟部智慧財產局員工消費合作社印製 1220054 A7 B7 五、發明説明（） (請先閱讀背面之注意事項再填寫本頁) c〇Si薄膜的反應對每1奈米的沉積金屬來說會消耗丨82 奈米的矽。在該退火後，選擇地蝕刻掉在該介電質側壁上 方及在該場區域中未反應的C 〇。例如，該選擇性的蝕刻 可使用硫酸與H202或其類似物。在RTA及已蝕刻掉未反 應的Co後之結構則闡明在第7圖。 其次’如第8圖所顯示，一石夕薄膜8 0 9 (諸如非晶相或 多晶Si)沉積在該晶圓上方。該具有矽覆蓋層809的結構 則闡明在第8圖中。為了保証在CoSi薄膜708與石夕覆蓋 層8 0 9間有一乾淨的界面，在石夕沉積之前進行一淨化（諸 如濺鍍淨化）。 其次，對該晶圓提供第二RTA退火，以形成二石夕化 物相，C 〇 S i 2 9 1 〇。 如上述討論，在淺接面402中甚至摻入小濃度的Ge 亦可促成CoSi2形成溫度明顯地高於c〇Si2在純Si中的形 成溫度。 經濟部智慧財產局員工消費合作社印製 如上述所提到的，CoSi:形成溫度（作為在Si薄膜中 的Ge濃度之函數）則顯示在第3圖。若所選擇的第二退火 溫度低於在Si^Ge,合金506中的Cosh形成溫度，則該 石夕化物反應將僅限制於Si覆蓋層809。使用此製程，從淺 接面402來的全部Si消耗量將減低約5〇%，如與不使用 Ge植入及Si覆蓋層沉積的習知方法比較。 第9圖闡明在第二RTA後之結構，其會僅消耗掉從 覆蓋層809來的Si而形成二矽化物相91〇。例如，在
Sil-xGex合金5〇6(x = 0.03)的實例中，該退火溫度應該高於 14 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） — ----- 1220054 A7 B7 五、發明説明（） 約625 °C (所以該CoSi會與矽覆蓋809反應以形成 CoSi2)，且應該不超過約725 °C (所以實質上將不會發生與 Sii-xGex合金506之反應）。 (請先閲讀背面之注意事項再填寫本頁) 在第二RTA後，該未反應的Si覆蓋層809藉由選擇 性蝕刻劑移除，諸如氫氧化四甲基銨（TMAH)。在第二rta 及餘刻掉該未反應的S i覆蓋層後的結構則闡明在第1 〇 圖。 若以Co及Si混合物取代該純Co薄膜607沉積時， 則該矽消耗量可進一步減低。使用Co-矽混合物的製程首 先揭示在卡布羅等人之“以金屬矽合金進行有限制的石夕使 用量及減低橋接之矽化物接觸的自我對位形成方法，，，其 具有IBM備忘錄YOR8-2000-001 8，及在2000年3月6 曰提申之美國專利申請案09/5 1 5,033中，其併入本文以供 參閱。取代純Co沉積，而改以Co與Si共沉積。c〇 Si 1 - X ° 1 χ 混合物之使用限制為約χ<0·3。其他方面，會發生從源極/ 汲極至閘極的橋接。可因一些理由而獲得減低消耗從淺接. 面402來的Si。因此，應注意的是名稱“金屬·矽混合物” 可包括純金屬或金屬與矽的組合。 經濟部智慧財產局員工消費合作社印製 首先’某些形成矽化物相所需的矽已經包含在該沉積 的混合物中，因此從淺接面402來的消耗會減低。 其次’形成富含金屬相（例如，C 〇 2 S i)的溫度窗口會擴 大至約100°C。此允許以會形成富含金屬相（Co2Si)的較低 退火溫度來取代會形成單矽化物相（例如，Co Si)的第一退 火。其將允許在較早的矽化物化製程階段時移除未反應的 15 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） 1220054 Α7 Β7 五、發明説明（）
Co-Si混合物且沉積矽覆蓋層809。因此，矽使用量可在 單矽化物相（CoSi)形成期間粗略地切出一半（由於石夕之供 應可從覆蓋層809來提供）。在淺接面402的矽使用量之 總減少中，估計會使用到下列論點。 亦即，初始地，退火該C 〇 - S i混合物以形成富含金屬 相，Codi。假定該Co-Si混合物包含約20%的Si，則在 C 〇2 S i形成期間的石夕使用量會減低約5 0 %，因為形成c 0 2 s i 所需的矽有一半存在於所沉積的Co-Si混合物中。其次， 選擇性地蝕刻掉該未反應的Co-Si混合物且在結構上方沉 積一 si覆蓋層。該第二退火可形成單矽化物相（c〇Si)，然 後為二矽化物相（CoSi2)。在RTA期間，夾在淺接面4〇2 與Si覆蓋層809間之C〇2Si薄膜會在二界面處反應而形 成CoSi相。因此，淺接面4〇2的si消耗量在c〇si形成 期間會減低約一半，由於該Si會從該覆蓋層供應。 較佳地將該第二退火溫度選擇在高於純矽中c〇Si2的 形成溫度，但是較佳地低於在sii xGex合金506中CoSi2 的形成溫度。因為該淺接面會埋入sii xGex合金506, c〇Si2 形成的全部矽使用量將從純的矽覆蓋層809提供。換句話 說’在形成二矽化物相期間並不會消耗掉從淺接面4〇2來 的石夕。結合從每個相來的矽使用量，此可產生減低75%的 矽使用量，如與習知的矽化物方法比較。 可依CoS 1及Co Si:的反應速率而在第二RTA退火期 間進一步減低石夕的使用量，其為藉由快速地跳躍該退火溫 度至CoSi2形成溫度。在此溫度下，該富含金屬相可直接 16 本紙張尺度適用中_家標準(CNS)A4規格⑽謂公幻-" ' (請先閲讀背面之注意事項再填寫本頁) 裝· 訂· 經濟部智慧財產局員工消費合作社印製 1220054 經濟部智慧財產局員工消費合作社印製 五 A7 _________ B7發明説明（） 地轉換成CoSi2而沒有經由C〇si相。若CoSi2反應速率快 於CoSi，則從淺接面來的消耗將比對c〇Si相少於約 5 0〇/〇 〇 本案發明人已實驗地證實使用Ge植入作為控制石夕化 物幵> 成的方法。第11圖顯示出單石夕化物相之溫度範圍為 製程條件的函數。第u圖中的長條指出該矽化物在該 CoSi相中。在長條之下該相為c〇2Si或Co，而在長條之 上則代表該矽化物相為CoSi2。Ge植入能量為2.0、7.5、 14及21KeV，其各別地與約5.4、10、15及20奈米的 射範圍（Rp)相符合。植入劑量為3E15公分」，其粗略地 x = 〇.06的Ge含量相符合。應注意的是’植入能量越高 所植入的Ge截面越寬。因此，有效的Ge濃度低於較 的植入。 本案發明人亦藉由在該矽化物製程中進行及不進 900°C/1秒的再結晶退火（藉由rTA)來研究該再結晶退 的角色。 最後地，本案發明人亦試驗在金屬沉積後選擇地 Ge引進接面，藉由將該Ge植入經過金屬及TiN覆蓋層 該植入Ge的樣品（金屬沉積接著該植入）顯示出明 較高的CoSi2形成溫度，如與不接受植入的對照樣 比較。 例如’接受劑量3E15公分·2及能量2KeV的Ge植 之該樣品顯示出約75〇ac之c〇Si2形成溫度，如與所獲 的對照樣品之約625。(：比較。 投 淺 行 火 县苜 品 入 得 C請先閲讀背面之注意事項再填寫本頁> 17 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 1220054 A7 B7 五、發明説明（） 參照至該經退火的樣品，對較高的植入能量來說，已 適當地減低C〇Si2形成溫度。該減低大概由於r v ^ ^ ^ be分佈的 擴大（其與較深的植入物相關），及由於Ge斟主I tβ 河衣面的分晶 現象，其全部導致較低的Ge濃度。 不在900°C/1秒下退火的該些樣品顯示出，對較高的 植入能量來說，相當快速的減低CoSi2形成溫度。特別地， 在14KeV及21KeV植入的該些樣品顯示出比對照樣品還 低的CoSi2形成溫度。需重要注意的是該以2KeV植入之 無退火樣品並不顯示出下降的形成溫度。此可歸因於由植 入時所產生的非晶化薄膜會在CoSi相形成期間完全地消 耗掉。 最後地，應注意的是以3E1 5公分·2劑量經過金屬植 入的該些樣品顯示出一約3 5 0 °C的低單矽化物形成溫度， 如與對照樣品所獲得的約47(TC比較。此外，這些樣品不 顯示出高的二矽化物形成溫度（其於在金屬沉積前植入的 樣σσ中發現）。無退火樣品所採得的這些結果及測量則建 δ義於Α要形成梦化物的SiGe合金之情況中，可藉由非晶 化該合金（因Ge植入）來降低該二矽化物的形成溫度。 應注意的是’如第11圖所顯示，該矽化物形成溫度 可控制在二方面（例如，較高或較低）。亦即，第i i圖的 右邊（如由參考數字112〇所標示）說明Ge在金屬沉積前植 入石夕’然而第11圖的左邊111 0說明無Ge植入矽（對照樣 品）及Ge在金屬沉積後植入矽。第一長條u n說明並無 控制（例如’並無植入至矽以操縱溫度）。該長條顯示出單 18 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） ^ ......._ 裝： (請先閲讀背面之注意事項再填寫本頁) -訂- 經濟部智慧財產局員工消費合作社印製 1220054 A7 B7 五、發明説明（） 矽化物形成溫度。因此，在第一長條中，大於約625t時 該單矽化物會變成二矽化物。長條丨丨丨2 _丨丨丨4指出Ge經 過金屬植入且在該些長條上之面積說明該單矽化物轉換 成二矽化物。 在右部分1120中的長條i 121顯示出，當Ge已引進 時，二矽化物的形成溫度已延至約750。〇。但是，應注意 的是對®比連的長條（例如，長條u 2 1及毗連長條1丨22)每 組來說，已顯現出二種狀態。也就是說，有該植入狀態（在 長條1121的實例中為2.〇KeV/3E15公分_2)，但是在長條 11 22中有植入狀態及退火溫度（例如，在長條n 22的實例 中為2.0KeV/3E15公分·2及90 0/1秒退火）。當Ge植入時， 該石夕會非晶化。因此，當該樣品在植入後退火，該石夕會再 結晶。 如第11圖所顯示，第一組的二長條1丨2 1及11 2 2顯 不出在形成溫度上有些微差異。但是，當想要以較高的能 量植入時，明顯的是若無進行退火則該形成溫度會非常快 速地下降，且變成與對照樣品非常類似。因此，本案發明 人已了解退火對控制來說非常重要。 現在’參照至在第一部分111 〇中的最後長條111 4， 應注意的是需要相當高的溫度來形成矽化物。因此，藉由 植入Ge ’該矽化物形成溫度變成較高。但是，若該S丨經 非晶化，則溫度會減低。亦即，若不想要較高的矽化物製 造溫度’則可植入SiGe結晶，如此結晶會變成非晶化且 可維持習知的熱預算。 19 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝· 訂· 經濟部智慧財產局員工消費合作社印製 五 _ 經濟部智慧財產局員工消費合作社印製 Α7 Β7 發明説明（） 户因此’本發明可藉由加A Ge來控制該石夕化物形成溫 -，因此使得Si-矽化物層的溫度較高且可控制發生的界 限。 再者，本發明可獲得一具有單晶siGe層的SiGe基 其正常地將在非常高的溫度下形成—石夕化物。但是， —使用Ge植入且無再結晶（例如，無9〇〇。匸退火），則該矽 化物形成溫度將可與石夕比較。 參照至第12Α及12Β圖，可明顯地看見本發明的結 冓月顯地與藉由選擇性磊晶而形成之高起源-汲極結構有 區別。 亦即，對本發明之目的來說，“磊晶，，定義為“在結晶 物質的結晶基材上成長且模仿該基材的方向，，。將此定義 緊。己在〜，可了解的是磊晶之結晶成長將總是對準底部基 材 而不管所定出的成長區域輪廓之窗口方向。 第12Α及12Β圖各別地闡明二種曝露出基材區域 121〇的不同矩形窗口 12〇1Α、12〇1Β之選擇性磊晶成長。 囪口 1201Α、1201Β為在上面無發生成核反應的罩幕中之 開口。窗口 1201Α、1201Β由虛線顯示。為了進一步簡化 此討論，當在觀看結晶成長時，僅考慮（1〇〇)及（11〇)平面 組。 在第12Α圖中，左窗口 12〇ια可定出一矩形輪摩， 其完美地沿著11 〇及〇 11結晶方向排列，然而在第丨2Β圖 中’該右窗口 1 20 1 Β則沿著〇 1 〇及丨00方向排列。在二窗 口中的基材表面沿著〇〇 1方向排列。熟知的是該成長速率 20 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) -------裝-丨 (請先閲讀背面之注意事項再填寫本頁) -訂· ¾ 1220054 A7
五、發明説明（）
強烈地具有社a ^ A 、、口日日向相依性。對下列討論來說，假定（1丨〇 平面組為慢速成長（比妨=) 至快速成長的（100)平面）。此藉由 在第12Α及12Β圖上部邮拜 、 闽上。P所顯示的座標系統來闡明。 因為該成長速率且 g 手/、π。晶方向依賴性，該成長結晶將續 示出許多面。這些面將發展成慢速成長平面。…圖顯 ^出在二種不同成長時間處的成長結晶。在t成長4時， I成長、"曰形狀仍然接近定出成長面積輪廓的原始窗
口 H當成長繼續進行（t成長=t2)，該慢成長⑴〇)平 面變成佔優勢的，而$ P ,、 成長、、、Q晶不再遵循底部窗口的形狀。 當成長繼續進行時，诗 、 、ο '、、°日日形狀將會收歛成一具有基底
(其沿者110及01〗古A 向而疋向（如左窗口 1201B))的三角 錐體。如由第l2AiHRBnn 圖闊月’僅有窗口對準至慢速成長平面 時該成長的結晶將維持該窗口形狀。 因此，藉由蠢晶之高起源^極結# Η肖^ ㈣ 強力的限制而限制。定出成長面積輪廓的窗口形狀及方向 將不必疋地複製至該成長的結晶上，因為其總是遵循由底 部結晶基材所定義的方向。 但是’本發明之自我對位石夕化物方法不依賴蟲晶成 長’因此無結晶方向的限制。因此’在本發明中，立與結 晶的方向無關，因為本發明不依賴此方向來形成本發明的 結構。 再者’藉由本發明的製程所形成之高起源_汲極並不 顯示出面’且可由源極及汲極窗口定出輪廓。因此，可獲 得該形狀。 21 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公爱) .......:·裝-· f請先閲讀背面之注意事項再填寫本頁) -訂· 經濟部智慧財產局員工消費合作社印製 1220054 A7 B7 五、發明説明（） 因此，隨著本發明之獨特及不明顯的特徵，已提供— 種淺接面及/或薄S ΟI源極及沒極接觸用之新的自我對位 矽化物製程（及所產生的結構）。本發明的製程可減低從源 極及汲極來的S i使用量，因此允許矽化物在淺接面上方 及在薄SOI薄膜上形成。 本發明的製程亦與具有非平面的源極及汲極之單閘 極及雙閘極M0SFET結構相容（例如，參見Ρ·Μ·所羅門 (Solomon)，H.-S.P·王，“具有側壁源極汲極接觸之單及雙 閘極場效應電晶體之製造方法”，在1998年6月30曰申 請的美國專利5,773,33 1中；及T.尤施摩托（Y〇shim〇t〇)等 人，“用於高性能75-奈米閘極長度pMOSFETs之矽化的石夕 側壁源極及汲極結構，，，在1 995年的VLSI技術座談會 (Symposium on VLSI Technol.)，整理摘要 p.li 中，每篇 皆以參考之方式併於本文）。 此外’藉由非晶化S i G e合金，在合金中的石夕化物形 成溫度可降低至純Si的溫度。 熟圍， 一现 例利 施專 實請 體申 具的ί附 5在 面明 方發。 些本質 一解改 在了行 Λ 4£ k 已爿進 明士中 發人圍 本之範 然藝及 雖技神 此精 知之 '.......i裝： (請先閲讀背面之注意事項再填寫本頁) -、\呑 ¼ 經濟部智慧財產局員工消費合作社印製 22 本紙張尺度適用中國國家標準(CNS)A4規格(21〇χ297公釐)

Claims (1)

1220054 A8 B8 C8 — D8 申請專利範圍 ΐ· 種在一含印區域上形成一金屬石夕化物接觸的方法，其 中該含矽區域之使用量為可控制者，該方法至少包含下 列步驟： 將Ge植入該含矽區域； 在該含石夕區域上方形成一覆蓋金屬-石夕混合物層； 在第一溫度下將該金屬-矽混合物與矽反應，以形成 一金屬矽合金； 姓刻掉該金屬-矽混合物層的未反應部分； 在該金屬矽合金層上方形成一覆蓋矽層； 在第二溫度下退火，以形成一金屬-Si2合金；及 選擇地姓刻掉該未反應的石夕層。 1^ I I I #1 — — — — — — — — I I (請先閲讀背面之注意事項再場寫本頁) 2.如申請專利範圍第1項所述之方法，其中在植入 進行退火。 後 訂· ^ 3·如申請專利範圍第丨項所述之方法，其中更包括下列步 驟： ^ 形成該含矽區域作為非平面的含矽區域。 經濟部智慧財產局員工消費合作社印製 4· 一種在一含矽區域上形成一金屬矽化物接觸的方法，其 中該含矽區域之使用量為可控制者，該方法至少包含下 列步驟： 將Ge植入該含矽區域，以非晶化該矽及控制矽化物 的形成溫度； 23
1220054 8 8 8 8 ABCD 六、申請專利範圍 6·如申請專利範圍第5項所述之方法，其中在Ge植入後 進行退火。 (請先閲讀背面之注意事項再填寫本頁) 7.如申請專利範圍第5項所述之方法，其中該金屬包括 Co、Ti、Pd、及Pt的至少一種。 8 ·如申請專利範圍第5項所述之方法，其中該金屬-矽混合 物薄膜之厚度範圍從約0.3奈米至約50奈米。 9. 如申請專利範圍第5項所述之方法，其中該金屬-矽混合 物薄膜至少包含一種始-石夕混合物。 10. 如申請專利範圍第9項所述之方法，其中該第一温度 之範圍從約300°C至約470°C。 11. 如申請專利範圍第5項所述之方法，其中該矽薄膜包 括非晶化的Si(a-Si)、多晶Si、摻雜的a-Si、摻雜的多 晶Si及其混合物之一種。 經濟部智慧財產局員工消費合作社印製 12 ·如申請專利範圍第5項所述之方法，其中該用來進行 源極及汲極摻雜物活化退火的反應可與用來進行再結 晶退火的退火步驟結合。 1 3 ·如申請專利範圍第5項所述之方法，其中該用來控制 25 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） 1220054 A8 B8 C8 D8 申請專利範圍 碎化物形成的Ge植入可與用來推雜植入物的非晶化G e 植入結合。 (請先閲讀背面之注意事項再填寫本頁} 1 4 ·如申請專利範圍第5項所述之方法，其中該矽薄膜之 厚度範圍從約5奈米至約1 5 0奈米。 1 5 ·如申請專利範圍第5項所述之方法，其中該第二溫度 高於約625°C，但是低於在矽鍺合金中該金屬_8丨2的形 成溫度。 1 6 ·如申請專利範圍第5項所述之方法，其中該金屬-矽形 成發生在該沉積的石夕薄膜中、在該源極區域與沒極區域 中及在該問極區域中。 17.如申請專利範圍第5項所述之方法，其中該金屬-Si2 形成發生於在該金屬-Si2合金上方所形成的矽薄膜中。 1 8 ·如申請專利範圍第5項所述之方法，其中該第二溫度 高於該第一溫度。 經濟部智慧財產局員工消費合作社印製 19.如申請專利範圍第5項所述之方法，其中該方法之進 行得使自我對位，藉此該方法可不使用任何圖案化及任 何罩幕。 26 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ----- 1220054 ABCD 申請專利範圍 20·如申請專利範圍第5項所述之方法，其中 膜的形成包括藉由共濺鍍金屬及矽來形成— ' i屬-矽混 合物，該矽與該金屬薄膜的百分比少於約28%。 21·如申請專利範圍第5項所述之方法，其 τ邛為摻雜物 的源極及汲極之Ge植入可與用於矽化物之r ue植入結 合。 22·如申請專利範圍第5項所述之方法，其中該金屬·石夕合 金至少包含Co2Si相及CoSi相的一種。 23. —種於低形成溫度下在一含矽-鍺區域上形成一金屬石夕 化物接觸之方法，該方法至少包含下列步驟： 非晶化該含碎-錯區域； 在該含矽-鍺區域上方形成一覆蓋金屬-矽混合物 層； 在第一溫度下將該金屬-矽混合物與矽反應，以形成 一金屬砍合金； 蝕刻掉該金屬-矽混合物層的未反應部分； 在該金屬矽合金層上方形成一覆蓋矽層； 在第一溫度下退火’以形成一金屬-Si2合金；及 選擇地蝕刻掉該未反應的矽層。 24. 如申凊專利範圍第23項所述之方法，其中藉由離子植 27 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公爱） (請先閲讀背面之注意事項再填寫本頁} 裝. 經濟部智慧財產局員工消費合作社印製 1220054 8 8 8 8 ABCD \ 、一S 經濟部智慧財產局員工消費合作社印製 申請專利範圍 入來進行非晶化。 25 ·如申請專利範圍第1項所述之方法，其中該金屬-矽混 合物至少包含純金屬。 2 6 ·如申請專利範圍第4項所述之方法，其中該金屬-石夕混 合物至少包含純金屬。 27.如申請專利範圍第5項所述之方法，其中該金屬-矽混 合物至少包含純金屬。 28·如申請專利範圍第1項所述之方法，其中更包含下列 步驟： 將一摻雜物植入該含矽區域。 29.—種半導體結構，其至少包含： 高起源極及汲極區域，其中該高起源極及汲極區域 不受限於具有一與彼此相關的相同結晶軸相符合之形 狀。 3 0.如申請專利範圍第29項所述之結構，其中該結構並無 結晶方向限制。 3 1·如申請專利範圍第29項所述之結構，其中該高起源極 28 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
1220054 A8 B8 C8 — —_ P8 六、申請專利範圍 及沒極區域並無面，且讦由罩幕的源極及汲極窗口定出 輪廓。 (請先閲讀背面之注意事項再填寫本頁) 3 2 ·如申請專利範圍第2 9項所述之結構，其中該高起源極 及汲極區域包括Ge。 33·如申請專利範圍第29頊所述之結構，其中該高起源極 及汲極區域在基材上形成，且無與該基材的結晶方向對 準。 3 4.—種半導體結構，其至少包含： 一基材；及 同起源極及 >及極區域’其中該兩起源極及 >及極區域 並不排列在與該基材的結晶方向有關的方向上，且包括 Ge 〇 3 5 ·如申請專利範圍第3 4頊所述之半導體結構，其中該Ge 在植入一摻雜物之前植入，且用做非晶化該源極及汲極 區域摻雜物，並可降低其矽化物形成溫度。 經濟部智慧財產局員工消費合作社印製 29 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)
TW091111797A 2001-06-07 2002-05-31 Self-aligned silicide process utilizing ion implants for reduced silicon consumption and control of the silicide formation temperature and structure formed thereby TWI220054B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/875,187 US6555880B2 (en) 2001-06-07 2001-06-07 Self-aligned silicide process utilizing ion implants for reduced silicon consumption and control of the silicide formation temperature and structure formed thereby

Publications (1)

Publication Number Publication Date
TWI220054B true TWI220054B (en) 2004-08-01

Family

ID=25365351

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091111797A TWI220054B (en) 2001-06-07 2002-05-31 Self-aligned silicide process utilizing ion implants for reduced silicon consumption and control of the silicide formation temperature and structure formed thereby

Country Status (2)

Country Link
US (2) US6555880B2 (zh)
TW (1) TWI220054B (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020031909A1 (en) * 2000-05-11 2002-03-14 Cyril Cabral Self-aligned silicone process for low resistivity contacts to thin film silicon-on-insulator mosfets
US6503833B1 (en) * 2000-11-15 2003-01-07 International Business Machines Corporation Self-aligned silicide (salicide) process for strained silicon MOSFET ON SiGe and structure formed thereby
US6703688B1 (en) 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US20030042614A1 (en) * 2001-08-30 2003-03-06 Ammar Deraa Metal silicide adhesion layer for contact structures
US6858904B2 (en) * 2001-08-30 2005-02-22 Micron Technology, Inc. High aspect ratio contact structure with reduced silicon consumption
US6864500B2 (en) * 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6642106B1 (en) * 2002-05-31 2003-11-04 Advanced Micro Devices, Inc. Method for increasing core gain in flash memory device using strained silicon
US7615829B2 (en) * 2002-06-07 2009-11-10 Amberwave Systems Corporation Elevated source and drain elements for strained-channel heterojuntion field-effect transistors
AU2003247513A1 (en) * 2002-06-10 2003-12-22 Amberwave Systems Corporation Growing source and drain elements by selecive epitaxy
US20030235981A1 (en) * 2002-06-25 2003-12-25 Eric Paton Method and device using silicide contacts for semiconductor processing
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
AU2003261300A1 (en) * 2002-07-29 2004-02-16 Amberwave Systems Selective placement of dislocation arrays
US6756276B1 (en) * 2002-09-30 2004-06-29 Advanced Micro Devices, Inc. Strained silicon MOSFET having improved source/drain extension dopant diffusion resistance and method for its fabrication
US6657223B1 (en) 2002-10-29 2003-12-02 Advanced Micro Devices, Inc. Strained silicon MOSFET having silicon source/drain regions and method for its fabrication
WO2004042809A1 (en) * 2002-10-30 2004-05-21 Advanced Micro Devices, Inc. Method of forming a nickel silicide region in a doped silicon-containing semiconductor area
DE10250611B4 (de) * 2002-10-30 2006-01-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten Silizium enthaltenden Halbleiterbereich
JP2004172541A (ja) * 2002-11-22 2004-06-17 Renesas Technology Corp 半導体装置の製造方法
US6803270B2 (en) * 2003-02-21 2004-10-12 International Business Machines Corporation CMOS performance enhancement using localized voids and extended defects
KR100728173B1 (ko) 2003-03-07 2007-06-13 앰버웨이브 시스템즈 코포레이션 쉘로우 트렌치 분리법
US6933577B2 (en) * 2003-10-24 2005-08-23 International Business Machines Corporation High performance FET with laterally thin extension
US20050090082A1 (en) * 2003-10-28 2005-04-28 Texas Instruments Incorporated Method and system for improving performance of MOSFETs
US6989322B2 (en) * 2003-11-25 2006-01-24 International Business Machines Corporation Method of forming ultra-thin silicidation-stop extensions in mosfet devices
US7060546B2 (en) * 2003-11-26 2006-06-13 International Business Machines Corporation Ultra-thin SOI MOSFET method and structure
US7091069B2 (en) * 2004-06-30 2006-08-15 International Business Machines Corporation Ultra thin body fully-depleted SOI MOSFETs
US7029967B2 (en) * 2004-07-21 2006-04-18 Texas Instruments Incorporated Silicide method for CMOS integrated circuits
US7026689B2 (en) * 2004-08-27 2006-04-11 Taiwan Semiconductor Manufacturing Company Metal gate structure for MOS devices
US20060270224A1 (en) * 2005-02-08 2006-11-30 Seung-Chul Song Methods for forming metal-silicon layer using a silicon cap layer
US7238611B2 (en) * 2005-04-13 2007-07-03 United Microelectronics Corp. Salicide process
US20060246720A1 (en) * 2005-04-28 2006-11-02 Chii-Ming Wu Method to improve thermal stability of silicides with additives
DE102005024911A1 (de) * 2005-05-31 2006-12-28 Advanced Micro Devices, Inc., Sunnyvale Technik zur Reduzierung der Siliziumungleichförmigkeiten durch Anpassen eines vertikalen Dotierprofiles
WO2006130375A2 (en) * 2005-05-31 2006-12-07 Advanced Micro Devices, Inc. Technique for reducing silicide non-uniformities by adapting avertical dopant profile
US7528065B2 (en) * 2006-01-17 2009-05-05 International Business Machines Corporation Structure and method for MOSFET gate electrode landing pad
US7585740B2 (en) * 2006-03-14 2009-09-08 International Business Machines Corporation Fully silicided extrinsic base transistor
US20070221993A1 (en) * 2006-03-27 2007-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a thermally stable silicide
US7566605B2 (en) * 2006-03-31 2009-07-28 Intel Corporation Epitaxial silicon germanium for reduced contact resistance in field-effect transistors
US8076189B2 (en) * 2006-04-11 2011-12-13 Freescale Semiconductor, Inc. Method of forming a semiconductor device and semiconductor device
US8304342B2 (en) * 2006-10-31 2012-11-06 Texas Instruments Incorporated Sacrificial CMP etch stop layer
US8217423B2 (en) * 2007-01-04 2012-07-10 International Business Machines Corporation Structure and method for mobility enhanced MOSFETs with unalloyed silicide
US7442614B1 (en) * 2008-03-21 2008-10-28 International Business Machines Corporation Silicon on insulator devices having body-tied-to-source and methods of making
US20100032759A1 (en) * 2008-08-11 2010-02-11 International Business Machines Corporation self-aligned soi schottky body tie employing sidewall silicidation
KR101561059B1 (ko) * 2008-11-20 2015-10-16 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8415748B2 (en) 2010-04-23 2013-04-09 International Business Machines Corporation Use of epitaxial Ni silicide
US8492275B2 (en) 2011-07-20 2013-07-23 International Business Machines Corporation Method to form uniform silicide by selective implantation
US9490344B2 (en) 2012-01-09 2016-11-08 Globalfoundries Inc. Methods of making transistor devices with elevated source/drain regions to accommodate consumption during metal silicide formation process
US8981565B2 (en) * 2012-03-23 2015-03-17 International Business Machines Corporation Techniques to form uniform and stable silicide
KR20140121617A (ko) * 2013-04-08 2014-10-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9087716B2 (en) * 2013-07-15 2015-07-21 Globalfoundries Inc. Channel semiconductor alloy layer growth adjusted by impurity ion implantation
US10763338B2 (en) * 2017-08-30 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Silicide implants
US11450571B2 (en) * 2018-09-27 2022-09-20 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor structure
CN109338285B (zh) * 2018-11-06 2020-10-02 四川理工学院 一种在钛合金表面形成Si-Co复合渗梯度涂层的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217923A (en) * 1989-02-13 1993-06-08 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device having silicided source/drain regions
JP3311201B2 (ja) * 1994-06-08 2002-08-05 キヤノン株式会社 画像形成装置
US6051473A (en) * 1996-11-22 2000-04-18 Advanced Micro Devices, Inc. Fabrication of raised source-drain transistor devices
US5773331A (en) 1996-12-17 1998-06-30 International Business Machines Corporation Method for making single and double gate field effect transistors with sidewall source-drain contacts
US6072222A (en) * 1998-05-18 2000-06-06 Advanced Micro Devices, Inc. Silicon implantation into selective areas of a refractory metal to reduce consumption of silicon-based junctions during salicide formation
JP4204671B2 (ja) * 1998-09-11 2009-01-07 三菱電機株式会社 半導体装置の製造方法
US6204177B1 (en) * 1998-11-04 2001-03-20 Advanced Micro Devices, Inc. Method of forming junction leakage free metal silicide in a semiconductor wafer by alloying refractory metal
US6346732B1 (en) * 1999-05-14 2002-02-12 Kabushiki Kaisha Toshiba Semiconductor device with oxide mediated epitaxial layer
US6690344B1 (en) * 1999-05-14 2004-02-10 Ngk Insulators, Ltd. Method and apparatus for driving device and display
US6214670B1 (en) * 1999-07-22 2001-04-10 Taiwan Semiconductor Manufacturing Company Method for manufacturing short-channel, metal-gate CMOS devices with superior hot carrier performance
US6461923B1 (en) * 1999-08-18 2002-10-08 Advanced Micro Devices, Inc. Sidewall spacer etch process for improved silicide formation
US6265293B1 (en) * 1999-08-27 2001-07-24 Advanced Micro Devices, Inc. CMOS transistors fabricated in optimized RTA scheme

Also Published As

Publication number Publication date
US20030132487A1 (en) 2003-07-17
US20020185691A1 (en) 2002-12-12
US6716708B2 (en) 2004-04-06
US6555880B2 (en) 2003-04-29

Similar Documents

Publication Publication Date Title
TWI220054B (en) Self-aligned silicide process utilizing ion implants for reduced silicon consumption and control of the silicide formation temperature and structure formed thereby
US6987050B2 (en) Self-aligned silicide (salicide) process for low resistivity contacts to thin film silicon-on-insulator and bulk MOSFETS and for shallow junctions
JP4524064B2 (ja) 自己整合されたシリサイド・プロセスおよびそれによって形成された構造
US6503833B1 (en) Self-aligned silicide (salicide) process for strained silicon MOSFET ON SiGe and structure formed thereby
US6914303B2 (en) Ultra thin channel MOSFET
KR101361424B1 (ko) 반도체 장치의 제조 방법
US7517795B2 (en) Stabilization of Ni monosilicide thin films in CMOS devices using implantation of ions before silicidation
US8658530B2 (en) Method of fabricating an epitaxial Ni silicide film
JPH1055984A (ja) チタンケイ化の注入による強化
CN101488453B (zh) 用以制备具有短栅极的mosfet的结构和方法
US20060160290A1 (en) Method to fabricate variable work function gates for FUSI devices
US20090294871A1 (en) Semiconductor devices having rare earth metal silicide contact layers and methods for fabricating the same
CN100390939C (zh) 制造半导体器件的方法和用该方法获得的半导体器件
US20020072181A1 (en) Fabrication of transistor having elevated source-drain and metal silicide
JPH07230969A (ja) 半導体集積回路の製造方法
US7262105B2 (en) Semiconductor device with silicided source/drains
CN102439702B (zh) 半导体器件及其制造方法
KR101065046B1 (ko) 반도체 디바이스 및 그 제조 방법
US7211489B1 (en) Localized halo implant region formed using tilt pre-amorphization implant and laser thermal anneal
KR100620235B1 (ko) 타이타늄 실리사이드 제조 방법
JP2005056900A (ja) 半導体装置の製造方法
JP2582337B2 (ja) 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法
JP2006228859A (ja) 半導体装置およびその製造方法
JP2006114651A (ja) 半導体装置の製造方法
KR20020012923A (ko) 반도체 소자의 자기 정렬 실리사이드 형성방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees