TWI298531B - Bump structure - Google Patents
Bump structure Download PDFInfo
- Publication number
- TWI298531B TWI298531B TW094114389A TW94114389A TWI298531B TW I298531 B TWI298531 B TW I298531B TW 094114389 A TW094114389 A TW 094114389A TW 94114389 A TW94114389 A TW 94114389A TW I298531 B TWI298531 B TW I298531B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- solder
- patterned
- conductive metal
- polymer layer
- Prior art date
Links
Classifications
-
- H10W72/20—
-
- H10W72/019—
-
- H10W72/251—
-
- H10W72/923—
-
- H10W72/9415—
-
- H10W72/942—
-
- H10W72/952—
-
- H10W72/983—
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
1298531 九、發明說明: 【發明所屬之技術領域】 本發明大體而言係有關於一種半導體元件之製造,且特別有關於半導 體元件封裝(package)之焊料凸塊(solder bump)結構。 【先前技術】 快速、可靠、高密度的電路以及低成本乃為積體電路封裝的目標。習 知焊線接合(wkebond)技術是最常見的技術,將晶片表面馳焊㈣^接^ 位於導線架(丨切(1_^1^)或基底上之封裝内部導線末端,其確實可:成成本 低廉與可靠性等目標,細絲封裝技躺目標t符合晶^度^以及 内部之内連線數目減少的設計,而具有較少之内連線連結的封裳技術將可 減少潛在失敗點、減少電路電阻、以及減少眺線電容,躺可辭響命 computer)、攝錄影機㈣咖㈣等)而減少積體電路封裝的需 P牛低尺寸W及整錄狀封裝設計的演進,社述積體電路縣之減少^ ==娜編猶,嶋物儲續㈣需求,而具 種先設計乃獨地翻進鱗決職所硫的挑戰,喊中一 曰w孜何傻日日技術為一種封裝方法,將 日日片之主動面(具有表面焊墊)架設於基板上( 對於焊線接合的方式狀右…有凸麵日日粒(dle)相 m,徂Ύ /、有上τ面顛躺佈置,而此乃稱為,,覆晶,,的原 D)…臭i、了晶片元件至基板最短徑 /、 成本。而由於m私”丄 以及對奋里自動化產品的低 产士由衣通,乃未使用導線架或塑谬封裝,因此在重量 廓上亦有所減少。霜曰社 及外觀~m 95%娜_構成技細㈣凸塊,其通常由鱗凸塊㈣錫以及 ^例所構成,以内連接晶片焊墊至基板。 種用以於半導體兀件上製造焊料域之方法,条輪磁圖係
0503-A30840TWF 1298531 闡述習知-觀以於-基板例如半導體晶圓上形成凸塊之方法。如第认圖 所示,提供-半導體晶圓10,其具有—梦基板仏―上方護層㈣&赠㈣μ 以及-焊墊或接觸墊15。石夕基板12上包含金屬内連線層(未示),護層14 可包含-或-以上之層別,並且延伸至部分焊墊或接觸墊15之上方,焊塾 或接觸墊15乃位於半導體晶圓10之上方表面上。護層14乃具有一開口位 於接觸墊15上方’因此可用於形成半導體晶圓1()與外部電路之電接觸。 接觸墊15可由多種金屬所構成,例如紹、魅合金、鋼、或銅合金。一般來 說,於整個半導體Μ Π)上方表面以及接觸墊15上提供—種_seedi_ 16 ’而種晶層16可由複數個多種不同金屬之單層所構成,並可藉由多種方 法包含無電鍍法(electr〇less pkting)、濺鍍㈣如幻、或電鍍法 (electrMating)沉積而成。如第1B _示,之後將光阻層22沉積_^曰層 16上,並且經由贿化以提供—開心解導體晶圓⑺之接觸独上方。 接柯如第1C圖中所示,可藉由習知方法例如電鍍法,於種晶層Μ上沉 積一凸塊底層金屬(under bUmp metailurgy;顶岣26,再於凸境底層金屬% 上方沉積-導電枯料30,而此導電材料3〇乃包含一焊料,例如為重晉百分 比63的錫與重量百分比37的錯之共溶合金(e_ic)組成,或為重晉百分比 5的錫與重量百分比95的錯合金組成。如第仍圖所示,光阻2/乃藉由電 漿侧或濕賴勤移除,並將下方暴露之種晶層16移除。第正圖 鱗料迴焊之步驟_成半導體晶圓1()上之凸贼焊球幻。 早 於半導體元件上方的焊料凸塊形成後,一般乃於覆晶封裝中利用 化物(印oxy)進行底膠(_erfm)填充。底膠一般為膠黏劑(感―,例如 =脂1增強積體電路晶月與基板間焊料接合點⑽的的物理或機械特 。絲可用於增進封裘系統的疲勞壽命伽igue life),並且可藉由穷 體電路f片之電内連線而遠離濕氣,進而避免晶片及内連線遭受顧… 儘官藉的使用乃提供了一種有關覆晶封裝問題之解 亦於半導m程中產生新在
0503-A30840TWF 6 1298531 步驟以塗覆底膠,以及烘 電組件組驗峨射健生其_缺點,例如當 此要於組裝完成動=…、加“&巾_發生,因 «早已硬化,使得移除或鱗|=是_的’因此當發現缺陷時,則 而導致生產成本增加。 、',、、法_,並將由於其他可用配件的浪費 路封裝例如覆晶技術由,f者需要—種錢進的積體電 結構有關之成本以及產能齡的考結構,以避免如上述習知焊料凸塊 【發明内容】 本發明係有關於一種悍料凸挣 封裝,然並非以此Μ。特別適用於半導體元件之覆』 其 ^ 只鈿例中,銲料凸塊結構乃包含一半導體基底 此基底具7少-接觸焊塾以及—上方之護層,此 - 二:=分上述接觸焊墊。至少-已經圖案識刻之聚合物層: ^人物声了之上且至J一已經圖案化及姓刻之導電金屬層位於上i 二,之上方並與其對位排列。至少_焊料層,具有—焊料高度,似 成^^屬層之上方亚與其對位射,j,而此焊料層乃於之後進行迴焊以另 本發明另-實施例中,-焊料凸塊結構乃包含—半導體基底,此編 具^至少-接觸焊墊以及-上方之,此護層中乃具有至少—開口,立 且卩刀上述接觸焊墊。至少—已經_化及侧之聚合物層位於部< 翻焊墊之上方,且至4 _已_案化及侧之導電金屬層位於聚合本 層、接贿墊収部份制社t並絲錢紐位翻。至少一焊米 層具有知料咼度,且位於導電.金翁層之找並與其齡
0503-A30840TWF 7 1298531 料層乃於之後進行迴焊以形成一焊球。 本^月又另_例中,_焊料凸塊結構乃包含一半導體基底,此基 2有至少—接觸焊墊以及—上謂層,此護層中乃具有至少-開口,並 ^出σ卩刀上錢觸焊墊。至少_已經圖案化及侧之聚合物層位於接觸 I於=上方’且至少—已關案化及侧之導電金屬層位於聚合物層以及 ι又層之上方,亚與聚合物層對位排列。至少_焊料層,具有一焊料高 且位於導電金屬層之上方並與其對位排列,而轉 迴焊以形成一焊球。 丁 兴出明之上赫其他目的、特徵、和伽能更明顯紐,下文特 牛出早又仏貫施例,並配合所附圖式,作詳細說明如下: 【實施方式】 然而二 詳細之說明以提供對本發明徹底之了解, 於士射辦本_可麟以上述具斷細之制方式而實 二知之纖製娜未詳加敘述,峨混清 下文特舉出較佳實施例,並配合所關式,作詳細說明如下。 料凸㈣齡綱之剖面咖, 觸焊塾Λ γΓ 及一頂部護層14位於部份焊塾或接 電層以及紅心。+賴基底12可包含主誠被動元件,轉電層、介 乃結Γ射依照所實施之生產錄而設計選擇1部護層14中 構:抓開口以暴露出部分接觸焊塾15,頂部護層14可由以下任一材料所 •恤乳化石夕、二氧化石夕、或氮氧化石夕。接觸焊墊ls力作 分接構成,,條- 上耠供一已經圖案他邊餘跡為聚合物體或聚合物層U。聚合
0503-A30840TWF 8 .1298531 物層17可藉由任何不同方法所沉積,例如塗佈法、化學氣相沉積法以及藏 鍍法,而聚合物層17材料的選擇乃相當重要,因為聚合物層17必需禁得 起§接合日可所遭受的溫度’而可使用之聚合物的例子乃包含石夕、碳、敗化 物、氯化物、聚對二甲苯類高分子⑦arylene)、鐵氟龍(tefl〇n)、聚碳酸脂 ㈣ycarbonate,PC)、聚苯乙烯(p〇iyStyrene ; pS)、聚烯烴㈣y〇lefm)、 PPO(polyphylene oxide)、或苯環丁烯(benzocyclobutene ; BCB)。在此實施例 中,聚合物層17可為聚亞醯胺(p〇1yimide),並且具有一厚度介於約2_1〇〇 微米。聚亞醯胺薄膜可耐溫度至5〇〇它,並且不會減低其介電薄膜的特性。 在貝%例中,上述聚亞酿胺可為聚醯胺酸⑦吻啦化扣吨之聚亞酸胺,例 如位於美國亞利桑那州天普市〇CG Microelectronic Materials,Inc·所生產 之”PROB麵E7_”或”PRC)BImiDE514,,,而在另—實關中,聚合物層 17可為一具有厚度介於約2_1〇〇微米的環氧化物。由於聚合物層17可用於 減缓積體電路晶片以及基底間的應力,因此本發明之焊料凸塊結構可避免 如習知焊料凸塊結構所經常發生之焊料破裂的失敗情況。 接著,提供一已經圖案化且蝕刻之導電金屬層4〇,其位於半導體晶圓 以及聚合物層17之上方,並且舆聚合物層17對位排列。而熟習此技藝之 人士係可明瞭在理想的情況下,導電金屬層4〇以及聚合物層17乃需二適 當選擇以婦於接合製程的溫度。再者,覆蓋於聚合物層π上的導電金屬 層40乃需選擇可以提供與聚合物層17較佳之附著性的材質,而導電金屬 層40可包合凸塊底層金屬(服旭或BLM)。一般於半導體晶圓預備進行焊 料凸塊製程鈾,乃通常先提供一清潔步驟,再者,可提供一墊金屬層⑦Μ metallurgy) ’其將於製造具有良好機械性質以及電接觸之烊料凸塊時用以保 護積體電路,·可於轉上提供—紐之金屬層。凸塊絲金屬可包含 數個相連的金屬層,而在一實施例中,凸塊底層金屬可包含一黏著層 18(adheSi〇n 、一缓衝層 19(bufc
layer)。黏著層18乃必需與聚合物層,.17n接觸费 0503-A30840TWF 9 1298531 著性良好,而提供—強且較少岸力 凸棟製程中提m融的械以及電連接。沾锡層⑼乃於焊料 方之全屬W附(we賴e)之表面,以使得烊料與其下 至屬層有具有良好的接合。 合物層17之保護。 了用峰供對其下方之層別或聚 或電=底=可經由任何不同的方法而沉積,例如無電鍍法、濺鍍、 ^ 〇 W -^^(evaP〇ration) . . i _ Printing)等方法於導電金屬層40上沉積一導電材 Γ物:!ΓΓΓ為任何不肢4、金屬合金、或麵與其他== 此焊料^料。上轉彳何雜™之喊,喊―實施例令, 導卡㈣,"、里百分比的錫以及37重量百分比的錯之組成物。最後, 塊=觸則經由加熱迴焊(reflow)以於半導體晶圓上形成 塊〕2,如第2圖所示。 積體電路晶片與基板的接合可藉由習知製程而形成,例如熱難合 __pres_ bGnding)、超音波接合(麵_ b。咖^、鱗自動接 fape aut_ted w㈣、應賴絲程、或者助献製程。在積體雪 =可t細’彳鹏—罐射嫩倾或聚合物層 i於形成电連接時產生變形’而在形成良好的電連接之過程中,此 變形乃相當重要,其僅需相#小的焊接力量即可變形,並且 之 後就不會輕易分離。 與白知知料凸齡構f要魏化物絲㈣的是,本發明之焊料凸塊 結構於先_積體電路封裝例如覆晶技術的制上乃不需使用底勝,而取 消»的使用將可簡化並且減少製㈣步驟。再者,環氧化物底膠的使用 所面臨之主要的挑戰即環氧化物—經制,則覆晶即無法移除,而本發明 則解決m種問題,並且節省了由於其他可用配件的浪費所造成之生產成 本。儘管本發明之焊料凸塊結_晶;片封裝土科需_體電路晶4 基底間的聰或雜巾引人練,顏.亦可:視雜峨驗觸鱗。
0503-A30840TWF 10 .1298531 第3圖為依照本發明另—實施例中—焊料凸塊結構的剖面側視圖。在 此貫施例中,第3圖係與第2圖完全相同,除了其已經圖案化及飯刻之導 電金屬層4〇乃位於聚合物層Π與接觸焊⑸5之表面上以及部份護層μ 之上方。而除了導電金屬層40外,此焊料凸塊結構係與有關上述第a _ 同。 乐4圖為依照本發明又另一實施例中_焊料凸塊結構的剖面側視圖。 在此實施例中,第4圖係與第3圖完全相同,除了其已經圖案化及侧之 聚合物層Π乃位於接觸焊墊15之裸露表面上;再者,已經圖案化及侧 •之導電金屬層40乃位於聚合物層17之表面上以及部份護層U之上方。而 除了聚合物層Π以及導電金屬層40外,此焊料凸塊結構係與上述第2圖 相同。 、 _本發明已讀個較佳實施例揭露如上,然其並翻以限定本發 明’任何熟習此技蟄者,在不脫離本發明之精神和範圍内,當可作些許之 更動湖飾’因此本發明之彳綠範g當視後附之申請專利範騎界定者為 準0
0503-A30840TWF 11 1298531 【圖式簡單說明】 第1Α·1Ε圖係蘭述習知用以形成焊料凸塊之方法。 第2圖為依照本發明-實施例中一焊料凸塊結構之剖面側視圖。 第3圖為依照本發明另一實施例中一焊料凸塊結構的剖面側視圖。 第4圖為依照本發明又另一實施例中一焊料凸塊結構的剖面側視圖 12〜半導體基底; 15〜焊墊或接觸墊; 17〜聚合物; 19〜緩衝層; 22〜光阻層; 26〜種晶層; 32〜凸塊或焊球; 【主要元件符號說明】 10〜半導體晶圓; 14〜護層; 16〜凸塊底層金屬; 18〜黏著層; 20〜沾錫層; 24〜開口; 30〜導電材料; 40〜導電金屬層。
0503-A30840IWF 12
Claims (1)
1298531 修正日期·· 96.12.28 第94114389號申請專利範圍修正本 十、申請專利範圍: 1·一種焊料凸塊結構,位於半導體基底上,包含·· -半導體基底’其具有至少-接觸焊墊與—上方護層,該上方護層中 具有至少一開口,並且露出部份之該接觸焊墊,· 至少-蝴案化純狀聚合物層,位浦接觸焊塾之部分區域上, ^中該經圖案化及賴之聚合物層的高度小於該接觸焊墊寬度的二分之 至少-經圖案化及韻刻之導電金屬層,位於該聚合物層上方並與其對 位排列,其中該經圖案化及蝕刻之導電金屬声 刻之聚合物層高度的三分之一和寬度的三分之曰一;以經圖案化及儀 至少-详料層,具有—悍料高度並且位於該導電金屬層上方,該焊料 層係與该導電金屬層對位侧’且該焊料層已經由迴焊而形成一焊球。 2.如申請補·第i彻述之特 執 下材質之-或其組合^、銅合金、紹、或銘合化亥接觸焊塾包含以 3·如申請專利範圍第〗項所述焊 下材質之-料组人.氣η , 構,其中該上方護層包含以 卜材貝之:¾其組合·氮化碎、二氧切、錢氧化石夕。 4·如申請專利範圍第丨項所述之焊料凸 亞酸胺,且厚度大抵介於2-1〇〇微米之間。 、《亥I 口物層包含聚 5·如申請專機圍第丨項所述之焊料凸塊結構, 環氧化物,且厚度大齡於2·微叙間。、巾錄合物層乃包含 6·如申請專利範圍第丨項所述之焊料凸塊 含一凸塊底層金屬。 ° "中該導電金屬層乃包 7·如申請專利範圍第6項所述之焊料 含: 傅其中該凸塊底層金屬包 一黏著層; 一缓衝層,位於該黏著層上方;以及 0503-A30840TWFl/ianchen 13 1298531 修正日期:96.12.28 第94114389號申請專利範圍修正本 一沾錫層,位於該緩衝層上方。 8·—種焊料凸塊結構,位於半導體基底上,包含: 一半導體基底,其具有至少一接觸焊墊與一上方護層,該上方護層中 具有至少一開口,並且露出部份之該接觸焊塾; 至少一經圖案化及蝕刻之聚合物層,位於該接觸焊墊之部分區域上, 其中該經随化及侧之聚合物層的高度小於該接麟墊寬度的二分之
至少-經圖案化及侧之導電金屬層,其位於該聚合物層、該接觸焊 墊和部份猶層之上方,且該導電金屬層係與該聚合物層對⑽列,其中 馳圖案化及侧之導電金屬層的厚度超過該經圖案化及侧之聚合物層 高度的三分之一和寬度的三分之一;以及 至>-焊料層,其具有一焊料高度並且位於該導電金屬層上方,該必 料層係與該導電金屬層對位排列,且該焊料層已經由迴焊而形成一焊球。 9.如申請專權圍第8項所述之焊料凸塊結構,其中該聚合物層包含驾 亞醯&c,且厚度大抵介於2-100微米之間。
」〇.如申請專繼Μ 8彻叙焊料凸塊轉,其中該聚合物層以 環氧化物,且厚度大抵介於2-100微米之間。 11.如申請專利範圍第8項所述之焊料凸塊結構,其中該導電金屬層έ 含一凸塊底層金屬。 I·2.如申請糊_ u躺述之騎凸塊結構,其巾該凸_金屬 鲁 一黏著層; 一缓衝層,位於該黏著層上方;以及 一沾錫層,位於該緩衝層上方。 I3·-種焊料凸塊結構,位於铸體基底上,包含: 一半導體基底,其具有至少一接觸 s 方護層,該上方護層中 0503-A30840TWFl/ianchen 14 1298531 修正日期:96.12.28 第94114389號申請專利範圍修正本 具有至少一開口,並且露出部份該接觸焊墊; 至少、差圖案化及蝕刻之聚合物層,其位於該接觸焊墊所暴露之表面 上”中圖案化及餘刻之聚合物層的高度小於該接觸焊墊寬度的二分 之一; ^至^ &圖案化及银刻之導電金屬層,其位於該聚合物層以及部份該 羞層之表面上且該導電金屬層係與該聚合物層對位排列,其巾該經圖案 化及侧之‘電金屬層的厚度超過驗圖案化及侧之聚合物層高度的三 分之一和寬度的三分之一;以及
至^焊料層,其具有一焊料高度並且位於該導電金屬層上方,該焊 料層係與該導電金屬層對位排列,且該焊料層已經由迴焊而形成一焊球。 I4·如申μ專她圍第項所述之焊料凸塊結構,其中該聚合物層包含 聚亞醯胺,且厚度大抵介於2-100微米之間。 ^5.如巾請__13項所述之焊料凸塊結構,其中該聚合物層包含 環氧化物’且厚度大抵介於2-100微米之間。 項所述之焊料凸塊結構,其中該導電金屬層包 16·如申請專利範圍第13 含一凸塊底層金屬。 I.7.如申請專w_ 10項所述之焊料凸塊結構,其巾該凸塊底層金屬 一黏著層; 一缓衝層,位於該黏著層上方;以及 一沾錫層,位於該緩衝層上方。。 18.-種焊料凸塊結構,位於_半導體元件上,包含: -轉體基底,其具有至少—接觸·與—上方^層,該上方護層中 具有至少一開口,並且露出部份上述接觸焊墊; ▲至少-《案化及_之聚合物層,其位於部份該接觸焊墊之上,其 中5亥經圖案化及_之聚合物層的高度小__焊魏度的二分之一; 0503-A30840TWF l/ianchen 15 1298531 修正日期:96.12.28 第94114389號申請專利範圍修正本 至少一經圖案化及蝕刻之導電金屬層,其位於該聚合物層之上方,且 遺導電金屬層係與該聚合物層對位排列,其中該經圖案化及侧之導電金 屬層的厚度S過該經圖案化及勤j之聚合物層高度的三分之一和寬度的三 分之一;以及 又一 至少一焊料層,其具有一焊料高度並且位於該導電金屬層上方,該焊 料層係與該導電金屬層對位制,且該烊料層已經_焊而形成一焊球。 19·一種焊料凸塊結構,位於一半導體晶圓上,包含: 一半導體基底,其具有至少一接觸焊墊與一上方護層,該上方護層中 具有至少一開口,並且露出部份該接觸焊墊; 至少一經圖案化及蝕刻之聚合物層,其位於部份該接觸焊墊之上,其 中該經圖案化及蝕刻之聚合物層的高度小於該接觸焊墊寬度的二分之一; 至少一經圖案化及钱刻之導電金屬層,其位於該聚合物層之上方,且 該導電金屬層係與該聚合物層對位排列,其中該經圖案化及蝕刻之導電金 屬層的厚度超過該經圖案化及蝕刻之聚合物層高度的三分之一和寬度的三 分之一;以及 至少一焊料層,其具有一焊料高度並且位於該導電金屬層上方,該焊 料層係與該導電金屬層對位排列,且該焊料層已經由迴焊而形成一焊球。 _ 20.—種覆晶基板,包含: 一半導體基底,其具有至少一接觸焊墊與一上方護層,該上方護層中 具有至少一開口,並且露出部份該接觸焊墊; 至少一經圖案化及蝕刻之聚合物層,其位於部份該接觸焊墊之上,其 中該經圖案化及餘刻之聚合物層的高度小於該接觸焊墊寬度的二分之一; 至少一經圖案化及蝕刻之導電金屬層,其位於該聚合物層之上方,且 該導電金屬層係與該聚合物層對位排列,其中該經圖案化及蝕刻之導電金 屬層的厚度超過該經圖案化及餘刻之聚合物層高度的三分之一和寬度的三 分之一;以及 0503-A30840TWFl/ianchen 16 1298531 ,第94H4389號申請專利範圍修4 修正日期:96.12.28 至少一焊料層,其具有一焊料高度並且位於該導電金屬層上方,該焊 料層係與該導電金屬層對位排列,且該焊料層已經由迴焊而形成一焊球。 21·—種覆晶封裝結構,包含·· 一半導體基底,其具有至少一接觸焊墊與一上方護層,該上方護層中 具有至少一開口,並且露出部份該接觸焊墊; 至少一經圖案化及蝕刻之聚合物層,其位於部份該接觸焊墊之上,其 中違經圖案化及侧之聚合物層的高度小於該接觸焊墊寬度的二分之一; 至少一經圖案化及蝕刻之導電金屬層,其位於該聚合物層之上方,且 馨 稱電金屬層係與該聚合物層對位排列,其中該經圖案化及侧之導電金 屬層的厚度超過雜圖案化及侧之聚合物層高度的三分之—和寬度的三 分之一;以及 至少一焊料層,其具有一焊料高度並且位於該導電金屬層上方,該焊 料層係與轉電金屬層對位排列,且該焊料層已經由迴焊而形成一焊球。
0503-A30840TWFl/ianchen 17
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/938,594 US7187078B2 (en) | 2004-09-13 | 2004-09-13 | Bump structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200610120A TW200610120A (en) | 2006-03-16 |
| TWI298531B true TWI298531B (en) | 2008-07-01 |
Family
ID=36033040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094114389A TWI298531B (en) | 2004-09-13 | 2005-05-04 | Bump structure |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7187078B2 (zh) |
| TW (1) | TWI298531B (zh) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8836146B2 (en) * | 2006-03-02 | 2014-09-16 | Qualcomm Incorporated | Chip package and method for fabricating the same |
| US8344524B2 (en) * | 2006-03-07 | 2013-01-01 | Megica Corporation | Wire bonding method for preventing polymer cracking |
| TWI287846B (en) * | 2006-03-17 | 2007-10-01 | Advanced Semiconductor Eng | Method for forming metal bumps |
| TW200836275A (en) * | 2007-02-16 | 2008-09-01 | Chipmos Technologies Inc | Packaging conductive structure and method for manufacturing the same |
| US7972521B2 (en) * | 2007-03-12 | 2011-07-05 | Semiconductor Components Industries Llc | Method of making reliable wafer level chip scale package semiconductor devices |
| US20080246144A1 (en) * | 2007-04-03 | 2008-10-09 | Ping-Chang Wu | Method for fabricating contact pads |
| US7667335B2 (en) * | 2007-09-20 | 2010-02-23 | Stats Chippac, Ltd. | Semiconductor package with passivation island for reducing stress on solder bumps |
| US7932613B2 (en) * | 2009-03-27 | 2011-04-26 | Globalfoundries Inc. | Interconnect structure for a semiconductor device |
| EP2478555A1 (en) * | 2009-09-17 | 2012-07-25 | Koninklijke Philips Electronics N.V. | Geometry of contact sites at brittle inorganic layers in electronic devices |
| US8283781B2 (en) * | 2010-09-10 | 2012-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having pad structure with stress buffer layer |
| US8642469B2 (en) | 2011-02-21 | 2014-02-04 | Stats Chippac, Ltd. | Semiconductor device and method of forming multi-layered UBM with intermediate insulating buffer layer to reduce stress for semiconductor wafer |
| US20120273937A1 (en) * | 2011-04-30 | 2012-11-01 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Bump Interconnect Structure with Conductive Layer Over Buffer Layer |
| US8573469B2 (en) | 2011-11-18 | 2013-11-05 | LuxVue Technology Corporation | Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer |
| US8809875B2 (en) | 2011-11-18 | 2014-08-19 | LuxVue Technology Corporation | Micro light emitting diode |
| US8349116B1 (en) | 2011-11-18 | 2013-01-08 | LuxVue Technology Corporation | Micro device transfer head heater assembly and method of transferring a micro device |
| US8333860B1 (en) | 2011-11-18 | 2012-12-18 | LuxVue Technology Corporation | Method of transferring a micro device |
| US8963326B2 (en) | 2011-12-06 | 2015-02-24 | Stats Chippac, Ltd. | Semiconductor device and method of forming patterned repassivation openings between RDL and UBM to reduce adverse effects of electro-migration |
| US9773750B2 (en) | 2012-02-09 | 2017-09-26 | Apple Inc. | Method of transferring and bonding an array of micro devices |
| US9548332B2 (en) | 2012-04-27 | 2017-01-17 | Apple Inc. | Method of forming a micro LED device with self-aligned metallization stack |
| US9162880B2 (en) | 2012-09-07 | 2015-10-20 | LuxVue Technology Corporation | Mass transfer tool |
| WO2014201187A2 (en) | 2013-06-12 | 2014-12-18 | Rohinni, Inc. | Keyboard backlighting with deposited light-generating sources |
| US9296111B2 (en) | 2013-07-22 | 2016-03-29 | LuxVue Technology Corporation | Micro pick up array alignment encoder |
| US9087764B2 (en) | 2013-07-26 | 2015-07-21 | LuxVue Technology Corporation | Adhesive wafer bonding with controlled thickness variation |
| US9153548B2 (en) | 2013-09-16 | 2015-10-06 | Lux Vue Technology Corporation | Adhesive wafer bonding with sacrificial spacers for controlled thickness variation |
| US9367094B2 (en) | 2013-12-17 | 2016-06-14 | Apple Inc. | Display module and system applications |
| US9768345B2 (en) | 2013-12-20 | 2017-09-19 | Apple Inc. | LED with current injection confinement trench |
| US9450147B2 (en) | 2013-12-27 | 2016-09-20 | Apple Inc. | LED with internally confined current injection area |
| US9583466B2 (en) | 2013-12-27 | 2017-02-28 | Apple Inc. | Etch removal of current distribution layer for LED current confinement |
| US9542638B2 (en) | 2014-02-18 | 2017-01-10 | Apple Inc. | RFID tag and micro chip integration design |
| US9583533B2 (en) | 2014-03-13 | 2017-02-28 | Apple Inc. | LED device with embedded nanowire LEDs |
| US9522468B2 (en) | 2014-05-08 | 2016-12-20 | Apple Inc. | Mass transfer tool manipulator assembly with remote center of compliance |
| US9318475B2 (en) | 2014-05-15 | 2016-04-19 | LuxVue Technology Corporation | Flexible display and method of formation with sacrificial release layer |
| US9741286B2 (en) | 2014-06-03 | 2017-08-22 | Apple Inc. | Interactive display panel with emitting and sensing diodes |
| US9624100B2 (en) | 2014-06-12 | 2017-04-18 | Apple Inc. | Micro pick up array pivot mount with integrated strain sensing elements |
| US9570002B2 (en) | 2014-06-17 | 2017-02-14 | Apple Inc. | Interactive display panel with IR diodes |
| US9425151B2 (en) | 2014-06-17 | 2016-08-23 | Apple Inc. | Compliant electrostatic transfer head with spring support layer |
| US9828244B2 (en) | 2014-09-30 | 2017-11-28 | Apple Inc. | Compliant electrostatic transfer head with defined cavity |
| US9705432B2 (en) | 2014-09-30 | 2017-07-11 | Apple Inc. | Micro pick up array pivot mount design for strain amplification |
| US9478583B2 (en) | 2014-12-08 | 2016-10-25 | Apple Inc. | Wearable display having an array of LEDs on a conformable silicon substrate |
| WO2017124109A1 (en) | 2016-01-15 | 2017-07-20 | Rohinni, LLC | Apparatus and method of backlighting through a cover on the apparatus |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7034402B1 (en) * | 2000-06-28 | 2006-04-25 | Intel Corporation | Device with segmented ball limiting metallurgy |
| US6356500B1 (en) * | 2000-08-23 | 2002-03-12 | Micron Technology, Inc. | Reduced power DRAM device and method |
| US6586323B1 (en) * | 2000-09-18 | 2003-07-01 | Taiwan Semiconductor Manufacturing Company | Method for dual-layer polyimide processing on bumping technology |
| US6854633B1 (en) * | 2002-02-05 | 2005-02-15 | Micron Technology, Inc. | System with polymer masking flux for fabricating external contacts on semiconductor components |
| TW558821B (en) * | 2002-05-29 | 2003-10-21 | Via Tech Inc | Under bump buffer metallurgy structure |
| US20040099959A1 (en) * | 2002-11-22 | 2004-05-27 | Hannstar Display Corp. | Conductive bump structure |
-
2004
- 2004-09-13 US US10/938,594 patent/US7187078B2/en not_active Expired - Lifetime
-
2005
- 2005-05-04 TW TW094114389A patent/TWI298531B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US7187078B2 (en) | 2007-03-06 |
| US20060055035A1 (en) | 2006-03-16 |
| TW200610120A (en) | 2006-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI298531B (en) | Bump structure | |
| TW535272B (en) | Manufacturing method of a semiconductor device incorporating a passive element and a redistribution board | |
| TWI243428B (en) | Methods for fabricating pad redistribution layer and copper pad redistribution layer | |
| US7985663B2 (en) | Method for manufacturing a semiconductor device | |
| TWI331797B (en) | Surface structure of a packaging substrate and a fabricating method thereof | |
| TWI690045B (zh) | 構裝結構、其接合方法及用於其的線路板 | |
| TW567591B (en) | Method of connecting a conductive trace to a semiconductor chip | |
| TWI517273B (zh) | 具有支撐終端墊的半導體晶片 | |
| CN100511661C (zh) | 带有弹性导电凸块的微电子元件及其制造方法和应用 | |
| TW200849422A (en) | Wafer structure and method for fabricating the same | |
| TW200830441A (en) | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps | |
| JP2002134658A (ja) | 半導体装置及びその製造方法 | |
| JP4021104B2 (ja) | バンプ電極を有する半導体装置 | |
| TW200903763A (en) | Inter-connecting structure for semiconductor device package and method of the same | |
| TWI313492B (en) | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices | |
| CN116169031B (zh) | 一种芯片封装结构的制备方法 | |
| TWI336516B (en) | Surface structure of package substrate and method for manufacturing the same | |
| CN104064545A (zh) | 半导体封装结构 | |
| CN103887187B (zh) | 半导体封装结构的形成方法 | |
| CN100580894C (zh) | 形成有预焊锡材料的半导体封装基板制法 | |
| CN116761453A (zh) | 覆晶薄膜、显示装置及制备方法 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| CN100452329C (zh) | 可供形成预焊锡材料的半导体封装基板及其制法 | |
| TWM629323U (zh) | 覆晶封裝結構 | |
| TWI238507B (en) | Integrated circuit package substrate with presolder structure and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |