[go: up one dir, main page]

CN116169031B - 一种芯片封装结构的制备方法 - Google Patents

一种芯片封装结构的制备方法 Download PDF

Info

Publication number
CN116169031B
CN116169031B CN202310444616.7A CN202310444616A CN116169031B CN 116169031 B CN116169031 B CN 116169031B CN 202310444616 A CN202310444616 A CN 202310444616A CN 116169031 B CN116169031 B CN 116169031B
Authority
CN
China
Prior art keywords
layer
seed layer
forming
compensation
rewiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310444616.7A
Other languages
English (en)
Other versions
CN116169031A (zh
Inventor
张章龙
李宗怿
罗富铭
潘波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuerun Integrated Circuit (Shaoxing) Co., Ltd.
Original Assignee
Changdian Integrated Circuit Shaoxing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changdian Integrated Circuit Shaoxing Co ltd filed Critical Changdian Integrated Circuit Shaoxing Co ltd
Priority to CN202310444616.7A priority Critical patent/CN116169031B/zh
Publication of CN116169031A publication Critical patent/CN116169031A/zh
Application granted granted Critical
Publication of CN116169031B publication Critical patent/CN116169031B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W70/05
    • H10W70/092
    • H10W74/019

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种芯片封装结构的制备方法,包括:形成重布线结构;在所述重布线结构的一侧设置芯片本体;在所述重布线结构背离所述芯片本体的一侧表面形成种子层;在所述种子层背离所述重布线结构的一侧表面形成补偿晶种层,所述补偿晶种层背离所述重布线结构的一侧表面的粗糙度小于所述种子层背离所述重布线结构的一侧表面的粗糙度;在部分所述补偿晶种层背离所述种子层的一侧表面形成电性端子层;在所述补偿晶种层背离所述种子层的一侧形成包封所述电性端子层的牺牲胶合初始保护层;对所述牺牲胶合初始保护层进行光照固化,使所述牺牲胶合初始保护层形成牺牲胶合保护层。所述芯片封装结构的制备方法使得芯片封装结构的可靠性提高。

Description

一种芯片封装结构的制备方法
技术领域
本发明涉及半导体封装技术领域,具体涉及一种芯片封装结构的制备方法。
背景技术
晶圆级扇出封装结构的制备方法,包括:在临时载板10’上的临时键合胶层F1’上溅射制备叠层金属层M1’;在所述叠层金属层M1’上制备重布线结构3’,其中重布线结构3’包括介质层32’和导电层31’;在所述重布线结构3’的一侧将芯片本体2’通过互连导电体11’电连接至重布线结构3’上;在芯片本体2’和重布线结构3’之间的空间形成包围互连导电体11’的底填胶层12’;在所述重布线结构3’的一侧形成覆盖所述底填胶层12’和芯片本体2’的塑封层13’,并减薄所述塑封层13’直至暴露出芯片本体2’的无源面;如图1所示,解键合去除临时载板10’;化学腐蚀去除叠层金属层M1’并暴露出重布线结构3’的介质层32’,之后,在重布线结构3’背离芯片本体2’的一侧表面制备电性端子层所需的晶种层。
然而,上述封装结构的可靠性低。
发明内容
因此,本发明要解决的技术问题在于解决现有技术中芯片封装结构的可靠性低的问题,从而提供一种芯片封装结构的制备方法。
本发明提供一种芯片封装结构的制备方法,包括:形成重布线结构;在所述重布线结构的一侧设置芯片本体;在所述重布线结构背离所述芯片本体的一侧表面形成种子层;在所述种子层背离所述重布线结构的一侧表面形成补偿晶种层,所述补偿晶种层背离所述重布线结构的一侧表面的粗糙度小于所述种子层背离所述重布线结构的一侧表面的粗糙度;在部分所述补偿晶种层背离所述种子层的一侧表面形成电性端子层;在所述补偿晶种层背离所述种子层的一侧形成包封所述电性端子层的牺牲胶合初始保护层;对所述牺牲胶合初始保护层进行光照固化,使所述牺牲胶合初始保护层形成牺牲胶合保护层。
可选的,所述种子层为单层结构或者多层结构;当所述种子层为多层结构时,所述种子层的形成方法包括:在所述重布线结构背离所述芯片本体的一侧依次形成层叠的第一子种子层至第G子种子层,G为大于或等于2的整数;所述补偿晶种层的材料和所述第G子种子层的材料相同;当所述种子层为单层结构时,所述补偿晶种层的材料和所述种子层的材料相同。
可选的,形成所述电性端子层的方法包括:在部分补偿晶种层背离所述种子层的一侧表面依次形成层叠的第一子端子层至第N子端子层,N为大于或等于2的整数,所述第一子端子层的材料和所述补偿晶种层的材料相同。
可选的,所述补偿晶种层背离所述种子层的一侧表面的粗糙度为小于100nm。
可选的,形成所述种子层的工艺包括物理气相沉积工艺。
可选的,所述种子层的厚度为0.2微米~1微米。
可选的,所述补偿晶种层的厚度为1微米~10微米。
可选的,还包括:在形成所述形成电性端子层之前,在部分补偿晶种层背离所述种子层的一侧表面形成图案化开口的光刻胶层;在部分补偿晶种层背离所述种子层的一侧表面形成电性端子层的步骤为:在所述图案化开口中形成电性端子层;所述芯片封装结构的制备方法还包括:在所述图案化开口中形成电性端子层之后,去除所述光刻胶层;去除所述光刻胶层之后,且在形成牺牲胶合初始保护层之前,对所述电性端子层进行回流焊。
可选的,所述芯片本体和所述重布线结构之间具有导电连接件;所述芯片封装结构的制备方法包括:在所述芯片本体和所述重布线结构之间形成底填胶层,所述底填胶层包封所述导电连接件的侧壁;在所述重布线结构的一侧形成包封所述底填胶层和所述芯片本体的塑封层。
可选的,还包括:形成牺牲胶合保护层之后,对所述塑封层背离所述重布线结构的一侧表面进行研磨直至暴露出芯片本体的无源面;在所述塑封层和芯片本体背离所述重布线结构的一侧表面形成导热层;形成所述导热层之后,将所述牺牲胶合保护层从电性端子层和补偿晶种层上剥离。
可选的,在所述塑封层和芯片本体背离所述重布线结构的一侧表面形成导热层的步骤包括:在所述塑封层和芯片本体背离所述重布线结构的一侧依次形成层叠的第一子导热层至第Q子导热层,Q为大于或等于2的整数。
可选的,将所述牺牲胶合保护层从电性端子层和补偿晶种层上剥离之后,去除所述电性端子层未覆盖的补偿晶种层和种子层。
可选的,还包括:提供临时载板;形成重布线结构的步骤为:在所述临时载板上形成重布线结构;在所述重布线结构的一侧设置芯片本体的步骤为:在所述重布线结构背离所述临时载板的一侧设置芯片本体;在所述重布线结构的一侧形成包封所述底填胶层和所述芯片本体的塑封层之后,解键合去除临时载板。
可选的,还包括:在所述临时载板上形成重布线结构之前,在所述临时载板上形成叠层金属层;在所述临时载板上形成重布线结构的步骤为:在所述叠层金属层背离所述临时载板的一侧表面形成重布线结构;解键合去除临时载板的步骤为:将所述临时载板和所述叠层金属层解键合;所述芯片封装结构的制备方法还包括:化学腐蚀去除所述叠层金属层,并暴露出所述重布线结构中的介质层;化学腐蚀去除所述叠层金属层之后,且在形成所述种子层之前,采用干法刻蚀工艺从重布线结构背离芯片本体的一侧去除部分厚度的介质层。
本发明的技术方案具有以下有益效果:
本发明技术方案中的芯片封装结构的制备方法,所述牺牲胶合保护层用于保护电性端子层,避免电性端子层受到外力磕碰。由于补偿晶种层背离所述重布线结构的一侧表面的粗糙度小于种子层背离所述重布线结构的一侧表面的粗糙度,因此使得补偿晶种层背离所述重布线结构的一侧表面的粗糙度较小,表面较为平滑。对所述牺牲胶合初始保护层进行光照固化的过程中,光线照射在补偿晶种层的表面时候被折射吸收的较少,光线在补偿晶种层的表面更多的被反射而照射在牺牲胶合初始保护层中,使得牺牲胶合初始保护层靠近补偿晶种层的区域的固化较为充分,牺牲胶合初始保护层能充分吸收光照固化的光线能量,进而得到弹性模量更高的牺牲胶合保护层,有利于后续封装工艺中封装机台通过高弹性模量的牺牲胶合保护层来实现对封装结构的稳固机械支撑;牺牲胶合初始保护层能充分吸收光照固化的光线能量,光照固化后会降低牺牲胶合保护层和补偿晶种层之间的胶黏力,有利于牺牲胶合保护层从补偿晶种层上的剥离,进而降低了牺牲胶合保护层在补偿晶种层的表面产生残胶的风险。综上,本发明公开的芯片封装结构制备方法提高了芯片封装结构的可靠性。
进一步,化学腐蚀去除所述叠层金属层之后,且在形成所述种子层之前,采用干法刻蚀工艺从重布线结构背离芯片本体的一侧去除部分厚度的介质层。干法刻蚀工艺中等离子体分布的不均匀性使得介质层背离芯片本体一侧的表面粗糙度较大。然而由于形成了补偿晶种层,补偿晶种层和种子层对介质层背离芯片本体的一侧表面的凹坑进行覆盖,最终使得补偿晶种层背离所述重布线结构的一侧表面的粗糙度较小,进而使得牺牲胶合初始保护层能与表面粗糙度较小的补偿晶种层接触。在对所述牺牲胶合初始保护层进行光照固化的过程中,光线照射在粗糙度较小的补偿晶种层表面时被吸收的较少,进而降低了牺牲胶合保护层在补偿晶种层的表面产生残胶的风险。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为现有技术中芯片封装结构制备过程的示意图;
图2为本发明一实施例提供的芯片封装结构的制备方法的流程图;
图3至图12为本发明一实施例提供的芯片封装结构制备过程的结构示意图。
具体实施方式
背景技术的技术方案存在可靠性较差的问题,经过发明人研究,原因在于:
首先,解键合去除临时载板10’之后,通常会化学腐蚀去除叠层金属层M1’,由于化学腐蚀的药液中会溶解叠层金属层M1’中一定量的金属原子,导致在去除叠层金属层M1’后的介质层32’表面会残留部分金属原子或金属络合物,为了得到表面无金属原子残留的介质层32’,提出采用干法刻蚀工艺去除一定厚度的介质层32’,以进一步去除残留在介质层32’表面的金属原子和金属络合物。然而,在采用干法刻蚀工艺去除一定厚度的介质层32’的过程中,由于干法刻蚀工艺采用的等离子体在介质层32’表面分布的不均匀性,会导致上述干法刻蚀后的介质层32’表面出现粗糙度不均匀的现象,目视下可以在重布线结构3’的表面观察到局部色差现象。在介质层32’的表面形成晶种层之后,晶种层的表面也会出现粗糙度不均匀的现象。
其次,在制备重布线结构的步骤中,通过临时载板10’为重布线结构的制备步骤提供机械支撑作用。在制备重布线结构的步骤包括:在叠层金属层M1’背离临时载板10’的一侧表面形成具有图案化开口的介质层32’,在图案化开口中形成导电层31’。所述介质层的材料包括聚酰亚胺。形成介质层32’的步骤包括:涂敷形成介质膜;图案化介质膜,使介质膜形成介质层32’。然而在涂敷形成介质膜的过程中,涂敷机台内置的加热板通过加热提高介质膜中溶剂的挥发程度,而该加热作用可以增加介质膜的径向收缩,进而进一步加剧了与介质膜物理结合的晶种层表面的粗糙度。再次,芯片封装结构的制备方法还包括:在晶种层背离重布线结构的一侧形成覆盖电性端子层的牺牲胶层。牺牲胶层的固化采用紫外光照射,由于晶种层的表面各处粗糙度不一,在晶种层粗糙度较大的位置,紫外光照射时会发生折射而被吸收掉,降低本应依靠晶种层的金属界面发生反射的紫外光能量,进而影响牺牲胶层的固化,导致未能充分吸收紫外光能量的牺牲胶层残留在晶种层表面粗糙度的位置处,增加了产生残胶的风险。
在此基础上,本发明提供一种芯片封装结构的制备方法,包括:形成重布线结构;在所述重布线结构的一侧设置芯片本体;在所述重布线结构背离所述芯片本体的一侧表面形成种子层;在所述种子层背离所述重布线结构的一侧表面形成补偿晶种层,所述补偿晶种层背离所述重布线结构的一侧表面的粗糙度小于所述种子层背离所述重布线结构的一侧表面的粗糙度;在部分所述补偿晶种层背离所述种子层的一侧表面形成电性端子层;在所述补偿晶种层背离所述种子层的一侧形成包封所述电性端子层的牺牲胶合初始保护层;对所述牺牲胶合初始保护层进行光照固化,使所述牺牲胶合初始保护层形成牺牲胶合保护层。所述芯片封装结构的制备方法能提高芯片封装结构的可靠性。
下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本实施例提供一种芯片封装结构的制备方法,参考图2,包括:
步骤S1:形成重布线结构。
芯片封装结构的制备方法还包括:提供临时载板。
形成重布线结构的步骤为:在所述临时载板上形成重布线结构。制备重布线结构的步骤包括:制备具有图案化开口的介质层并在介质层的图案化开口中镀覆重布线层,通过若干次的光刻和镀覆工艺制备得到重布线结构。
芯片封装结构的制备方法还包括:在所述临时载板上形成重布线结构之前,在所述临时载板上形成叠层金属层。
具体地,提供具有临时键合胶层的临时载板;在所述临时键合胶层背离所述临时载板的一侧表面形成叠层金属层;在所述临时键合胶层背离所述临时载板的一侧形成覆盖所述叠层金属层的重布线结构。
步骤S2:在所述重布线结构的一侧设置芯片本体。
具体的,在所述重布线结构的一侧表面形成互联焊盘;提供芯片,芯片包括芯片本体、导电柱和焊接层,使得芯片通过焊接层与重布线结构表面的互连焊盘连接。
其中,导电柱、焊接层和互连焊盘构成实现芯片本体与重布线结构之间互连的导电连接件。
步骤S3:在所述重布线结构背离所述芯片本体的一侧表面形成种子层。
步骤S4:在所述种子层背离所述重布线结构的一侧表面形成补偿晶种层,所述补偿晶种层背离所述重布线结构的一侧表面的粗糙度小于所述种子层背离所述重布线结构的一侧表面的粗糙度。
步骤S5:在部分补偿晶种层背离所述种子层的一侧表面形成电性端子层。
步骤S6:在所述补偿晶种层背离所述种子层的一侧形成包封所述电性端子层的牺牲胶合初始保护层。
步骤S7:对所述牺牲胶合初始保护层进行光照固化,使牺牲胶合初始保护层形成牺牲胶合保护层。
本实施例中,所述牺牲胶合保护层用于保护电性端子层,避免电性端子层受到外力磕碰。由于补偿晶种层背离所述重布线结构的一侧表面的粗糙度小于种子层背离所述重布线结构的一侧表面的粗糙度,因此使得补偿晶种层背离所述重布线结构的一侧表面的粗糙度较小,表面较为平滑。对所述牺牲胶合初始保护层进行光照固化的过程中,光线照射在补偿晶种层的表面时候被折射吸收的较少,光线在补偿晶种层的表面更多的被反射而照射在牺牲胶合初始保护层中,使得牺牲胶合初始保护层靠近补偿晶种层区域的固化较为充分,牺牲胶合初始保护层能充分吸收光照固化的光线能量,进而得到弹性模量更高的牺牲胶合保护层,有利于后续封装工艺中封装机台通过高弹性模量的牺牲胶合保护层来实现对封装结构的稳固机械支撑;牺牲胶合初始保护层能充分吸收光照固化的光线能量,光照固化后会降低牺牲胶合保护层和补偿晶种层之间的胶黏力,有利于牺牲胶合保护层从补偿晶种层上的剥离,避免牺牲胶合保护层在补偿晶种层的表面产生残胶。综上,提高了芯片封装结构的可靠性。
下面结构图3至图12进行详细的说明。
参考图3,提供临时载板10;在临时载板10上形成重布线结构3。
具体的,提供临时载板10,临时载板10具有临时键合胶层(未示出);在临时键合胶层背离临时载板10的一侧形成重布线结构3。
本实施例中,形成重布线结构3的步骤为:在所述临时载板10上形成重布线结构3。制备重布线结构3的步骤包括:制备具有图案化开口的介质层,并在介质层的图案化开口中镀覆重布线层,通过若干次的光刻和镀覆工艺制备得到重布线结构。
所述介质层的材料包括聚酰亚胺。
本实施例中,重布线结构3包括:介质层32和位于介质层32中的重布线层31,重布线层31可以设置有若干层。
本实施例中,还包括:在所述重布线结构3的一侧表面形成互联焊盘111。互联焊盘111与重布线层31电连接。
临时载板10为重布线结构3的制备提供机械支撑,进而将重布线结构3临时键合于临时载板10上。
临时载板10的材料包括玻璃、不锈钢或硅。
本实施例中,还包括:在形成重布线结构3之前,在所述临时载板10上形成重布线结构3之前,在所述临时载板10上形成叠层金属层M。叠层金属层M为整面结构。
在所述临时载板10上形成重布线结构3的步骤为:在所述叠层金属层M背离所述临时载板10的一侧表面形成重布线结构3。
形成所述叠层金属层M的工艺包括溅射工艺。
在一些实施例中,叠层金属层M包括:层叠的第一子金属层和第二子金属层,第一子金属层位于第二子金属层和临时键合胶层之间。第一子金属层的材料包括钛或钛基合金,第二子金属层的材料包括铜。
在形成重布线结构3之前,叠层金属层M为整面结构。在其他实施例中,在形成重布线结构3之前,还包括:将叠层金属层M图案化。
参考图4,提供芯片本体2;在所述重布线结构3的一侧设置芯片本体2。
本实施例中,在所述重布线结构3的一侧设置芯片本体2的步骤为:在所述重布线结构3背离所述临时载板10的一侧设置芯片本体2。芯片本体2包括位于芯片本体2的有源面一侧的芯片内置焊盘。
芯片内置焊盘的表面设置有导电柱112;导电柱112背离芯片本体2的一侧表面设置有焊接层113。
在一些实施例中,通过回流焊工艺将导电柱112通过焊接层113与互联焊盘111连接,实现芯片本体2与重布线结构3之间的互连。导电柱112通过焊接层113与互联焊盘111连接。焊接层113位于导电柱112和互联焊盘111之间。导电柱112、焊接层113和互联焊盘111构成导电连接件11。所述芯片本体2和所述重布线结构3之间具有导电连接件11。芯片本体2依次通过芯片内置焊盘、导电柱112、焊接层113、互联焊盘111与所述重布线结构3电学连接。
在另一些实施例中,通过导电柱和互联焊盘直接键合来制备导电连接件。在这种情况下,芯片本体依次通过芯片内置焊盘、导电柱、互联焊盘与所述重布线结构电学连接。
继续参考图4,在所述芯片本体2和所述重布线结构3之间形成底填胶层12,所述底填胶层12包封所述导电连接件11的侧壁;在所述重布线结构3的一侧形成包封所述底填胶层12和所述芯片本体2的塑封层13。
所述底填胶层12填充于重布线结构3朝向芯片本体2的表面以包封导电连接件11和芯片本体2的有源面。
所述底填胶层12的形成过程包括:在所述芯片本体2和所述重布线结构3之间形成底填胶液,底填胶液利用毛细现象填充至重布线结构3与芯片本体2之间的间隙内,之后将底填胶液固化形成底填胶层12。底填胶层12用于保护导电连接件11,降低焊接层113在后续涉及热处理的工艺或测试中的热应力并能增加焊接层113的疲劳寿命。
在一些实施例中,所述底填胶液的材料包括毛细管底部填充胶(CUF)或模制底部填充胶(MUF)。
形成塑封层13之后,此时芯片本体2和底填胶层12均被塑封层13包封,实现芯片本体2与外部环境的隔离,从而实现对芯片本体2的保护,减少外部环境因素对芯片本体2的影响。
参考图5,形成塑封层13之后,解键合去除临时载板10。
解键合去除临时载板10的步骤为:将所述临时载板10和所述叠层金属层M解键合。
具体的,利用紫外光照射至临时载板10和重布线结构3的界面处,紫外光与临时键合胶层进行光化学反应,使临时键合胶层中的材料化学键断裂,实现临时载板10与叠层金属层M分离,完成临时载板10和叠层金属层M的解键合。
本实施例中,还包括:化学腐蚀去除所述叠层金属层M,并暴露出所述重布线结构3中的介质层32;化学腐蚀去除所述叠层金属层M之后,采用干法刻蚀工艺从重布线结构3背离芯片本体2的一侧去除部分厚度的介质层32。
采用干法刻蚀工艺从重布线结构3背离芯片本体2的一侧去除部分厚度的介质层32的步骤中,由于干法蚀刻介质层32采用的等离子体在介质层32表面分布的不均匀性,会导致上述干法蚀刻后的介质层32表面出现粗糙度不均匀的现象,目视下可以在重布线结构3背离芯片本体2的一侧表面观察到局部色差现象。
在一些实施例中,采用干法刻蚀工艺从重布线结构3背离芯片本体2的一侧去除部分厚度的介质层32的步骤中,刻蚀去除的介质层32的厚度为3nm~5nm。
参考图6,在所述重布线结构3背离所述芯片本体2的一侧表面形成种子层41;在所述种子层41背离所述重布线结构3的一侧表面形成补偿晶种层42,所述补偿晶种层42背离所述重布线结构3的一侧表面的粗糙度小于所述种子层41背离所述重布线结构3的一侧表面的粗糙度。
本实施例中,将临时载板10和重布线结构3解键合之后,在所述重布线结构3背离所述芯片本体2的一侧表面形成种子层41。
在一些实施例中,所述种子层41的厚度为0.2微米~1微米,例如0.5微米。
在一些实施例中,所述种子层41的形成工艺包括物理气相沉积工艺。在一个具体的实施例中,所述种子层41的形成工艺为溅射沉积工艺。
一方面,介质层32背离芯片本体2的一侧表面的粗糙度较大,另一方面,为了降低形成种子层41的成本,一般形成的种子层41的厚度较小,基于此,虽然种子层41能在一定程度上覆盖介质层32背离芯片本体2的一侧表面的凹坑,但是种子层41背离重布线结构3的一侧表面的粗糙度依然较大。
溅射沉积的种子层41能为补偿晶种层42的制备提供更细小的镀覆晶核,有利于制备得到小晶核结构的补偿晶种层42。
所述补偿晶种层42背离所述重布线结构3的一侧表面的粗糙度小于所述种子层41背离所述重布线结构3的一侧表面的粗糙度,使得补偿晶种层42背离所述重布线结构3的一侧表面尽可能的光滑。
补偿晶种层42和种子层41对介质层32背离芯片本体2的一侧表面的凹坑进行覆盖,最终使得补偿晶种层42背离所述重布线结构3的一侧表面的粗糙度较小。
在一些实施例中,补偿晶种层42的形成工艺包括电镀工艺或化学镀工艺。
由于电镀工艺相对于溅射工艺的成本较低,因此降低了形成补偿晶种层42的成本。
在一些实施例中,所述种子层41的厚度小于补偿晶种层42的厚度。
在一些实施例中,补偿晶种层42的厚度为1微米~10微米,例如1微米、2微米、4微米、5微米、8微米或10微米。
由于采用电镀工艺形成补偿晶种层42,电镀工艺形成的补偿晶种层42能填补种子层41表面粗糙度较大的区域处对应的凹坑,使得在一定程度上降低了补偿晶种层42背离重布线结构的一侧表面的粗糙度。
在一些实施例中,所述补偿晶种层42背离所述种子层41的一侧表面的粗糙度小于100nm,例如100nm、80nm、60nm、40nm、20nm或10nm。
所述种子层41为单层结构或多层结构。
当所述种子层41为多层结构时,所述种子层的形成方法包括:在所述重布线结构3背离所述芯片本体2的一侧依次形成层叠的第一子种子层至第G子种子层,G为大于或等于2的整数。
在一些实施例中,当所述种子层41为多层结构时,所述补偿晶种层的材料和所述第G子种子层的材料相同;当所述种子层41为单层结构时,所述补偿晶种层42的材料和所述种子层41的材料相同。这样使得种子层41与所述补偿晶种层42接触的界面处,种子层41与所述补偿晶种层42的材料相同,所述补偿晶种层42能更加密实的结合在种子层41上,从而使得补偿晶种层42在实现平滑种子层41的同时,避免补偿晶种层42与种子层41分层。
在一些实施例中,种子层41为多层结构,G等于2,种子层41包括第一子种子层和第二子种子层,第二子种子层位于第一子种子层背离所述重布线结构4的一侧表面。在一些实施例中,第一子种子层的材料为钛,第二子种子层的材料为铜,当补偿晶种层的材料和所述第二子种子层的材料相同时,补偿晶种层的材料为铜。需要说明的是,在其它实施例中,G可以为大于2的整数,第G子种子层的材料还可以选择其它材料。
第一子种子层用于和重布线结构3之间具有较好的结合力。
第二子种子层至第G子种子层的材料成本均小于第一子种子层的材料成本。
参考图7,在部分补偿晶种层42背离所述种子层41的一侧表面形成电性端子层51。
本实施例中,在形成所述形成电性端子层51之前,在部分补偿晶种层42背离所述种子层41的一侧表面形成图案化开口的光刻胶层;在部分补偿晶种层42背离所述种子层41的一侧表面形成电性端子层51的步骤为:在所述图案化开口中形成电性端子层51;在所述图案化开口中形成电性端子层51之后,去除所述光刻胶层;去除所述光刻胶层之后,且在后续形成牺牲胶合初始保护层之前,对所述电性端子层51进行回流焊。
在所述图案化开口中形成电性端子层51的工艺包括电镀工艺或化学镀工艺。
所述光刻胶层的材料包括聚酰亚胺系树脂、聚酰胺系树脂、丙烯酸系树脂、环氧系树脂、硅酮系树脂、苯并环丁烯系树脂中的一种或任意几种的组合。
在一些实施例中,形成所述电性端子层51的方法包括:在部分补偿晶种层42背离所述种子层41的一侧表面依次形成层叠的第一子端子层至第N子端子层,N为大于或等于2的整数。
在一些实施例中,N等于3,所述电性端子层51包括第一子端子层、第二子端子层和第三子端子层,第一子端子层的材料为Cu,第二子端子层的材料为Ni,第三子端子层的材料为Sn基合金。
在一些实施例中,所述第一子端子层的材料和所述补偿晶种层42的材料相同,使得第一子端子层的镀覆厚度能降低。
在一些实施例中,第二子端子层的材料为弹性模量较高的镍,使得在对所述电性端子层51进行回流焊的过程中,第二子端子层的保形能力较好,避免电性端子层51在回流焊的过程中坍塌形变。
在一些实施例中,第三子端子层的材料为锡或锡基合金,使得第三子端子层背离重布线结构的表面呈凸出状,在后续的电性端子层51和其它基板焊接时,有利于第三子端子层在相对较低的焊接温度下融化且和其它基板形成焊接互连。
在其它实施例中,所述第一子端子层的材料和所述补偿晶种层42的材料不同。
参考图8,在所述补偿晶种层42背离所述种子层41的一侧形成包封所述电性端子层51的牺牲胶合初始保护层;对所述牺牲胶合初始保护层进行光照固化,使牺牲胶合初始保护层形成牺牲胶合保护层8。
牺牲胶合保护层8包封覆盖电性端子层51,避免电性端子层51受到外力磕碰。
对所述牺牲胶合初始保护层进行光照固化,使牺牲胶合初始保护层形成牺牲胶合保护层8,提高了牺牲胶合保护层8的弹性模量,有利于后续封装工艺中封装机台通过高模量的牺牲胶合保护层8来实现对封装结构的稳固机械支撑。同时固化后的牺牲胶合保护层8和补偿晶种层42之间的胶黏力大大降低,也有利于牺牲胶合保护层8从补偿晶种层42上的剥离,避免牺牲胶合保护层8在补偿晶种层42的表面产生残胶。
在一些实施例中,在所述光照固化中,光线垂直于所述补偿晶种层42的表面的方向入射至所述牺牲胶合初始保护层。其它实施例中,所述在所述光照固化中,光线可以倾斜于补偿晶种层42的表面。
在一个实施例中,所述光照固化采用紫外光。
由于补偿晶种层42背离所述重布线结构3的一侧表面的粗糙度小于种子层41背离所述重布线结构3的一侧表面的粗糙度,因此使得补偿晶种层42背离所述重布线结构3的一侧表面的粗糙度较小,表面较为平滑。对所述牺牲胶合初始保护层进行光照固化的过程中,光线照射在补偿晶种层42的表面时被吸收的较少,光线在补偿晶种层42的表面更多的被反射而照射在牺牲胶合初始保护层中,使得牺牲胶合初始保护层靠近补偿晶种层的区域的固化较为充分,牺牲胶合初始保护层能充分吸收光照固化的光线能量,进而得到弹性模量更高的牺牲胶合保护层8,有利于后续封装工艺中封装机台通过高弹性模量牺牲胶合保护层8来实现对封装结构的稳固机械支撑;此外,光照固化后会降低牺牲胶合保护层和补偿晶种层之间的胶黏力,光照固化也有利于牺牲胶合保护层8从补偿晶种层42上的剥离,降低牺牲胶合保护层8在补偿晶种层42表面产生残胶的风险。综上,提高了芯片封装结构的可靠性。
同时,由于补偿晶种层42背离重布线结构3的一侧表面较为光滑,故牺牲胶合保护层8与补偿晶种层42的实际接触面积较小,因此也在一定程度上降低了补偿晶种层42与牺牲胶合保护层8的接触面积及其胶合强度,进而降低了牺牲胶合保护层8从补偿晶种层42上剥离时的胶合强度,也便于后续将补偿晶种层42整体从补偿晶种层42上剥离;此外,紫外光固化也可降低牺牲胶合保护层8与补偿晶种层42界面处的胶合强度,避免牺牲胶合保护层8在补偿晶种层42的表面产生残胶。
参考图9,形成牺牲胶合保护层8之后,对所述塑封层13背离所述重布线结构3的一侧表面进行研磨直至暴露出芯片本体2的无源面。
参考图10,在所述塑封层13和芯片本体2背离所述重布线结构3的一侧表面形成导热层6;形成所述导热层6之后,将所述牺牲胶合保护层8从电性端子层51和补偿晶种层42上剥离。
芯片本体2工作时产生的热量可通过导热层6传导到芯片本体2外的环境中,提高了芯片封装结构整体的散热性。
在一些实施例中,在所述塑封层13和芯片本体2背离所述重布线结构3的一侧表面形成导热层6的步骤包括:在所述塑封层13和芯片本体2背离所述重布线结构3的一侧依次形成层叠的第一子导热层至第Q子导热层,Q为大于或等于2的整数。
在一些实施例中,Q等于4,导热层包括第一子导热层、第二子导热层、第三子导热层和第四子导热层。第一子导热层的材料为Al,第二子导热层的材料为Ti,第三子导热层的材料为Ni或NiV,第四子导热层的材料为Au。第一子导热层和第二子导热层用于增强导热层和芯片本体2的粘结性。第三子导热层用于提高抗热扩散的能力,使得第三子导热层的保形能力较好。第四子导热层的材料用于提高导热层和其它结构键合的润湿性。
形成导热层的工艺包括物理气相沉积工艺,例如溅射沉积工艺。
参考图11,将所述牺牲胶合保护层8从电性端子层51和补偿晶种层42上剥离。
由于牺牲胶合保护层8被紫外光固化为一个整体,且补偿晶种层42与牺牲胶合保护层8结合的一侧侧面较为光滑,因此也在一定程度上降低了补偿晶种层42与牺牲胶合保护层8的接触面积及其胶合强度,进而降低了牺牲胶合保护层8从补偿晶种层42上剥离时的胶合强度,也降低了牺牲胶合保护层8在补偿晶种层42表面产生残胶的风险。此外,紫外光固化也可降低牺牲胶合保护层8与补偿晶种层42之间的胶合强度,也有利于牺牲胶合保护层8从补偿晶种层42上的剥离。
参考图12,将所述牺牲胶合保护层8从电性端子层51和补偿晶种层42上剥离之后,去除所述电性端子层51未覆盖的补偿晶种层42和种子层41。
通过湿法刻蚀工艺去除所述电性端子层51未覆盖的补偿晶种层42和种子层41。
在上述整个工艺流程中,并未增加过多复杂的工艺,只是在种子层41上加了补偿晶种层42,利用溅射的厚度较小的种子层41来为补偿晶种层42提供小晶核的镀覆成核点,较好地覆盖了介质层表面粗糙度较大的区域,进而降低色差区域的表面粗糙度,使形成的补偿晶种层42能满足后续封装机台的识别要求。此外,紫外光固化过程也提高了牺牲胶合保护层的弹性模量,且固化处理可降低牺牲胶合保护层8与补偿晶种层42之间的胶黏强度,可更易从补偿晶种层42上剥离牺牲胶合保护层8,降低牺牲胶合保护层8在补偿晶种层42的表面产生残胶的风险。
需要说明的是,本发明公开中的粗糙度用均方根偏差(Rq)来表征,具体定义为:一个取样长度内粗糙度表面的轮廓峰或轮廓谷的均方根值。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (14)

1.一种芯片封装结构的制备方法,其特征在于,包括:
形成重布线结构;
在所述重布线结构的一侧设置芯片本体;
在所述重布线结构背离所述芯片本体的一侧表面形成种子层;
在所述种子层背离所述重布线结构的一侧表面形成补偿晶种层,所述补偿晶种层背离所述重布线结构的一侧表面的粗糙度小于所述种子层背离所述重布线结构的一侧表面的粗糙度;
在部分所述补偿晶种层背离所述种子层的一侧表面形成若干个电性端子层,相邻的电性端子层之间的补偿晶种层连接;
在所述补偿晶种层背离所述种子层的一侧形成包封所述电性端子层的牺牲胶合初始保护层;
对所述牺牲胶合初始保护层进行光照固化,使所述牺牲胶合初始保护层形成牺牲胶合保护层,所述补偿晶种层的表面用于反射光照固化的过程中的光线而照射在牺牲胶合初始保护层中。
2.根据权利要求1所述的芯片封装结构的制备方法,其特征在于,所述种子层为单层结构或者多层结构;
当所述种子层为多层结构时,所述种子层的形成方法包括:在所述重布线结构背离所述芯片本体的一侧依次形成层叠的第一子种子层至第G子种子层,G为大于或等于2的整数;所述补偿晶种层的材料和所述第G子种子层的材料相同;
当所述种子层为单层结构时,所述补偿晶种层的材料和所述种子层的材料相同。
3.根据权利要求1所述的芯片封装结构的制备方法,其特征在于,形成所述电性端子层的方法包括:在部分补偿晶种层背离所述种子层的一侧表面依次形成层叠的第一子端子层至第N子端子层,N为大于或等于2的整数,所述第一子端子层的材料和所述补偿晶种层的材料相同。
4.根据权利要求1所述的芯片封装结构的制备方法,其特征在于,所述补偿晶种层背离所述种子层的一侧表面的粗糙度为小于100nm。
5.根据权利要求1所述的芯片封装结构的制备方法,其特征在于,形成所述种子层的工艺包括物理气相沉积工艺。
6.根据权利要求1所述的芯片封装结构的制备方法,其特征在于,所述种子层的厚度为0.2微米~1微米。
7.根据权利要求1所述的芯片封装结构的制备方法,其特征在于,所述补偿晶种层的厚度为1微米~10微米。
8.根据权利要求1所述的芯片封装结构的制备方法,其特征在于,还包括:在形成所述形成电性端子层之前,在部分补偿晶种层背离所述种子层的一侧表面形成图案化开口的光刻胶层;
在部分补偿晶种层背离所述种子层的一侧表面形成电性端子层的步骤为:在所述图案化开口中形成电性端子层;
所述芯片封装结构的制备方法还包括:在所述图案化开口中形成电性端子层之后,去除所述光刻胶层;去除所述光刻胶层之后,且在形成牺牲胶合初始保护层之前,对所述电性端子层进行回流焊。
9.根据权利要求1所述的芯片封装结构的制备方法,其特征在于,所述芯片本体和所述重布线结构之间具有导电连接件;所述芯片封装结构的制备方法包括:在所述芯片本体和所述重布线结构之间形成底填胶层,所述底填胶层包封所述导电连接件的侧壁;在所述重布线结构的一侧形成包封所述底填胶层和所述芯片本体的塑封层。
10.根据权利要求9所述的芯片封装结构的制备方法,其特征在于,还包括:
形成牺牲胶合保护层之后,对所述塑封层背离所述重布线结构的一侧表面进行研磨直至暴露出芯片本体的无源面;在所述塑封层和芯片本体背离所述重布线结构的一侧表面形成导热层;形成所述导热层之后,将所述牺牲胶合保护层从电性端子层和补偿晶种层上剥离。
11.根据权利要求10所述的芯片封装结构的制备方法,其特征在于,在所述塑封层和芯片本体背离所述重布线结构的一侧表面形成导热层的步骤包括:在所述塑封层和芯片本体背离所述重布线结构的一侧依次形成层叠的第一子导热层至第Q子导热层,Q为大于或等于2的整数。
12.根据权利要求10所述的芯片封装结构的制备方法,其特征在于,将所述牺牲胶合保护层从电性端子层和补偿晶种层上剥离之后,去除所述电性端子层未覆盖的补偿晶种层和种子层。
13.根据权利要求9所述的芯片封装结构的制备方法,其特征在于,还包括:提供临时载板;形成重布线结构的步骤为:在所述临时载板上形成重布线结构;在所述重布线结构的一侧设置芯片本体的步骤为:在所述重布线结构背离所述临时载板的一侧设置芯片本体;
在所述重布线结构的一侧形成包封所述底填胶层和所述芯片本体的塑封层之后,解键合去除临时载板。
14.根据权利要求13所述的芯片封装结构的制备方法,其特征在于,还包括:在所述临时载板上形成重布线结构之前,在所述临时载板上形成叠层金属层;
在所述临时载板上形成重布线结构的步骤为:在所述叠层金属层背离所述临时载板的一侧表面形成重布线结构;解键合去除临时载板的步骤为:将所述临时载板和所述叠层金属层解键合;
所述芯片封装结构的制备方法还包括:化学腐蚀去除所述叠层金属层,并暴露出所述重布线结构中的介质层;化学腐蚀去除所述叠层金属层之后,且在形成所述种子层之前,采用干法刻蚀工艺从重布线结构背离芯片本体的一侧去除部分厚度的介质层。
CN202310444616.7A 2023-04-24 2023-04-24 一种芯片封装结构的制备方法 Active CN116169031B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310444616.7A CN116169031B (zh) 2023-04-24 2023-04-24 一种芯片封装结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310444616.7A CN116169031B (zh) 2023-04-24 2023-04-24 一种芯片封装结构的制备方法

Publications (2)

Publication Number Publication Date
CN116169031A CN116169031A (zh) 2023-05-26
CN116169031B true CN116169031B (zh) 2023-07-14

Family

ID=86418496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310444616.7A Active CN116169031B (zh) 2023-04-24 2023-04-24 一种芯片封装结构的制备方法

Country Status (1)

Country Link
CN (1) CN116169031B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116978792B (zh) * 2023-08-07 2024-05-28 长电集成电路(绍兴)有限公司 一种封装结构的制备方法
CN116759397A (zh) * 2023-08-16 2023-09-15 长电集成电路(绍兴)有限公司 一种芯片封装结构及其制备方法
CN117457618B (zh) * 2023-12-25 2024-04-09 长电集成电路(绍兴)有限公司 芯片封装结构及芯片封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134850A (ja) * 2009-12-24 2011-07-07 Hitachi Chem Co Ltd 半導体装置、半導体素子搭載用配線基材及びそれらの製造法
CN103227275A (zh) * 2012-01-25 2013-07-31 新光电气工业株式会社 布线基板、发光器件以及制造布线基板的方法
WO2014140796A1 (en) * 2013-03-15 2014-09-18 Cooledge Lighting, Inc. Wafer-level flip chip device packages and related methods
CN106104331A (zh) * 2014-03-20 2016-11-09 富士胶片株式会社 组合物、光反射膜、增亮膜、背光单元及液晶显示装置
CN109753856A (zh) * 2017-11-07 2019-05-14 上海箩箕技术有限公司 电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5549808A (en) * 1995-05-12 1996-08-27 International Business Machines Corporation Method for forming capped copper electrical interconnects
CN102790009B (zh) * 2011-05-16 2015-04-29 中芯国际集成电路制造(上海)有限公司 降低铜电镀工艺中边缘效应的方法及铜互连结构制造方法
US11670601B2 (en) * 2020-07-17 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
CN212434616U (zh) * 2020-09-04 2021-01-29 中芯长电半导体(江阴)有限公司 半导体结构
CN114937614A (zh) * 2022-05-25 2022-08-23 长电集成电路(绍兴)有限公司 布线层结构的制备方法
CN115966565A (zh) * 2022-10-14 2023-04-14 长电集成电路(绍兴)有限公司 一种用于叠加的封装基底、叠加型封装基底及其芯片封装结构、制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134850A (ja) * 2009-12-24 2011-07-07 Hitachi Chem Co Ltd 半導体装置、半導体素子搭載用配線基材及びそれらの製造法
CN103227275A (zh) * 2012-01-25 2013-07-31 新光电气工业株式会社 布线基板、发光器件以及制造布线基板的方法
WO2014140796A1 (en) * 2013-03-15 2014-09-18 Cooledge Lighting, Inc. Wafer-level flip chip device packages and related methods
CN106104331A (zh) * 2014-03-20 2016-11-09 富士胶片株式会社 组合物、光反射膜、增亮膜、背光单元及液晶显示装置
CN109753856A (zh) * 2017-11-07 2019-05-14 上海箩箕技术有限公司 电子设备

Also Published As

Publication number Publication date
CN116169031A (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
CN116169031B (zh) 一种芯片封装结构的制备方法
TWI866439B (zh) 三維封裝結構及其製備方法
US8581402B2 (en) Molded chip interposer structure and methods
TWI860313B (zh) 半導體封裝體
CN111370387A (zh) 扇出型系统级封装结构及其制作方法
CN101202253A (zh) 具有良好热膨胀系数效能的圆片级封装及其方法
TW200903763A (en) Inter-connecting structure for semiconductor device package and method of the same
CN112289743A (zh) 一种晶圆系统级扇出型封装结构及其制作方法
CN112289742A (zh) 一种晶圆系统级三维扇出型封装结构及其制作方法
CN108022870A (zh) 封装基板及其制作方法
CN111370386A (zh) 扇出型系统级封装结构及其制作方法
CN117577640A (zh) 一种集成无源器件的扇出封装结构及封装方法
US12506098B2 (en) Method for chip packaging with high-density connection layer, and chip packaging structure
CN114975409B (zh) 双层塑封的3d扇出型封装结构及其封装方法
CN114975242A (zh) 一种2.5d封装结构的制备方法
CN112582284A (zh) 晶圆级芯片封装结构及封装方法
CN115148612A (zh) 一种扇出型系统级封装结构及制作方法
CN115394768A (zh) 一种多层高带宽存储器及其制造方法
US10057995B2 (en) Electronic device
US20240063029A1 (en) Packaging structure having organic interposer layer and method for manufacturing same
CN107425031A (zh) 背照式cmos传感器的封装结构及封装方法
CN115642092B (zh) 系统级扇出型封装结构及其制作方法
US20240047408A1 (en) Semiconductor package with a stacked film structure to reduce cracking and delamination and methods of making the same
CN213242537U (zh) 一种晶圆系统级三维扇出型封装结构
CN112713140B (zh) 天线封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 312000 No.500 Linjiang Road, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee after: Yuerun Integrated Circuit (Shaoxing) Co., Ltd.

Country or region after: China

Address before: 312000 No.500 Linjiang Road, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee before: Changdian integrated circuit (Shaoxing) Co.,Ltd.

Country or region before: China