TWI297207B - - Google Patents

Description

1297207 九、發明說明： 【發明所屬之技術領域】 本發明係有關-種靜電放電_電路，制是指—種具三倍電壓耐受能 力之電源線間靜電放電防護電路。 【先前技術】 靜電放電防護，顧名思義，係用以保護積體電路不受靜電放電所損， 當其應藤混合輸出/輸人介科，由於此介面上啊存麵種以^的 電源線電壓，在兼顧產品可靠度、操作頻率、⑼面積等考量下，通常會 同時使用具有㈣與較厚_氧化層的元件來完成。細，要时製造較 厚氧化層的元件在同-片晶圓上，勢必增加額外的光罩與製程步驟，換言 之產品的成本增加’而越多的製程步驟同時會造成良率的下降。若考慮元 件的電性’較厚氧化層的元件由於具有較差的元件雛，也容易使得“ 的操作速度受限。因此’絲利用較薄氧化層的元件，經由特殊，可應用 在南操作電壓下且不會有可靠度的問題，則製作厚氧化層树的步驟即可 省略。 以現有技術而言，在具高壓耐受能力之靜電放電防護方面約可分為三 類，第-類為靜電放電防護元件本身無閘極氧化層結構者，此類元件由於 本身並不具有閘極氧化層，故即使操作電壓超過製程限制，亦不會有閉極 氧化層可*度的問題，但若單獨使用做靜電放電防護元件，在靜電放電時 之導通速度kfe且導通電壓較高，使其無法有效保護具有薄氧化層之内部 電路’而以順偏二極體元件做為靜電放電防護元件時，雖然具有較快速的 導通速度，但由於其寄i p叩元件的存在與達林頓效應（GTR)的結果，在 1297207 南溫操作下具有極大的漏電流；第二類為具有—觸發電路及一主 放電防護元件靜電放餅路，域雜魏電料於兩倍正常元 件操作龍内之環境，習知技術大部份屬於此類，例如以丨· 2_y树製造， 而操作於2. 5-V電源線傾下’若電源線電璧超過兩倍正常操作碰，則 元件會有難謂賴_纽；第三_第二_樣為具細發電雜 主要之靜電放電防護籍之靜電放電架構，但可操作於電源電壓為三倍元 件正常操作電路的情況下。 上述第三類之靜電放電防護，如美國專利公告號&咖，219之「_ Voltage Power Supply Clamp ClrcU1 try For Electrostatic Discharge(ESD) Protectian」，其電路複雜，且_三顆疊接的臓元件來做為主要的靜 電放電路捏會造成較大轉通電阻，而要獲得較好之靜電放電防護能力亦 需要耗職大的晶片面積，並且無法搭配不同的靜電放電防護元件來使 用’彈性較小。其他例如使用無閘極氧化層的靜電放電元件，例如：石夕控 整流器（silicon-contr〇lled rectifier，SCR)元$，雖然在高壓操·作下 >又有閘極氧化層的問題，但這些元件通常具有紐的導通速度，過高的導 通電壓’在沒有外部電路觸發而單獨使用下，無法有效保護晶片電路，現 有的觸發電路X無法在賴為三倍元件操作電壓着況下操作。 因此本發明即針對上述習知技術之數項缺失，提出一種具三倍電壓 耐X月b力之電源線間靜電放電防護電路，以有效克服上述之該等問題。 【發明内容】 本發明之主要目的在提供一種具三倍電壓财受能力之電源線間靜電放 1297207 detect ^ (ESD protection element)，可增進其導通速度及均勻度。 本發明之另-目的在提供_種具三倍電壓财受能力之電源線間靜電放 電防遵電路’其所提供之靜電放電侧電路可搭配不同之靜電放電防護元 件使用，以滿足不同之應用需求。 本發明之另一目的在提供一種具三倍電壓耐受能力之電源線間靜電放 電防護電路’其所提供之靜電放電_電路顧在混合電壓輸人輸出介面 時，不會有閘極可靠度的問題。 為達上述之目的，本發明提供一種具三倍電壓耐受能力之電源線間靜 電放電防護電路’其係包括一靜電放電偵測電路及一靜電放電防護元件， 此靜電放電偵測電路連接至少一電壓源及接地端，用以偵測電壓源及接地 端之間是否發生靜電放電，其中包括有一分壓電路，用以將電壓源之輸入 電壓分割為二分壓；一基板驅動電路，用以驅動基板產生一觸畚電流；一 電阻·電容偵測電路（RCDistinguisher)、一第四電晶體以及一第二電阻；而 靜電放電防護元件則在有靜電放電情況下被靜電放電偵測電路經由觸發節 點之觸發電流所觸發，將靜電放電之電流快速均勻地導通出去，不會有閘 極氧化層可靠度的問題。 以下藉由具體實施例詳加説明，可更容易瞭解本發明之目的、技術内 各、特點及其所達成之功效。 1297207 【實施方式】 本發明係提供一種具三倍電壓耐受能力之電源線間靜電放電防護電 路，其提供一基板觸發電流以使不同之ESD防護元件可在ESD壓力下執 行，此基板觸發電流對於諸如基板觸發式N型金氧半電晶體 (substrate-triggered NMOS，STNMOS)、矽控整流器（Silicon controlled rectifier，SCR )及場氧化層電晶體（field oxide device，FOD )等裝置皆有很 大的幫助，可增進該靜電放電防護元件在靜電放電轟擊下之導通速度及均 勻度。

如第1圖之方塊圖所示，本發明之電源線間靜電放電防護電路包括兩 電壓源VDDh、VDD卜一靜電放電偵測電路1〇及一靜電放電防護元件3〇。 靜電放電偵測電路10中包括一分壓電路丨2,其中包含三個p型金氧半電晶 體122、124、126，將高電壓源VDDh之電壓分為兩分壓；一基板驅動電 路14,包含一第一電晶體142、第二電晶體M4及第三電晶體146,其分別 ，為一 N型金氧半電晶體及兩p型金氧半電晶體，且第一電晶體142為深井 型（N-well)，一電阻-電容偵測電路（RjQ distinguisher) 16，包含一第一電 y 阻162及一由兩金氧半電晶體所組成之電容164; —第四電晶體18,其為N 型金氧半電晶體，可增加靜電放電偵測電路10之雜訊達限（n〇isemargin)， 確保靜電放電防護元件30不會被錯誤地觸發；一第五電晶體2〇可增加靜 電放電偵測電路之效率及穩定度，此第五電晶體2〇係為p型金氧半電晶 體；一第二電阻22,連接至低電壓源VDD卜在此靜電放電偵測電路1〇中， 所有元件皆為1.2V之低電壓元件，高電壓源VDDh提供3·3ν，低電壓源 VDD1則為1.2V之電壓源供應。在靜電放電偵測電路1〇和靜電放電防護元 1297207 件30之間有一觸發節點t (triggernode)。 分壓電路12亦可包含六個p型金氧半電晶體，如第2圖所示，每兩個 • P型金氧半導體為一組，共三組P型金氧半導體12卜123、125構成分壓電 路12，於P型金氧半導體121與123之間有一 a節點，而在p型金氧半導 體123與125之間則有一 b節點，此兩者為分壓電路12之輸出節點。 當南電壓源VDDh及低電壓源VDD1之電源開啟時，第一電晶體⑷ 之閘極從分壓電路12之a節點得到2·2ν之偏壓，第二電晶體144之偏壓 • 為2.2¥減去第一電晶體142之起始電壓，當第二電晶體144祕-源極之偏 壓為ον時，其維持關閉狀態。第三電晶體146之源極電壓與b節點相同， 為1.1V (l/3*VDDh)，而閘極電壓則與6節點相同，為VDD1ii 2v，而 由於源極-閘極之逆向偏壓，使第三電晶體146在正常電流操作時亦為酬 狀態。因此，在正常電源開啟時，基板觸發電路14係於關閉狀態下做動， 不提供觸發節點t任何觸發電流。 在此靜電放電偵測電路1〇中，第一電晶體142之沒極_閉極|_ • (3·3_2·2)ν ’此代表其在正常電路操作狀態下逆向運作，故而若第一電晶體 142之本體（bulk)接地，則第_電晶體142之感應通道（in—_ei) 不足以改變閘極與本體間之電場強度；換言之，若第一電晶體i42之本體 接地’則可能發生閘極氧化層可靠度的問題，因此將第一電晶體142之本 體改為連接向其源極。而為了防止漏電流穿過第一電晶體142之？型本體 顺地之p録板上，如第3圖輯，糊N型深井（DeepN_wdl)來將 p型基板上之0V偏壓與第_電晶體142之本體隔離。透過Hspiee軟體之分 Ϊ297207 士可件到靜電放電細電路1G在正常電路操作狀態下每_鶴點之電壓， 圖所心不’第-電晶體142之源極電壓與閘極電壓相近，從這些模 、（可π紅現’相連兩點間之電壓並未超過其最大電壓（uv之元件 ?又之1.32V電壓）’因此，即使電源賴靜電放電防護電路具有 之高電壓供應，亦可免除閘極氧化層可靠度的問題。 在電源開啟期間，靜電放電侧電路1〇必須維持關閉狀態，使靜電放 電防善7L件3〇不被錯誤的觸發或從基板觸發電路Μ溢出電流，而利用電 原Λ就上升時間之躲即可制此設計，此處之電職雜為有順序之複 數笔心因此〜、要電阻_電容偵測電路16之此時間延遲（RCtimedelay) 遠f於複數毫# ’職正常電職動時，d節點之賴可麟與e節點之電 壓相同’藉以關閉第二電晶體144之做動。第4圖所示為當高電壓源乂酿 及低電壓源VDD1分別為3.3V及1.2V時，Hspice模擬分別顯示靜電放電 偵測电路上每-雜之模擬電壓，在此模擬巾，高電壓源及低電壓源於】 宅秒中具有姻的訊號上料間，模擬結果請畴參考第i圖，第二電晶. 體144閘極電壓（即d節點電壓）可保持與其源極電壓（即〇節點電壓） 相同’以關閉基板驅動電路14之運作，因此，基板驅動電路14在正常電 源開啟狀態時可安全地保持關閉狀態。 如第1圖所示，當高電壓源及接地端受到靜電放電瞬間電壓轟擊，基 板驅動電路14會盡快提供基板觸發電流到觸發節點t中，使靜電放電防護 元件30可快速被觸發導通，以防止内部電路遭到靜電放電的損壞；由於靜 電放電之瞬間電壓具有極短之上升時間（〜ns)與短脈衝時間之特性，分壓 1297207 電路ίο無法在短時間内使第一電晶體142之閘極電壓上升，因此，做為電 容使用之第五電晶體20在靜電放電轟擊下，用來啟動第一電晶體142之導 通0 第一電晶體142導通後，當d節點電壓因電阻-電容偵測電路16之時門 延遲（RC time delay)而維持低電壓狀態時，c節點之電壓向上推高。在靜 電放電發生瞬間，浮接的（floating)低電壓源VDD1有一約〇V之起始電壓， 而電阻22及VDD1電源線上内部電路之寄生電容可使VDD1在靜電放電轟 擊時維持在低電壓狀態，因此，第二電晶體144及第三電晶體146在靜電 放電轟擊下會被導通啟動，基板驅動電路14可快速地利用靜電放電能量啟 動’以產生觸發電流來驅動靜電放電防護元件3〇。 第5圖所示為Hspice軟體模擬靜電放電偵測電路在靜電放電轟擊時各 節點之電壓，提供一 〇〜5.5V之上升電壓波形，其電壓波形之上升時間為 10奈秒(ns)，用以模擬高電壓源VDDh在靜電放電轟擊下之瞬間電壓變化； Hspice模擬結果顯示第一電晶體142之閘極電壓（即&節點電壓）因第五. 電晶體20之電容輕合作用而快速地升高，而第二電晶體144之閘極電壓（即 d節點電壓）則因電阻-電容偵測電路16之時間延遲而維持在低電壓，基板 驅動電路14可在1〇奈秒内提供約35毫安培(mA)之觸發電流，如第6圖所 示，藉由調整基板驅動電路之元件尺寸可控制基板觸發電流之大小，以達 到不同應用的需求。 靜電放電防護元件30可有多種形式，如第7圖(a)〜(e)所示之數種實施 態樣’元件寄生之n-p-n電晶體可利用本發明之靜電放電偵測電路加以驅 11 1297207 動，避免晶片損壞。其中第7(a)圖之靜電放電防護元件為一場氧化層電晶體 (field-oxide device)’該元件不具有閘極氧化層的結構；第焉)圖係以一矽 控整流器作為靜電放電喊元件；第7⑹圖為將複數個雜整魅堆疊整 合，以增加握住電壓（holding voltage)之準位，石夕控整流器的數量愈多， 握住電壓就愈尚，而位於觸發節點t與p+驅動點之間的二極體可防止靜電放 電電流透過金屬線連接，從第-财控整流器溢出到最後—财控整流 器；亦可如第7(d)圖所示，將不同數目之二極體堆疊在石夕控整流器之下面， 以提升雜整流器之握住電壓。第7(e)圖中靜電放電防護電路之實施態樣係 為二個N型金氧半電⑽結構所組成之寄生叶n電晶體，其巾最上層和中· 間之Ν型金氧半電晶體制極電㈣較高賴源VDDh之偏祕，以降低 每-N型金氧半電晶狀電場強度；最上層U型錄半電㈣連接到靜 電放電防護電路之a _，而中間者之閘極在本實施射則加偏壓於低電 壓源VDD1上。 综上所述，本發明提供-具三倍電壓耐受能力之電源線間靜電放電防 =電路，糊僅uv之低電壓元件制於uv/uv之混合領輸入輸出 介面，不具有_氧化層可靠度的問題’本發騎糾之靜電放電偵測電 路可快速地啟動以提供基板觸發電流，來驅動靜電放電防護元件排放靜電 放電電流。 〜唯以上所述者’僅為本發明之較佳實施例而已，並非用來限定本發明 貫施之細。故即凡依本發明巾請範_述之概及精神所為之均等變化 或修飾，均應包括於本發明之申請專利範圍内。 12 1297207 【圖式簡單說明】 第1圖及第2圖為本發明所提供之具三倍雜耐受能力之電源線間靜電放 電防護電路。 第3圖為本發明_Hspice_出在高電親為咖驗下各節點之 示意圖。 · 第4圖為_ Hspiee軟體模擬靜電放電偵測電路在電源正常啟動時各節點 之電壓之示意圖，該電源正常啟動之電壓上升時間為丨毫秒。 第5圖為本發明利用Hspiee軟體模擬靜電放電偵測電路在靜電放電義擊下 各節點之電壓之示意圖，其係模擬〇〜5·5ν之靜電放電電壓出現在高電壓源 上，該電壓之上升時間為10奈秒。 第6圖為本發明之靜電放電偵測電路如第5圖之模擬條件下所產生之基板 觸發驅動電流。 第7圖為本發明中靜電放電防護元件之不同實施例示意圖。 【主要元件符號說明】 10靜電放電偵測電路 12分壓電路 121、122、123、124、125、126 P 型金氧半電晶體 14基板驅動電路 142第一電晶體 144第二電晶體 146第三電晶體 16電阻-電容偵測電路 1297207 162第一電阻 164電容 18第四電晶體 20第五電晶體 22第二電阻 30靜電放電防護元件

Claims (1)

1297207 十、申請專利範圍： L 一種電源線間靜電放電防護電路，其係具三倍電壓财受能力’包括· 一靜電放電價測電路，連接至少一電壓源及接地端，用以债測該電壓游 及接地端之間是否發生靜電放電，該靜電放電偵測電路係包括： 一分壓電路，包含複數p型電晶體，將該電壓源之輸入電壓分割為二 分壓；

2· 3· 一基板驅動電路，其與該分壓電路連接，用以驅動基板產生一觸發電 流’於該基板驅動電路中包含一第一電晶體、一第二電晶體及一第 三電晶體’該第一及第二電晶體間具有一第一節點，而該第三電晶 體連接一觸發節點； 電阻電谷偵測電路（RC Distinguisher )，包含一第一電阻及一電 谷4第一電阻之一端連接該第一節點，另一端連接該第二電晶體 之閘極與该電谷，形成一第二節點； -第四電晶體，透職觸發節點與職板驅動電路連接，並透過一第 三節點與該電阻-電容偵測電路連接；以及 第電阻〃端連接違第二節點，另一端則與一低電壓源相連； 靜電放電防護讀，在有靜電放電情況下被該靜電放電偵測電路經由 該觸發節點之該觸發電流所觸發導通，將靜電放電之電錄速均句地 排放出去。 如申請專利範圍第丨項所述之電源線間靜電放電防護電路，其中該分壓 電路中該P型電晶體之數目可為多數個。 如申請專利範圍第丨項所述之電源線間靜電放電防護電路，其中該分壓 15 1297207 電路係將該電壓源之輸人電壓分為兩個分壓。 4·如申請專利範圍第1 驅動電路中之第一電 項所述之電源線間靜 日日體為N型金氧半電 P型金氧半電晶體。 電放電防護電路 晶體，第二、第 ’其中該基板 二電晶體皆為 5·如申凊專利範圍第4項所述之電源線間靜電放電防 電晶體係為深井型金氧半電晶體。 $路’其中該第— 6. 如申請專利翻第〗項所述之電源_靜電 係由兩P型金氧半電晶體所組成。 錢路’其中該電I 7. 如申請翻範_丨斯叙魏線_魏電_私，巧 點與6亥第二節點之電壓相等時，則該第二電晶體 田/ g, 測電路不觸發該靜電放電防護元件。 + ’使該靜電放W 如申明專利範圍第！項所述之電源線間靜電放電 ϋ文电，卷兮黛一 φ ^啟動時’該第一節點電壓因該電阻.貞測電路之時間=而維持 低電壓狀態時，使該第二節點之電壓向上推高。 9.如申請專利範圍第丨項所述之電源線嶋電放電防護電路，當靜電放電 瞬間發生’且該第二及第三電晶體在靜電放電狀態下卫作時，該基板驅 動電路可快速地·靜雜魏量啟動，喊生紐電流從賴發節點 流入該靜電放電防護元件中。 10·如申請專利範圍第丨賴述之電源線間靜電放電防護電路，其中該第一 電晶體之本體區域（bulkregion)係連接至源極。 1L如申請專利範圍第1項所述之電源線間靜電放電防護電路，當該第一電 1297207 晶體開啟時，由於該電阻-電容偵測電路之時脈延遲（time delay)，使該 第一節點之電壓高於該第二節點之電壓，促使該基板驅動電路發出一觸 發電流至該靜電放電防護元件中。 I2·如申请專利範圍第1項所述之電源線間靜電放電防護電路，當該第四電 日日體開啟時可增力口5亥靜電放電债測電路之雜訊邊限（⑽丨沈臟呀⑷， 確保該靜電放電防護元件不會被錯誤地觸發。 13·如中轉利細第1項所述之賴賴靜電放電防護電路，其中該靜電 > «偵測電路中更包含-第五電晶體，其係設置於該分壓電路及該第一 電晶體之間，以做電容使用。 14·如申请專利範圍第1項所述之電源線間靜電放電防護電路，其中該靜電 放電防護70件可為一不具有閘極氧化層結構之場氧化電晶體。 15·如帽專利範51第1項所述之電源線間靜電放電防護電路，其中該靜電 放電防護元件可為一矽控整流器。 16.如申請專利範圍第〗項所述之電源線間靜電放電防護電路，其中該靜電 放電防護元件可為複數個矽控整流器推疊而成，且在該觸發節點與該矽 控整流器觸發點之間設有二極體。 17·如申吻專利範圍第1項所述之電源線間靜電放電防護電路，其中該靜電 放電防護元件係可為一矽控整流器與複數個二極體堆疊而成，而該觸發 節點則連接至該矽控整流器之觸發點上。 18·如申請專利範圍第1項所述之電源線間靜電放電防護電路，其中該靜電 放電防護元件可為三個N型金氧半電晶體結構所組成，最上層之該N型 17 1297207 金氧半電晶體連接到該分壓電路中之第一分壓節點，而中間之該N型金 氧半電晶體之閘極則偏壓於該低電壓源上。