TW201929182A - 靜電放電保護裝置 - Google Patents
靜電放電保護裝置 Download PDFInfo
- Publication number
- TW201929182A TW201929182A TW106146063A TW106146063A TW201929182A TW 201929182 A TW201929182 A TW 201929182A TW 106146063 A TW106146063 A TW 106146063A TW 106146063 A TW106146063 A TW 106146063A TW 201929182 A TW201929182 A TW 201929182A
- Authority
- TW
- Taiwan
- Prior art keywords
- coupled
- power line
- terminal
- voltage
- electrostatic discharge
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 101100163833 Arabidopsis thaliana ARP6 gene Proteins 0.000 description 16
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
- H10D89/817—FETs in a Darlington configuration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
- H10D89/819—Bias arrangements for gate electrodes of FETs, e.g. RC networks or voltage partitioning circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/921—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the configuration of the interconnections connecting the protective arrangements, e.g. ESD buses
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本發明提供一種靜電放電保護裝置。第一電源線提供第一參考電壓，第二電源線提供第二參考電壓。偵測電路根據第一電源線是否出現靜電放電壓力產生偵測結果。第一N型金氧半導體電晶體耦接於第一電源線與一共同節點間，其閘級為第一控制端點。第二N型金氧半導體電晶體耦接於該共同節點與第二電源線間，其閘級為第二控制端點。中間電源線提供介於第一參考電壓與第二參考電壓間之一中間電壓。第一切換電路根據偵測結果將第一控制端點耦接至中間電源線或第一電源線。第二切換電路根據偵測結果將第二控制端點耦接至第二電源線或第一控制端點。
Description
本發明與靜電放電（electrostatic discharge, ESD）保護裝置相關，並且尤其與能避免時間相關介電崩潰（time-dependent dielectric breakdown, TDDB）問題的靜電放電保護裝置相關。
為了避免靜電放電可能對電路元件造成的巨大破壞，在積體晶片內部普遍設置有靜電放電保護機制。就金氧半導體電晶體電路而言，典型的靜電放電保護機制是利用單一個N型金氧半導體電晶體（以下簡稱NMOS電晶體）做為兩條電源線之間的箝制電路（clamp circuit）。在未出現靜電放電壓力（ESD stress）的情況下，該NMOS電晶體會處於關閉狀態，以避免無謂的耗電或是對內部電路的正常運作造成影響。唯有在其中一條電源線出現靜電放電壓力時，該NMOS電晶體才會導通，將靜電放電壓力導向另一條電源線。
一般而言，各種半導體製程中的元件尺寸會與操作電壓相對應。舉例而言，0.35微米互補式金氧半場效電晶體製程所製作出的電晶體之預設操作電壓為3.3伏特，而0.18微米互補式金氧半場效電晶體製程所製作出的電晶體之預設操作電壓為1.8伏特。為了與多種信號規格相容，有些電路會將其輸入介面設計為可接收高於預設操作電壓的信號，例如令0.18微米互補式金氧半場效電晶體製程所製作出的電路可接收3.3伏特的信號。在這種應用中，除了供應1.8伏特電壓的電源線，晶片內還會有供應3.3伏特電壓的電源線。在供應3.3伏特電壓的電源線與接地線之間，如果是利用單一個0.18微米製程製作出的NMOS電晶體做為靜電放電箝制電路，會有時間相關介電崩潰（time-dependent gate oxide breakdown, TDDB）的問題。更具體地說，對0.18微米製程製作出的NMOS電晶體來說，在其汲極與閘級間長時間承受3.3伏特的跨壓會對閘極的介電層造成損害。因此，針對此類應用，出現了在兩電源線之間串疊兩個NMOS電晶體做為箝制電路的方案。
圖一呈現一種利用串疊式NMOS電晶體箝制電路的靜電放電保護裝置範例。供電線PR1
負責提供大小為VDDH的直流電壓。靜電放電保護裝置100中設有串聯耦接至電源線PR1
的N個二極體D，藉此產生一個大小為(VDDH-N*VD)的電壓，其中的符號VD代表單一個二極體D貢獻的跨壓。以電壓VDDH為3.3伏特、N等於2、電壓VD為0.7伏特的情況為例，(VDDH-N*VD)等於1.9伏特。在正常電路運作中，提供至電晶體MESD1
之閘極的電壓VG1
之大小即為(VDDH-N*VD)。由於電容C在直流觀點下形同斷路，沒有電流通過電阻R，提供至反相器102之輸入端的電壓VRC
之大小也會等於(VDDH-N*VD)，使提供至電晶體MESD2
之閘極的電壓VG2
之大小等於電源線PR2
提供的接地電壓VSS，因此處於關閉狀態。此時，電晶體MESD2
之汲極的電壓大小會大致等於(VDDH-N*VD-VTH
)，其中符號VTH
代表電晶體MESD1
的臨界電壓（threshold voltage）。另一方面，如圖一所示，反相器102係耦接於電壓VG1
與接地電壓VSS之間接受供電。在正常電路運作中，靜電放電保護裝置100的電壓配置可讓箝制電路中的電晶體MESD1
、MESD2
，以及構成反相器102的各個電晶體，都免於在汲極與閘級之間長時間承受大小為VDDH的跨壓。
當供電線PR1
出現靜電放電壓力時，電阻R會因有電流通過而在兩端出現跨壓，令反相器102之輸入端的電壓VRC
下降，當電壓VRC
低於反相器102的狀態轉換閥值，會使得反相器102的輸出，也就是提供至電晶體MESD2
之閘極的電壓VG2
之大小被提高為等於反相器102的供電電壓，亦即(VDDH-N*VD)。在這個情況下，電晶體MESD1
、MESD2
的閘極電壓大小皆為(VDDH-N*VD)，處於導通狀態，因而能在電源線PR1
、PR2
之間提供一放電路徑。
如本發明所屬技術領域中具有通常知識者所知，電晶體MESD1
、MESD2
的放電電流大小係正相關於其閘極電壓的大小。靜電放電保護裝置100的缺點在於，用來降低電壓以提供保護作用的二極體D同時也會構成限制，讓電晶體MESD1
、MESD2
的閘極電壓最高只能達到(VDDH-N*VD)，此箝制電路的放電效率因此並不是很理想。
為解決上述問題，本發明提出一種新的靜電放電保護裝置。
根據本發明之一實施例為一種靜電放電保護裝置。該靜電放電保護裝置包含一第一電源線、一第二電源線、一偵測電路、一第一N型金氧半導體電晶體、一第二N型金氧半導體電晶體、一中間電源線、一第一切換電路與一第二切換電路。該第一電源線係用以提供一第一參考電壓，該第二電源線係用以提供一第二參考電壓。該偵測電路係用以根據該第一電源線是否出現一靜電放電壓力產生一偵測結果。該第一N型金氧半導體電晶體之汲極係耦接至該第一電源線，其源極係耦接至一共同節點，其閘級為一第一控制端點。該第二N型金氧半導體電晶體之汲極係耦接至該共同節點，其源極係耦接至該第二電源線，其閘級為一第二控制端點。該中間電源線係用以提供介於該第一參考電壓與該第二參考電壓間之一中間電壓。該第一切換電路耦接於該第一電源線與該中間電源線之間接受供電，並係用以根據該偵測結果決定將該第一控制端點耦接至該中間電源線或是該第一電源線。該第二切換電路耦接於該第一控制端點與該第二電源線之間接受供電，並係用以根據該偵測結果決定將該第二控制端點耦接至該第二電源線或是該第一控制端點。
關於本發明的優點與精神可以藉由以下發明詳述及所附圖式得到進一步的瞭解。
根據本發明之一實施例為一種靜電放電保護裝置，其功能方塊圖係繪示於圖二。靜電放電保護裝置200包含一第一電源線PR1
、一第二電源線PR2
、一偵測電路210、一第一N型金氧半導體電晶體MESD1
、一第二N型金氧半導體電晶體MESD2
、一中間電源線PRINT
、一第一切換電路220，以及一第二切換電路230，以下分述各電路的功能。
靜電放電保護裝置200中之電路耦接於第一電源線PR1
與第二電源線PR2
之間。第一電源線PR1
提供一第一參考電壓VDDH，第二電源線PR2
提供一第二參考電壓VSS。以靜電放電保護裝置200中各元件之預設操作電壓為1.8伏特的情況為例，第一參考電壓VDDH可以是高於1.8伏特的另一供電電壓（例如3.3伏特），而第二參考電壓VSS可為一接地電壓。
做為箝制電路的電晶體MESD1
、MESD2
串聯耦接於第一電源線PR1
與第二電源線PR2
。電晶體MESD1
之汲極耦接至第一電源線PR1
，其源極耦接至一共同節點NCM
，其閘級作為一第一控制端點NG1
。電晶體MESD2
之汲極耦接至共同節點NCM
，其源極耦接至第二電源線PR2
，其閘級作為一第二控制端點NG2
。
中間電源線PRINT
提供介於第一參考電壓VDDH與第二參考電壓VSS間之一中間電壓VINT
。舉例而言但不以此為限，中間電壓VINT
可被設定為等於第一參考電壓VDDH的一半，例如1.65伏特(=3.3/2)。中間電壓VINT
的產生方式容後詳述。
偵測電路210根據第一電源線PR1
是否出現一靜電放電壓力產生一偵測結果。在圖二之實施例中，該偵測結果包含兩個電壓V1
、V2
，分別傳送至第一切換電路220與第二切換電路230。
第一切換電路220受到電壓V1
的控制而提供給第一控制端點NG1
的電壓VG1
。如圖二所示，第一切換電路220係耦接於第一電源線PR1
與中間電源線PRINT
之間接受供電。第一切換電路220根據電壓V1
而使第一控制端點NG1
耦接至中間電源線PRINT
或是第一電源線PR1
。第二切換電路230則是受到電壓V2
的控制，而提供給第二控制端點NG2
的電壓VG2
。更具體地說，第二切換電路230係耦接於第一控制端點NG1
與第二電源線PR2
之間接受供電。第二切換電路230根據電壓V2
而使第二控制端點NG2
耦接至第二電源線PR2
或是第一控制端點NG1
。
圖三呈現靜電放電保護裝置200的一種詳細實施範例。在這個範例中，偵測電路210包含串接於第一電源線PR1
與第二電源線PR2
之間的第一電阻R1、電容C以及第二電阻R2。第一電阻R1與電容C間的節點N1
之電壓即為電壓V1
，而電容C與第二電阻R2間的節點N2
之電壓即為電壓V2
。第一切換電路220可利用一反相器221來實現，而第二切換電路230可包含兩個串接的反相器231、232。
以圖三呈現的詳細實施例來說明，在正常電路運作中，因沒有電流通過第一電阻R1與第二電阻R2，電壓V1
會等於第一參考電壓VDDH，而電壓V2
會等於第二參考電壓VSS。在這個情況下，反相器221會將第一控制端點NG1
耦接至中間電源線PRINT
，使得電晶體MESD1
之閘極的電壓VG1
之大小等於中間電壓VINT
。另一方面，反相器231、232會將第二控制端點NG2
耦接至第二電源線PR2
，使得電晶體MESD2
之閘極的電壓VG2
之大小等於第二參考電壓VSS，令電晶體MESD2
處於關閉狀態。此時，共同節點NCM
的電壓大小會大致等於(VINT
-VTH
)，其中符號VTH
代表電晶體MESD1
的臨界電壓（threshold voltage）。值得注意的是，上述電壓配置能夠讓電晶體MESD1
、MESD2
，以及反相器221、231、232中的所有電晶體，都免於在汲極與閘級之間長時間承受大小為VDDH的跨壓。
當第一電源線PR1
出現靜電放電壓力時，第一電阻R1的兩端會因有電流通過出現跨壓，令節點N1
的電壓V1
相對低於第一參考電壓VDDH，第一電阻R1的大小被設計為可使電壓V1
低到驅動反相器221將第一控制端點NG1
耦接至第一電源線PR1
，進一步使得電晶體MESD1
之閘極的電壓VG1
被向上拉升至第一參考電壓VDDH。另一方面，當第一電源線PR1
出現靜電放電壓力時，第二電阻R2的兩端也會因有電流通過出現跨壓，令節點N2
的電壓V2
相對高於第二參考電壓VSS，第二電阻R2的大小被設計為可使電壓V2
驅動反相器231、232將第二控制端點NG2
耦接至第一控制端點NG1
。由於電壓VG1
被反相器221拉升為第一參考電壓VDDH，電壓VG2
也會被提高至第一參考電壓VDDH。在這個情況下，電晶體MESD1
、MESD2
都處於高度導通狀態，因而能提供一放電路徑。值得注意的是，在出現放電需要時，電晶體MESD1
、MESD2
的閘極電壓VG1
、VG2
皆可被提高至第一參考電壓VDDH。相對於圖一呈現的先前技術，此箝制電路的放電效率會理想許多。
須說明的是，本發明的範疇並不限於以某種特定電路來實現偵測電路210、第一切換電路220，或是第二切換電路230的功能。本發明所屬技術領域中具有通常知識者可理解，另有多種電路組態和元件可在不背離本發明精神的情況下實現本發明的概念。
圖四呈現一種中間電壓VINT
的產生電路範例。在這個範例中，靜電放電保護裝置200進一步包含耦接於第一電源線PR1
與第二電源線PR2
之間的兩個電阻RX1、RX2。電阻RX1、RX2構成的分壓即為提供至第一切換電路220的中間電壓VINT
。藉由選擇電阻RX1、RX2的阻值比例即可決定中間電壓VINT
的大小。
須說明的是，說明書中所謂｢連接至｣或｢耦接至｣的敘述可表示直接連接，亦不排除透過其他中間元件相連接。舉例而言，如圖五(A)所示，偵測電路210中的第一電阻R1與電容C之間可以進一步串接一個或多個二極體D1，不會改變偵測電路210的運作邏輯。或者，如圖五(B)所示，電容C與第二電阻R2之間亦可進一步串接一個或多個二極體D2。
實務上，偵測電路210中的電容C可利用晶片中的金屬層或是金氧半導體電晶體來實現。在上述於偵測電路210中進一步串接二極體的情況下，該等二極體即可提供保護作用，讓構成電容C的電晶體免於長時間承受大小為VDDH的跨壓。
如圖六所示，中間電壓VINT
亦可藉由自偵測電路210中介於串接二極體D1與電容C間的中間節點產生。藉由選擇二極體D1的數量即可決定中間電壓VINT
的大小。這種做法的好處在於可省去持續流經電阻RX1、RX2消耗的電量。
藉由以上具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
100、200‧‧‧靜電放電保護裝置
102、221、231、232‧‧‧反相器
210‧‧‧偵測電路
220‧‧‧第一切換電路
230‧‧‧第二切換電路
D、D1、D2‧‧‧二極體
R、R1、R2、RX1、RX2‧‧‧電阻
C‧‧‧電容
MESD1、MESD2‧‧‧電晶體
PR1‧‧‧第一電源線
PR2‧‧‧第二電源線
PRINT‧‧‧中間電源線
NCM‧‧‧共同節點
NG1‧‧‧第一控制端點
NG2‧‧‧第二控制端點
N1、N2‧‧‧節點
圖一呈現一種利用串疊式NMOS電晶體箝制電路的靜電放電保護裝置範例。
圖二為根據本發明之一實施例中的靜電放電保護裝置之功能方塊圖。
圖三呈現根據本發明之靜電放電保護裝置的一種詳細實施範例。
圖四呈現一種中間電壓的產生電路範例。
圖五(A)與圖五(B)係用以說明本發明之偵測電路的變化型。
圖六呈現另一種中間電壓的產生電路範例。
須說明的是，本發明的圖式包含呈現多種彼此關聯之功能性模組的功能方塊圖。該等圖式並非細部電路圖，且其中的連接線僅用以表示信號流。功能性元件及/或程序間的多種互動關係不一定要透過直接的電性連結始能達成。此外，個別元件的功能不一定要如圖式中繪示的方式分配，且分散式的區塊不一定要以分散式的電子元件實現。
Claims (7)
- 一種靜電放電保護裝置，包含： 一第一電源線，用以提供一第一參考電壓； 一第二電源線，用以提供一第二參考電壓 一偵測電路，用以根據該第一電源線是否出現一靜電放電壓力產生一偵測結果； 一第一N型金氧半導體電晶體，其汲極係耦接至該第一電源線，其源極係耦接至一共同節點，其閘級為一第一控制端點； 一第二N型金氧半導體電晶體，其汲極係耦接至該共同節點，其源極係耦接至該第二電源線，其閘級為一第二控制端點； 一中間電源線，用以提供介於該第一參考電壓與該第二參考電壓間之一中間電壓； 一第一切換電路，電性耦接於該第一電源線與該中間電源線之間，根據該偵測結果而使該第一控制端點耦接至該中間電源線或是該第一電源線；以及 一第二切換電路，電性耦接於該第一控制端點與該第二電源線之間，根據該偵測結果而使該第二控制端點耦接至該第二電源線或是該第一控制端點。
- 如申請專利範圍第1項所述之靜電放電保護裝置，其中該第一切換電路包含： 一第一反相器，包括一供電端、一接地端、一輸入端與一輸出端，其輸入端接收該偵測結果，其輸出端係耦接至該第一控制端點，其供電端係耦接至該第一電源線，其接地端係耦接至該中間電源線。
- 如申請專利範圍第1項所述之靜電放電保護裝置，其中該第二切換電路包含： 一第二反相器，包括一供電端、一接地端、一輸入端與一輸出端，其輸入端接收該偵測結果，其供電端係耦接至該第一控制端點，其接地端係耦接至該第二電源線；以及 一第三反相器，包括一供電端、一接地端、一輸入端與一輸出端，其輸入端係耦接至該第二反相器之輸出端，其輸出端係耦接至該第二控制端，其供電端係耦接至該第一控制端點，其接地端係耦接至該第二電源線。
- 如申請專利範圍第1項所述之靜電放電保護裝置，其中該偵測電路包含： 一第一電阻，耦接於該第一電源線與一第一節點之間； 一第二電阻，耦接於該第二電源線與一第二節點之間；以及 一電容，耦接於該第一節點與該第二節點之間； 其中當該第一電源線出現該靜電放電壓力時，該偵測電路於該第一電阻之兩端偵測出一第一壓降，且於該第二電阻之兩端偵測出一第二壓降，該偵測結果包含該第一壓降與該第二壓降，該第一壓降係提供至該第一切換電路，該第二壓降係提供至該第二切換電路。
- 如申請專利範圍第4項所述之靜電放電保護裝置，其中該電容係利用一個或多個金氧半導體電晶體實現，且該偵測電路進一步包含： 一個或多個二極體，串接於該第一節點與該電容之間。
- 如申請專利範圍第5項所述之靜電放電保護裝置，其中該一個或多個二極體與該電容係透過一中間節點相耦接，且該中間電源線係自該中間節點接出，藉此產生該中間電壓。
- 如申請專利範圍第1項所述之靜電放電保護裝置，進一步包含： 複數個電阻，耦接於該第一電源線與該第二電源線之間，用以提供其分壓做為該中間電壓。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106146063A TW201929182A (zh) | 2017-12-27 | 2017-12-27 | 靜電放電保護裝置 |
| US15/891,586 US10177137B1 (en) | 2017-12-27 | 2018-02-08 | Electrostatic discharge protection apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106146063A TW201929182A (zh) | 2017-12-27 | 2017-12-27 | 靜電放電保護裝置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201929182A true TW201929182A (zh) | 2019-07-16 |
Family
ID=64815721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106146063A TW201929182A (zh) | 2017-12-27 | 2017-12-27 | 靜電放電保護裝置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10177137B1 (zh) |
| TW (1) | TW201929182A (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI607613B (zh) * | 2017-02-24 | 2017-12-01 | 瑞昱半導體股份有限公司 | 靜電放電防護電路 |
| KR102435672B1 (ko) * | 2017-12-05 | 2022-08-24 | 삼성전자주식회사 | 정전기 방전 보호 회로 및 이를 포함하는 집적 회로 |
| KR102869027B1 (ko) * | 2020-08-14 | 2025-10-13 | 주식회사 엘엑스세미콘 | Esd 프로텍션 회로 |
| CN114336559B (zh) * | 2020-09-30 | 2023-05-26 | 中芯国际集成电路制造(深圳)有限公司 | 静电放电电路 |
| EP4086958A4 (en) * | 2021-03-10 | 2023-06-21 | Changxin Memory Technologies, Inc. | ELECTROSTATIC PROTECTION CIRCUIT AND SEMICONDUCTOR DEVICE |
| US12009657B2 (en) * | 2021-07-09 | 2024-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | ESD clamp circuit for low leakage applications |
| US11837866B1 (en) * | 2022-06-30 | 2023-12-05 | Halo Microelectronics International | ESD protection apparatus and control method |
| US12519307B2 (en) * | 2022-10-19 | 2026-01-06 | Samsung Electronics Co., Ltd. | Electrostatic discharge clamp circuit |
| TWI847627B (zh) * | 2023-03-24 | 2024-07-01 | 瑞昱半導體股份有限公司 | 靜電防護電路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW511269B (en) * | 2001-03-05 | 2002-11-21 | Taiwan Semiconductor Mfg | Silicon-controlled rectifier device having deep well region structure and its application on electrostatic discharge protection circuit |
| TW200739872A (en) * | 2006-04-04 | 2007-10-16 | Univ Nat Chiao Tung | Power line electrostatic discharge protection circuit featuring triple voltage tolerance |
| US7724485B2 (en) | 2006-08-24 | 2010-05-25 | Qualcomm Incorporated | N-channel ESD clamp with improved performance |
| CN104979814B (zh) * | 2014-04-02 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 一种静电放电保护电路 |
| US9972999B2 (en) * | 2014-08-08 | 2018-05-15 | Qorvo Us, Inc. | Electrostatic discharge (ESD) protection circuit |
| US10147717B2 (en) * | 2015-09-03 | 2018-12-04 | Novatek Microelectronics Corp. | Electrostatic discharge protection circuit |
-
2017
- 2017-12-27 TW TW106146063A patent/TW201929182A/zh unknown
-
2018
- 2018-02-08 US US15/891,586 patent/US10177137B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10177137B1 (en) | 2019-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201929182A (zh) | 靜電放電保護裝置 | |
| CN101111117B (zh) | 集成电路和保护电路 | |
| US5956219A (en) | High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection | |
| KR101034614B1 (ko) | 정전기 보호 회로 | |
| TWI836388B (zh) | 靜電放電鉗位器 | |
| CN115051336A (zh) | 电源钳位 | |
| TWI765956B (zh) | 半導體裝置 | |
| CN110120659B (zh) | 静电放电保护装置 | |
| KR100702933B1 (ko) | 전원 클램프 회로 및 반도체 장치 | |
| JP2018101775A (ja) | 電子回路、集積回路及びモータアセンブリ | |
| CN110994574B (zh) | 耐高压的电源钳位电路 | |
| CN105575960B (zh) | 用于芯片上静电放电保护方案的方法及电路 | |
| CN107887376A (zh) | 集成电路及其操作方法 | |
| TWI739629B (zh) | 具有靜電放電保護機制的積體電路 | |
| TWI658552B (zh) | 半導體裝置 | |
| TWI504090B (zh) | 靜電放電防護電路 | |
| CN106159924B (zh) | 电流镜式静电放电箝制电路与电流镜式静电放电检测器 | |
| CN107947139B (zh) | 跨电源域的静电放电防护电路 | |
| KR101006095B1 (ko) | 저전압 동작형 정전기 보호회로 | |
| CN105047664B (zh) | 静电保护电路及3d芯片用静电保护电路 | |
| KR100885375B1 (ko) | 정전기 방지 회로를 포함하는 반도체 소자 | |
| CN104638622A (zh) | 静电放电保护电路 | |
| US8427799B2 (en) | ESD clamp for multi-bonded pins | |
| CN107947138B (zh) | 跨电源域的静电放电防护电路 | |
| KR20090066490A (ko) | 정전기 방전 회로 |