TWI296831B

TWI296831B - Semiconductor devices having nitrogen-incorporated active region and methods of fabricating the same

Info

Publication number: TWI296831B
Application number: TW095114519A
Authority: TW
Inventors: Ha-Jin Lim; Jong-Ho Lee; Hyung-Suk Jung; Yun Seok Kim; Min-Joo Kim
Original assignee: Samsung Electronics Co Ltd
Priority date: 2005-06-30
Filing date: 2006-04-24
Publication date: 2008-05-11
Also published as: KR100653721B1; US7547951B2; TW200723411A; US20070001241A1

Description

I2968318pif 九、發明說明：【發明所屬之技術領域】本發明之貫例實施例是關於半導體元件 (semiconductor device)以及其製造方法；舉例而言，是關於具有含氮主動區（nitrogen-incorporated active region) 的半導體元件以及其製造方法。【先前技術】 φ 在相關技術之半導體元件中，諸如熱氧化物層之氧化石夕層可用作閘極；I電層（gate dielectric layer)之成膜材料 (film-forming material)。當氧化矽層形成為2奈米或更小的厚度時，漏電流（leakage current)可更快地增加。為了抑制漏電流增加，可使用介電常數（dielectric c〇nstant)高於氧化矽層之介電常數的高介電常數介電層（high_k dielectric layer)代替氧化矽層作為閘極介電層之成膜材料。高介電常數介電層與氧化矽層相比可具有更小的等效厚度（equivalent thickness)。舉例而言，高介電常數介電 •層可用作閘極介電層之成膜材料以產生具有較小等效厚度的半導體元件，同時維持能夠抑制漏電流之厚度。相關技術之半導體元件可在半導體基板 (semiconductor substrate )内包含要求彼此具有不同電特性（electrical characteristic )的電晶體。舉例而言，相關技術之互補金氧半導體（complementary metal敗也 semiconductor，CMOS)元件可在相同基板内包含N通道金氧半導體（N-channd metal oxide semiconductor，NMOS) 8 1296831 19648pif 電晶體以及P通道金氧半導體（P_channd職⑸〇xide semiconductor，PMOS )電晶體。存取電晶體（access transistor )可安置於半導體元件之單元區（cdl regi〇n )中，且驅動電晶體（drive transistor)可安置於半導體元件之周邊電路區（peripheral circuit region)中。在相關技術中，了依序开;^成母一電晶體之不同閘極介電層。然而，此可要求更複雜的製造製程以及/或增加製造時間。曰在另一相關技術之方法令，半導體元件可具有多個電曰曰體，此荨琶晶體具有不同特性的閘極介電層。電晶體之開極介電層可具有高k介電層以及藉由高匕介電層與石夕基板之間的反應而形成之界面層（inte]rfaee丨ay…。含氮離子層Jnkrogen ion inc〇rp〇rated 一㈦可在高k介電層形成之刖形成於石夕基板的表面上。因此，可抑制界面層之成長。因此’形成於含氮離子層±之界面層卿成於不具有含半導體基板上的界面層相比可具有更小的厚^ 此等電晶體可展示出不同特性。【發明内容】

Vth 51些實例實施例提供能夠控制臨限電壓導體元件。本發明之實㈣：'層之成㈣料的半電厚vth同時伸用列核供製造能夠控制臨限门呀使用向k介電層作為閘極介之半導體元件的方法。 W之成版材料根據本發明之至少—實具有第-區以及第mi U 體兀件可包含弟一區之+導體基板。含氮主動區可形成 9 1296831 I9648pif ，弟-區内。第-閘電極（gate eleet她）可形成於含氣币動區上。第-閘極介電層可插人於含氮主動區與第一間 1之間。第-閘極介電層可包含^介電層以及含氮高 ”電層。第二閘電極可形成於第二區上。第二閘極介電 =插入於第—區之半導體基板與第二閘電極之間。第二電層亦可包含高1"介電層。第—閘極介電層與第二具有相同或實f上相_厚度。含氮高k介電層可接觸含氮主動區。可„之至少：些實例實施例中’第-井（·11) 7於第-區内。第二井可形成於第二區内為時或ρ井。高k介電層可為(例層、氮化 i Α1Ν 氧化-(_) 層、氣化()層、氧化鑭（La0) 乳化紀（YO)層、氣化|L (Gd〇)層 fit酸闕、金屬㈣鹽層或其組合。第-以;^^) 才。"电層中之每一者可具有一 .甲齡伽咖小覆蓋介電層可林同 :層。舉例而言，覆蓋介電層可為Hf0層' 二層:二層、A1N 層、Tio 層、Lar> 思 λ/α υ 層、A10 _層、金屬頻鹽層或W層覆Γ二、：:: 一以及第二閑電極。含氮高k介電層;;接觸第與高k介電層之間。女置於半V體基板在本發明之實例實施例中每一者可為多晶矽声、入M 弟一閘電極中之層金屬層、金屬石夕化物層或其組合。 10 1296831 19648pif 第-以及第二閘電極中之每—者可為阻障金屬層（barrier metal layer)。阻障金屬層可為鈦（Ti)層、鈕（Ta)層、給（Hf)層、鍅（Zr)層、鋁（A1)層、銅（Cu)層、鎢 (W)層、鉬（Mo)層、鉑（Pt)層、釕（Ru)層、氧化釘（RuO)層、氮化鈦（顶）層、氮化组（遍）層、氮 ⑽（腦）層、氮化錐（ZrN)層、氮化鎢（WN)層、氮化鉬（MoN)層、氮化鈦鋁（TiA1N)層、氮化组紹⑺層）層、氮化鈦石夕（TiSiN) @、氮化组石夕（祕叫層或其組合。阻障金屬層可與第1及第二閘極介電層接觸。在本發明之實例實麵巾，絕緣間隙壁㈣ spacer)可形成於第一以及第二閘電極的侧壁上。絕緣間隙壁可為氧㈣層、氮切層、氮氧化及^據本發社另-實例實關，可製備具有第一區以 ^一區之㈣體基板。可將含氮主動區形成於第内。可將高…電層形成於第—以及第二區上。可藉 ΐίϋΓΓ⑽。鄉）而將含氮主動區内的氮擴散於思从后— （回k，丨電層以及含氮高k介畲 i質與形成於第二區上之高k介電層的厚度相同或成4本些實例實施例中，嫩主動區形 J : Γ 第二井分別形成於第-區以及第一 £^弟一井可為Ρ井，且第二井可為η井或在本發明之實例實施例中，在含氮主動區形成之前， 1296831 19648pif 可將襯氧化層（pad oxide layer)形成於半導體基板上。在此男例中，可在形成咼k介電層之前移除襯氧化層。在本發明之實例實施例中，可藉由執行離子植入（i〇n implantation)> 4CΝΗ3 )ϋ Λ ^ f t lL^b(plasma nitridation) 或其類似方法來形成含氮主動區。離子植入方法可包含以約ΙχΙΟ14至約lxl〇i6離子/平方公分（包含ΐχΐ〇Μ以及 lxl〇16離子/平方公分在内）的劑量且以約5至& 3〇千電 #子伏特（包含5以及30千電子伏特在内）的能量來植入氮 N或氮分子N2。高k介電層可由Hf0層、Zr〇層、Αι〇声' A1N 層、TiO 層、La〇層、Y0 層、Gd〇層、層、曰、酸鹽層、金屬石夕酸鹽層或其組合形成。可藉由原子^奸 (atomic layer deposition，ALD)方法來形成高让介‘二。貝可，覆蓋介電層形成於高k介電層上。覆蓋介電層^ 於高k介電層。覆蓋介電層可由Hf〇層、Zr〇層、Μ。屑5、 A1N層、丁i〇層、La〇層、γ〇層、Gd〇層、丁声、曰、酸鹽層、金屬矽酸鹽層或其組合形成。㈢、鋁 > 林發明之實例實施例中’可將第—閘電極以及閘電極分別形成於第-區以及第二區之覆蓋介電層上= 電極可由可依序堆疊之阻障金屬層以及閘極導電^ (甲 conductive layer)組成。阻障金屬層可由Ti層私^】ate Hf層、Zr層、A1層、Cu層、w層、M〇層\芦、运、層、RuO層、TiN層、TaN層、胸層、ZrN層、^ MoN層、TiAIN層、TaA1N層、層、丁咖曰並組合形成。閘極導電層可由多晶石夕層、金屬層、金以ς 12 1296831 19648pif 物層或其組合形成。 ★在本毛月之Λ例貫施例中，可將絕緣間隙壁形成於問包極之側壁上。當形成絕緣間隙壁時，可藉由將半導體基板暴露於較高溫度來執行退火製程。在本每明之貫例實施例中，退火製程可包含將半導體基板暴露㈣70(Tt至約丨靴（包含7Q()t：以及11〇叱在内）的溫度。【實施方式】將二看k附圖式來更充分地描述本發明之各種實例讀圖式中展示本發明之—些實例實施例。在圖式中，為明確起見而誇示了層以及區之厚度。中所ii中揭ΐ本發明之詳細說明性實施例。然而，本文私明:麻，特定結構細節以及功能細節僅代表達成描述本以=之目的。然而，本發明可以許多替代形例。不應將其解釋為僅限於本文中所陳述的實施及祛，此，、雖然本發明之實例實施例能夠接受各種修改以且丄彳、形式，但是圖式中以實例之方式來展示其實施例， μ =中將詳細地描述其實施例。然而，應瞭解，並不音 :、發明之實例實施例限於所揭露之特定形式，而相修改本之實例實施例將涵蓋屬於本發明之範疇的所有相同的數字表科目_元件。中’ 應瞭解，儘管本文中可使用術語第一、第二等來描逑 13 1296831 19648pif 各種元件，但是此等元件不應受此等術語之限制。此等術語僅用來區分一元件與另一元件。舉例而言，在不脫離本發明之實例實施例之範疇的情況下，可將第一元件稱作第二元件，且類似地，可將第二元件稱作第一元件。如本文中所使用，術語“以及/或”包含一或多個關聯所列術語之 - 任何以及所有組合。 . 應瞭解，當稱一元件或層是“形成於，，另一元件或層鲁上時’其可直接或間接形成於另一元件或層上。意即，舉例而言，可存在介入元件或層。相反，當稱一元件或層疋直接形成於另一元件上”時，不存在介入元件或層。用來描述元件或層之間之關係的其他詞彙應以相似方式來解釋（例如，“在···之間，，對比“直接在…之間”、 “鄰近’’對比“直接鄰近，，，等）。本文中所使用之術語僅為達成描述特定實施例之目 ^，且不意欲限制本發明之實例實施例。如本文中所使用，癱單數形式、“一”（a、an)以及“所述”（the)亦意欲包 δ“複婁=式’除非本文中另有明確指示。更應瞭解，術語 • •包 3 ( C〇mpnses、comprising、includes 以及 / 或 including )在本文中使用時指定存在所陳述之特徵、整數、，4、操作、元件以及/或組件，但不排除存在或添加一或少個其他特欲、整數、步驟、操作、元件、以及/或其族群。

At亦應〉主意，在一些替代實施例中，所說明之功能/運作可月b不以圖中所說明的次序而發生。舉例而言，連續展示 14 12 96831 l9648pif 之兩個圖實際上可實質上同時來執來執行，此視所涉及之功能性/運作而定。％可以相反次序圖1至圖7說明根據本發明之一徐有含氮主祕之半導體元件之方法/例貫施例的製造具有含現!ίΐ圖：來=述根據本發明之一實例實施例的具可包含第一區1以及第二區2。半導::柘，脰基板51 矽⑼/ ·Γ …“干V體基板51可為（例如）曰曰i (S1h_ wafer)或其類似物。第—井53可安置於平$體基板51之第一區1内。第-株ς 基相以斤乐一井54可安置於半導體 1之弟一區2内。在本發明之此實例實施例中，第一為P井’且第一井54為n井。然而，本發明之實例 =例並不限於此組態，例如，第_井53可為p井，且第 P划/4可為n井或P井。P井可包含諸如删或其類似物之 ^雜質。η井可包含諸如_、石申或其類似物之n型雜質。二井53以及第二井54可由隔離層（⑻加仙_γ) % 为離:隔離層55可具有諸如氧化矽層之絕緣層。含II主動區61可安置於第-區i之半導體基板51 入二第一間電極73可安置於含氮主動區61上。第一閑極龟層75可女置於含氮主動區61與第一閘電極乃之間。電為間極介電層乃’可包含高k介電層63以及含氮高k介 '曰63N。含氮主動區61可接觸含氮高k介電層63N。第〜^氮主動區61可為包含經植入成與半導體基板51之 N 、區1的頂部表面相距給定或所要深度之氮N或氮分子 2的區。舉例而言，含氮主動區61可安置於第一井53的 15 1296831 19648pif 上部區中。第一閘電極73可包含閘極導電層69。閘極導電層69 可為多晶石夕層、金屬層、金屬石夕化物層、其組合或其類似物。另外，第一閘電極73可更包含阻障金屬層67。舉例而言，第一閘電極73可由可依序堆疊之阻障金屬層67以及閘極導電層69組成。在此實例中，阻障金屬層67可接觸第一閘極介電層75’。當閘極導電層69為多晶矽層時， φ 阻障金屬層67可減小閘極導電層69之多晶矽空乏效應 (poly depletion effect) 〇阻障金屬層67可為（例如）Ti層、Ta層、Hf層、Zr 層、A1層、Cu層、W層、Mo層、Pt層、Ru層、RuO層、 TiN 層、TaN 層、HfN 層、ZrN 層、WN 層、MoN 層、TiAIN 層、TaAIN層、丁iSiN層、TaSiN層、其組合或其類似物。第一閘極介電層75’可更包含覆蓋介電層65。第一閘極介電層75^可由可依序堆疊之含氮高k介電層63N、高k 介電層63以及/或覆蓋介電層65組成。覆蓋介電層65可 •與第-閘電極73接觸。高k介電層63可為HfO層、ZrO層、A10層、A1N 層、TiO層、LaO層、Y0層、GdO層、TaO層、I呂酸鹽層、金屬矽酸鹽層、其組合或其類似物。含氮高k介電層63N可為含氮主動區61内的氮擴散於高k介電層63中的結果。在此實例中，含氮高k介電層 63N可沿著其可與高k介電層63内之含氮主動區61接觸處的表面而安置。含氮高k介電層63N以及含氮主動區61 16 1296831 19648pif 可減小NMOS電晶體之臨限電壓Vth。覆蓋介電層65可為不同於高k介電層63之介電層。覆蓋介電層65可為HfO層、ZrO層、A10層、A1N層、 TiO層、LaO層、Y0層、GdO層、TaO層、銘酸鹽層、金屬石夕酸鹽層、其組合或其類似物。硬式罩幕（hard mask)圖案71 (例如，氮化石夕層或其類似物）可安置於第一閘電極73上。絕緣間隙壁79可安 φ 置於硬式罩幕圖案71以及第一閘電極73的侧壁上。絕緣間隙壁79可為氧化矽層、氮化矽層、氮氧化矽層、其組合層或其類似物。第一雜質區（例如，較低濃度雜質區）81可安置於半導體基板51内於絕緣間隙壁79下方。第一雜質區81可為具有不同於第一井53之導電類型的雜質區。舉例而言，若第一井53為p井，則第一雜質區81可為具有η型雜質離子的區。第一源極與第一汲極區83可安置於半導體基板51内籲於第一閘電極73之側面處。第一源極與汲極區83可具有與第一雜質區81相同導電類型的較高濃度雜質。第一源極與汲極區83可為具有與第一井53不同導電類型的較高濃度雜質區。若第一井53為ρ井，則第一源極與汲極區83 可為具有η型雜質離子的區。第一源極與汲極區83可接觸第一雜質區81。第二閘電極74可安置於第二區2之半導體基斑51 上。第二閘極介電層76可安置於半導體基板51與第二閘 17 1296831 19648pif 電極74之間。舉例而言，第二閘極介電層％可安置於第 —井54上。第二閘極介電層76可包含高k介電層63。第二閘電極74可包含閘極導電層69。閘極導電層69 可為^晶矽層、金屬層、金屬矽化物層、其組合或其類似，。第二閘電極74可更包含阻障金屬層67。舉例而言，閑電極74可由可依序堆疊之阻障金屬層67以及閘極導電層69組成。在此實例中，阻障金屬層67可接觸第二 #閘極介電層76。當閘極導電層69為多晶矽層時，阻障金屬層67可減小閘極導電層69之多晶矽空乏效應。若第二 =54為η井且閘極導電層69為摻雜硼之多晶矽層，則阻障金屬層67可抑制以及/或防止硼透入半導體基板51内。阻障金屬層67可增加NMOS以及/或PMOS電晶體之臨限電壓Vth。

阻障金屬層67可為Ti層、Ta層、Hf層、Zr層、A1 層Cu層、w層、Mo層、Pt層、Ru層、Ru〇層、TiN 層、TaN 層、HfN 層、ZrN 層、WN 層、MoN 層、丁iAIN 層、TaAIN層、丁iSiN層、TaSiN層、其組合或其類似物。第二閘極介電層76可由可依序堆疊之高k介電層63 以及覆蓋介電層65組成。覆蓋介電層65可接觸第二閘電極74，且可減小pm〇S電晶體之臨限電壓以及/或增加NMOS電晶體之臨限電壓νΛ。舉例而言，高k介電層 63可為HfSiO層，且覆蓋介電層65可為A1〇層。南k介電層63可為HfO層、ZrO層、A10層、A1N 層、TiO層、La〇層、Y0層、Gd0層、Ta〇層、鋁酸鹽 18 1296831 19648pif 層、金屬梦酸鹽層、其組合或其類似物。覆蓋介電層65可為不同於高k介電層63之介電層。覆蓋介電層65可為HfO層、ZrO層、A10層、A1N層、 TiO層、LaO層、Y0層、GdO層、TaO層、鋁酸鹽層、金屬石夕酸鹽層、其組合或其類似物。硬式罩幕圖案71可安置於第二閘電極74上，且可包含氮化矽層或其類似物。絕緣間隙壁79可安置於硬式罩幕 $ 圖案71以及第二閘電極74的侧壁上。絕緣間隙壁79可為氧化矽層、氮化矽層、氮氧化矽層、其組合或其類似物。第二雜質區（例如，較低濃度雜質區）84可安置於半導體基板51内於絕緣間隙壁79下方。第二雜質區84可為具有不同於第二井54之導電類型的雜質區。舉例而言，當第二井54為η井時，第二雜質區84可具有p型雜質離子，且當第二井54為ρ井時，第二雜質區84可具有η型雜質離子。第二源極與汲極區86可安置於半導體基板51内於第 • 二閘電極74之侧面處。第二源極與汲極區86可具有與第二雜質區84相同導電類型的較高濃度雜質。第二源極與汲極區86可為具有與第二井54不同導電類型的較高濃度雜質區。當第二井54為η井時，第二源極與汲極區86可為具有Ρ型雜質離子的區，且當第二井54為ρ井時，第二源極與汲極區86可為具有η型雜質離子的區。另外，源極與汲極區86可接觸第二雜質區84。在相關技術中，第一閘極介電層75’以及第二閘極介電 19 !296831 】9648pif 甩曰日瓶層76可形成有不同厚度，以實施具有不同特性的然而，在本發明之至少一些實例實施例中，第一閘電極 73、第一閘極介電層75，、第一井53以及/或第一源極與汲 =區83可組成第一電晶體。第二閘電極74、第二閘極介黾層76、弟—井54以及/或第二源極與没極區86可組成，二電晶體。第一閘極介電層75,可具有第一厚度τι，且第，閘極介電層76可具有第二厚度T2。在此實例中，第二厚度τι可與第二厚度T2相同或實質上相同。第_閑極 ^電層75’可具有與第二閘極介電層％之厚度相同或的厚度。第-電晶體可由於含氮主動區61以及^ 3鼠介電層_而具有相對較低的臨限電壓％。因 ’弟Γ電晶體錢第二電晶體可具有列電特性。將參看圖1至圖7來描述根據本發 — 的製造具有含氮絲區之半導體元例貝施例體美ϋ圖1’可製傷具有第—區1以及第二區2之半導，板51。可在半導體基板51内 += 54以及隔離層55。布开Μ、弟二井开12體基板51可為⑪晶15或其咖物。第-井η 形成於+導體基板51之第—區丨内 t井53可 !=51:第54二區2内。在此實例二第-=^ 為P井，且弟二井54可為n井开幻可質植入於半導體基板51中猎由將堵㈣之？型雜坤之η _植人於轉體基板J來可藉由將諸如石舞或 ^井54可由隔離層55所分離。隔離 20 1296831 19648pif 層55可由諸如氧化矽層之絕緣層形成。舉例而言，隔離層 55可由鬲密度電漿（high-density plasma, HDP )氧化物；形成。第一井53以及第二井54可在形成隔離層55之前^ 之後形成，或可在形成隔離層55之前形成。可添加將通道離子植入於第一井53以及第二井54中之每一者中的製程以控制臨限電壓Vth，然而，出於簡潔之目的而將省略對此製程的論述。

襯氧化層57可形成於具有第一井53以及第二井％的半導體基板51上。襯氧化層57可由氧化矽層形成。舉例而§，藉由使用熱氧化（thermal〇xidati〇n)方法，襯氧化f 57可由具有㈣11奈米之厚度的氧化石夕層形成。然而，了省略襯氧化層57之形成以及襯氧化層π本身。參看圖2,罩幕圖案59可形成於暴露第-區1之襯氧 1層57的半導體基板51上。當省略襯氧化層57之形成日寸，可暴露第一井53之頂部表面。含氣主動區61可形成於第—區丨之半導體基板51 將。Λ猎由使用罩幕圖案59作為離子植人罩幕而選擇性地或氮奸％植人於第_井53中來形成含氮主動區植入通道料之製程中所使用的罩幕圖案可用作離子 ί-ΓίΛ /Γ執㈣氮Ν錢分子ν2植入於 14中在使用離子植入方法60之實例中，可以約 ⑽至約1Χ，離子/平方公分（包含ixiQM以及ΐχ !29683l i9648pif ^離ΠΓ公分在⑴賴量且簡5至約30千” 伏4寸（匕3 5以及3〇千電子伏特在私子

或氮分子N2。舉例而言，當省略概氧化μ j植入氮N 1χ1〇15離子/平方公分的劑量且以約1G千電“牲可j 來植入氮N或氮分子N2。在此實例中，當\子入伏^能量为子Njf，襯氧化層田虱N或虱板51的破壞。咸J切或珉小化對半導體基可執仃第-退火製程以活化經植二，氮N或氮分子叫。第一退火製程可包含 +二^反J 51恭路於約7G(rc至約謂t (包含？ + =基板的溫度。舉例而言，可在約1000。。的溫产下執Λ〒在退火=時約Κ)秒鐘。-m；；執;；弟— 4看圖3，可移料幕_ % 4 ° 層57以暴露半導體棊固案以及襯氧化液之清洗f程^ 猎由使用氧化物層飿刻溶此，含气主^「( gPr〇CeSS)來移除概氧化層57。因 =?區61可保持於與半導體基板Μ之] 頁，面相距所要深度處。舉 G 1 可形^於第—井53的上部區中。 ^主動區61 板51#1·看圖^高k介電層63可形成於經暴露之半導〜 ^上。高k介電層63可覆蓋（例如基電層63可覆盍含氮主動區61的頂部表面。 22 1296831 19648pif 覆蓋介電層65可形成於高k介電層63上。覆蓋介電層65 可為不同於高k介電層63之介電層。可藉由ALD方法、化學氣相沉積（chemical vapor deposition, CVD)方法、物理氣相沉積（physical vap〇r deposition, PVD)方法或其類似方法來形成高k介電層63以及/或覆蓋介電層65。 '、可在相對較低的溫度下執行ALD方法，且可在半導體基板51與高k介電層63之間抑制以及/或最小化界面n 化物層（interface oxide layer)的成長。舉例而言，者二 ALD方法來形成高k介電層63時，可抑制界面: = ^ 介電層63以使其在第—井53“ 之一頂部表面上具有相同或實質上相同的厚度。因均；實㈡可由具有約！奈米之厚度的層形成。…_ =外’高k介電層63可由Hf〇層、加声 :r=:La0層、γο層，層、·層结酉夂1層、金屬矽酸鹽層、苴人日鋁電層65可由_層、加層、Y1〇層°覆蓋介㈣層、Υ0層、Gd〇層、加層=層、層、鹽層、其組合或其類似_成。％層、i屬石夕酸在形成高k介電層63以及半導體基板51執行第二退火製程。第 23 1296831 19648pif 半導體基板51暴露於約7 及ii〇〇°c在内）的溫度^至約110代（包含7〇(TC以下執行第二退火赞彳彳而δ，可在約900。(：的溫度火製程。、主止守、、、、30秒鐘。然而，可省略第二退參看圖5’可在㈣阻障金屬層67以及閘極導日65上（例如，依序）形成阻障金屬層67可由㈣。層、Cu 層、w 層、Mo 層、;/Ta 層、Hf 層、Zr 層、A1

層、TaN層、咖層、^ Pt層、Ru層、Ru〇層、TiN 層、丁aAlN 屑、Τ\.=τ a 4、WN 層、MoN 層、I1A1N 7曰、丄 iSiN 層、Twxt p a 成。閘極導電層69 曰1層、/、組合或其類似物形其組合或其類似物形成Γa “夕層、金屬層、金屬雜物層、 71。2匕2間極導電層69上形成硬式罩幕圖案在由氮化石夕或其類似物形成。極導電層69中^…=71之前’可將雜質離子植入於間電類型之雜質“^7 =及第二井54為具有不同導區1上的導電層69劃分成形成於第一不同導電類型的雜的區，使得將彼此具有第二并54炎隹子植入於各自區中。舉例而言，當 2卜夕I11井時，可將硼選擇性地植入於形成於第二區發捏# 導電層69中。在此實例中，阻障金屬層67可抑制以及/或防止顺人半導體基板5丨中。舉 54中"。’阻障金屬層67可抑制以及/或防止棚透入第二井在將雜質離子植入於閘極導電層69中之後，可對 24 9648pif 1296831 1964 半導體基板5 1朝科茧-下卜杂半導體基板第三退火製程可包含將及_在内)的溫度。舉例而三退火製程歷時約!。秒鐘。二二電層69以及mu71作為钱刻罩幕來則間極導二間電㈣。==77’3=_ — _73以及第疊）於半導體基板51之第一區^堆® (例如，依序堆閑極導電層69組成。第n 74的阻障金屬層67以及依侧於半導體基 ^ 67以及閘極導電層69組成。的阻F早至屬層在形成閘電極73以及74夕尨^ —介電層63，以以=^^^ ΐ第二閘極介電層76。第—初步閉極介電層Γ可由^ 豐（例如’依序堆疊）於半導體基板二隹可由可細（例如，依序堆疊）於半導體基板Μ之^層76 1上的"^介電層63以及覆蓋介電層65組成。舉例"1區 Γ初步閘極介電層75可形成於半導體基板Η座第电極73之間，且第二閑極介電層76可形成於丰=閘 51與第二閘電極74之間。、+ V體基板 5二二暴露第—閘電極73之兩個側面處的第-井 3之頂部表面，且可暴露第二間電㈣之兩個侧;4 25 1296831 19648pif 第二井54之頂部表面。 74作為ti:;直入硬式罩幕圖案71以及閘電極73與形成第一雜質區別t!r井53以及第二井54内井時，可辨由措Λ "弟—雜貝區84。當第一井53為p 第二井5/為η / ^質離子來形成第—雜質區Μ。當雜質區84:且當井第 >質離子來形成第-雜可11由植入n型雜可罐物成第—雜質成絕硬式罩幕圖㈣的側壁上形使用㈣二-或其類似物形成。舉例而言，可及氣化石夕声半導體基板51上依序形成氧化石夕層以虱化矽層。可連績地以及/或各㈢w 及氧化石夕層，直到暴露半導體基=化石夕層以緣間隙壁7 9。頂。卩表面以形成絕當形成絕緣_壁79時，可將半導約觸更高的溫度。在此實財== 暴露於内的亂擴散於高k介電層63中，從而〜入^61 因此，第-間極介電層75，可形成於半^；=層 =電極73之間。舉例而言，第—閘極介二2 由可（例如，依序）堆疊之含氮高㈢5可電層β以及覆蓋介電層65 θ N、南ic介沿著高⑽—氮主動二I::: 26 1296831 19648pif H由第二以及/或第三退火製程來形成含氮高k介電層可在半導縣㈣選擇性地形成錢區，可在其上沉 ' 2 電層’且可將半導體基板暴露於較高溫度歷時延，以調料形成於高^電層與半導體基板之可具度。舉例而言，形成於含氮區上的界面層層二本為於第二厚ΐ τΓ日弟一厚度T1可等於或實質上等介電層76^^^ —間極介電層75,可具有與第二閉極 63可^制半導^目板上相同的厚度。高k介電層气各从狂牛體基板表面的額外氧化。可形成又而 =層以使其在第一井53以及第二井54之頂部=: 綠質上相_厚度’且高k介電層63可== 及/或农小化界面氧化制在半導體基板51 以 :相二;一崎電層75,與第二間極介電層二有相同或貫質上相同的厚度。 G 了具猎^使用絕緣間隙壁79以及硬式罩幕圖案子植入罩幕，可在半導體基板51内於第電，為離 ^面處形成第-源極與汲極區们，且可在半之兩内於弟—㈣極74之兩侧面處 ·土板51 86。當第一井53為p井時，可藉由亟與汲極區成第一源極與汲極區83。去第— 2貞離子來形井54為11井時，可藉由 27 129683l I9648pif 型雜f離子來形絲二源極與汲極區86,且當第- 時，可Λ由植人n型雜質離子來形成第二_ 及第°品彳叫或依序形成第-雜與汲極區83以 =極與汲極區86。因此，第一雜質區二 ‘貝區84可保持於絕緣間隙壁79下方。於源極:;四退火製程以活化經植入，導體基板5〗暴_=子二^^ 二及1剛C在内）的溫度。在此實例中，可將含氮主動 ^ 61内的氮擴散於高k介電層63中以形成含氮高k介電層63N。然而，可省略第四退火製程。圖8是展示_本發明之一實例實施例而形成之閉極 w電層之氮分佈的特性圖。參看圖8，藉由以ΐχΐ〇15離子 /平方公分的劑量且以1〇千電子伏特的能量來植入氮而在半導體基㈣形成含氮主魅。在具有含氮主祕的半導體基板上形成高k介電層。藉由使用ALD方法，高k介電層可由具有3奈米之厚度的腿i〇層形成。在_。〇的溫度下退火具有高k介電層的半導體基板歷時30秒鐘。使用次級離子質譜分析（secondary ion mass spectrometry, SIMS)來分析經退火之半導體基板。在® 8之圖中，對比強度[c/s]而標繪麵時間[spSi-N 展示曲線8〇5_之輪摩，〇展示曲線8〇6之輪廓，且&展示曲線807之輪廓。時間間隔801對應於HfSiO層，且時間間隔803對應於半導體基板。如由曲線805 可見，可在 28 1296831 J9648pif =fSi〇層與半導體基板之社接觸區中偵咖較大數目的氮離子。此3可表明含氮主動區内的氮已擴散於Hfsi0層中。人"圖9是展示當使用熱氧化方法而在閘極介電層中形成含氮主動區時之NMOS之C-ν變化的特性圖。參看圖9, 衣備第一至第四半導體基板，每-者具有- p井。含氮主動，形成於第二至第四半導體基板中之每一者中。藉由使用離子植入方法，將氮以J χ 1〇M離子/平方公分的劑量且 •以^千電子雜的能量植人於第三半導縣板巾，以& 10#離子/平方公分的劑量域1G千電子伏特的能量植入於第二半導體基板中，且以i x，離子/平方公分的劑量且=10千電子伏特的能量植入於第四半導體基板中。藉由熱氧化方法而在第-至第四半導體基板中之每一者上將閑極；|電層形成為3.3奈米之厚度。在第一至第四半導體基板中形成NMOS電晶體。在圖9之曲線圖中，對比閘極電壓Vg[V]而標繪電容 • 曲! 901、902、903以及904分別展示形成於第第一、第二以及第四半導體基板中之NMOS電晶體的 C-V特性。 "如圖9中所不，c-v特性根據用以形成含氮主動區之乳劑量而於箭頭905的方向上變化。換言之，可在不改變 Vfb的情况下減小閘極介電層之電容等效厚度㈤^。此可表明在不具有含氮主動區的第—半導體基板上已形成較厚之閘m ’以及/或在具有較高氮劑量的第四半導體基板上已形成較薄之閘極介電層。 29 1296831 ^648pif 八斤H 1G疋展示田使用ALD方法而在高^介電層中形成二氣主動區時之NM0S電晶體之c_v特性變化的曲線二参看圖瓜’製備第一至第四半導體基板，每一者具有 P井。含氮主動區形成於第二至第四半導二者中。藉由使用離子植人找，將氮α1χ1=離子： ^分的劑量且以1()千電子伏特的能量植4第二半導 =板中’以5xl〇14離子/平方公分的劑量且以1()千電子特的能量植人於第三半導體基板中，且以1χ，離子/ ^公分的劑量且以1G千電子伏特的能量植人於第四半 =基板中。隨後，藉由ALD方法而在第—至第四半導，基板中之每—者上將聰0層形成為4奈求之厚度。在弟一至第四半導體基板中形成NM〇s電晶體。

在圖10之曲線圖中’對比間極電麗Vg[v]而標緣電容 —P?:曲:線一則？2、1〇3以及1〇4分別展示形成於第 c v =、弟二以及第四半導體基板中之應⑽電晶體的。如圖所示’ c_v特性根據用以形成含氮主動區之_而於前頭105的方向上變化。換言之，H 之二2改變電容等效厚度CET的情況τ根據氮劑量: 曰加而向負方向移動。舉例而言，與曲線101相比，曲線 104之Vfb向負方向移動了〇·2至〇 3伏特。 '、此可表明，與熱氧化方法相比，藉由ald方 = 具有相同或實質上相同的厚度 0 ALD方法之HfSi0層可在較低溫度下沉積。^曰由圖11是展示歸因於退切及藉由使用ALD方法在高 30 1296831 · 19648pif k介電層中形成含氮主動區而發生的NMOS電晶體之OV 特性變化的曲線圖。參看圖11，製備第一至第三半導體基板，每一者具有一 ρ井。含氮主動區形成於第二以及第三半導體基板中之每一者中。藉由離子植入方法，將氮以1 X 1015離子/平方公分的劑量且以10千電子伏特的能量植入於第二以及第三半導體基板中。在l〇〇〇°C的溫度下退火第三半導體基板歷時10秒鐘。隨後，使用ALD方法而在第 φ 一至第三半導體基板中之每一者上形成具有4奈米之厚度的HfSiO層。在第一至第三半導體基板中形成NM0S電晶體。在圖11之曲線圖中，對比閘極電壓Vg[V]而標繪電容 Cp[nF]。曲線m、114以及115分別展示形成於第一、第二以及第三半導體基板中之NM0S電晶體的C-V特性。如圖11中所示，C-V特性根據退火而於箭頭116的方向上變化。換言之，HfSiO層之Vfb在不改變CET的情況下根據氮劑量之增加而向負方向移動，曲線115根據退火 ® 而趨向於向曲線111移動。此可表明氮歸因於退火而向外擴散。如圖10以及圖11中所示，當藉由ALD方法而在半導體基板中形成含氮主動區且在含氮主動區上形成HfSiO層時，可在不改變CET的情況下調節NMOS電晶體之臨限電壓Vth。圖12是展示臨限電壓Vrti根據氮劑量之變化的曲線圖。參看圖12，製備第一至第四半導體基板，每一者具有 31 I2968318pif 井人在第四半導體基板上將喊化層形成為11奈米之二：主動區形成於第二至第四半導體基板中之每— 者:。猎，使用離子植入方法，將氮以& ι〇Μ離子/平方二刀里且以10千電子伏特的能 ft中，以1X1G]5離子/平方公分的劑量且以H)千Ϊ5 量植^於第三半導體基板中，且以i X Η)”離子/平 :二劑量且以30千電子伏特的能量植入於第四半 f基?：。移除襯氧化層以暴露第四半導體基板之頂部表猎ALD方法而在第—至第四半導體基板中之每一 :工卿成為4奈米之厚度。在9〇(rc的溫度下弟四半導體基板歷時3G秒鐘。在第—至第四半 =體基，中，NMOS電晶體。每—N则電 1〇·之通還寬度及_至l〇mn之通道長度。 f圖12之曲線圖中’對比通道長度Lg[Um]而標繪臨 = 曲線-121、122、123以及124分別展示形 . 一、弟二以及第四半導體基板中之NMOS帝 :=!限，vth。臨限電壓雜根據氮劑量而變化：舉例而厂當通道長度Lg^麵時，.差f 與⑵之，0.07伏特，在曲線i2i與i24為伏特，且在曲線121與123之為.33 通道長度Lg為1 um時，的二. 、、5之，當導體基板中之電晶體;形::第電，^ 之:，在形成於第形成於弟三半導體基板中之電晶體之間為0.33伏特 32 48pif 1296831 形成於第一半導體基板中板中之電晶體之間為0.28伏特1人形成於第四半導體基據氮劑量而減小了〇. 3伏特。符。此可表明臨限電壓Vth根圖13是展示閘極漏雷户 CET根據氮劑量之 ;:二又&以及電容等效厚度第四半導體基板，每參看圖!3，製備第一至上將襯氧化層形成為U 0之//二在—半導體基板二至第四半導體Μ “、^之居度。έ氮主動區形成於第 5X 10^； ^ ° , 能量植人㈣二半導齡以]料電子伏特的的劑量且以Μ ^體基板中，以1X 1〇離子/平方公分 ^里且W 1G千電子伏_能四基板中°移_氧化層以暴露第版基板之頂部表面。藉由ALD方法而在第一導體基板中之每-者上將HfSiO層形成為4奈米之厚二1在9〇^的溫度17退火第—至第四半導體基板歷時30 人’里。在第一至第四半導體基板中形成NM0S電晶體。在圖13之圖中，在閘極電壓之絕對值為15伏特的條 ^下對比閘極漏電流密度Jg[A/cm2]而標繪CE丁 [A]。 A内的點為在累加模式（accumuiati〇n m〇cje )下所量測之，且圓内的點為在反轉模式（inversion mode)下所i測之值。點131以及136表示形成於第一半導體基板 :的閘極介電層之CET以及NM0S電晶體之閘極漏電流岔度Jg’點132以及137表示形成於第二半導體基板中的 33 129683^ 閘極介電層之CET以及NM〇s電晶體之閘極漏電流密产 Jg，點133以及138表示形成於第三半導體基板中的^ 介電層之CET以及NM〇S電晶體之閘極漏電流密产】，且點134以及139表示形成於第四半導體基板中介電層之CET以及職OS電晶體之閘極漏電流贫产j 化：====‘變 ?在點咖請中可更麵度導體基板中之NM〇S電晶體與形成於第-料：

Jg。另外，形成於第-至第四半導體基板上之度 =ΒΤ展示1A或更小的變化。此可表明，層 =主動區’閘極介電層之CET均具有相同或g上= 根據如上文所描述之本發明之至少_ j主動區可形成於第—區之铸體基板内：c f以及第一閘電極可（例如，依序）堆疊於含二閘極介電介電層以及第可（例如，=主動區上。弟一區之半導體基板上。第一、序）堆疊於層以及含氮高W電層。第二間極;;:尸有高k介電電層。第-間極介電層可具有盘曰亦可具有高k介同或實質上相同的厚度。由於介電層之厚度相動區’第-鬧極介電層可具有& 电層以及含氮主此可導致半導體元件能夠在 €乍為閉極介電 34 129683j l9648pif "之成馭材料的同時控制臨限電壓Vth。 …本文已揭露本發明之實例實施例，且儘管使用術語’但是其僅是用於且待用於在通用且解釋，而非用於限制之目的。因此，一般孰習此;^^ 應:：，在不脫離如以下申請專利範_述= 之精神以及乾嘴的情況下，可作出形式以及細節上之各種改變。口 >【圖式簡單說明】 1如隨附圖式中所說明，自本發明之實例實施例的將更易暸科發明。圖式未必按比例，而強調之處在明本發明之貧例實施例之原理。圖1至圖7是說明根據本發明之一實例實施例的具有含氮主動區之半導體元件之方法的橫截面圖。、圖8是展示姆本制之—實例實麵而製造介電層之氮分佈的圖。 ^ 圖9是展示歸因於藉由熱氧化方法在問極介電声中形成含氮主祕而發生的NM〇s f晶體之⑺特性^ ‘ 曲線圖。 ^ 圖10是展示歸因於藉由ALD方法在^介電層中带成含氮主動區而發生的NM〇S電晶體之c_v特性“ 曲線圖。 7 圖11是气示歸因於退火以及藉由ALD方法在高電層中形成含氮主動區而發生的NM〇s電晶體之CV 性變化的曲線圖。阳 _ ~ 35 I2968318pif 圖12是展示臨限電壓Vth根據氮劑量之變化的曲線圖。圖13是展示閘極漏電流密度以及電容等效厚度根據氮劑量之變化的特性圖。【主要元件符號說明】 1 :第一區 2 :第二區 13A :圓 131 :圓 51 :半導體基板 53 :第一井 54 :第二井 55 :隔離層 57 :襯氧化層 59 :罩幕圖案 60 :離子植入方法 61 :含氮主動區 63 :高k介電層 63N :含氮高k介電層 65 :覆蓋介電層 67 :阻障金屬層 69 :閘極導電層 71 :硬式罩幕圖案 73 :第一閘電極 36 1296831 19648pif 74 :第二閘電極 75 :第一初步閘極介電層 75’ ：第一閘極介電層 76 :第二閘極介電層 79 :絕緣間隙壁 81 :第一雜質區 83:第一源極與第一汲極區/第一源極與汲極區 84 ··第二雜質區 86 :第二源極與汲極區 101、102、103、104 ··曲線 105、116、905 :箭頭 111、114、115 :曲線 12卜 122、123、124 :曲線 13卜 132、133、134、136、137、138、139 :點 8(Π、803 :時間間隔 805、806、807 ··曲線 901、902、903、904 ··曲線 Τ1 :第一厚度 Τ2 :第二厚度 37

Claims

^96831 】％48pif 十、申請專利範圍、： 1.一種半導體元件，包含：具有第一區以及第二區之半導體基板；形成於所述第一區内之含氮主動區；形成於所述含氮主動區上之第一閘極介電層，所述第一閘極介電層包含第一介電層以及第二介電層，所述第二介電層為含氮介電層； s • 安置於所述第一閘極介電層上之第一閘電極；形成於所述第二區上之第二閘極介電層，所述第二閘極介電層包含另一第一介電層；以及形成於所述苐二閘極介電層上之第二閘電極；其中所述第一閘極介電層具有與所述第二閘極介電層之厚度相同的厚度。 2·如申凊專利範圍第1項所述之半導體元件，更包含：安置於所述第一區内之第一井；以及安置於所述第二區内之第二井。 3. 如申請專利範圍第2項所述之半導體元件，其中所述第一井為p井，且所述第二井為n井或p井。 4. 如申凊專利範圍第1項所述之半導體元件，其中所述第一介電層為氧化铪（Hf〇)層、氧化錘（Zr〇)層、氧，鋁（A10)層、氮化銘（A1N)層、氧化鈦（Ti〇)層、，化鑭（LaO)層、氧化釔（γ〇)層、氧化釓（Gd〇)層' 氧化鈕（TaO)層、鋁酸鹽層、金屬矽酸鹽層或其組合。 5. 如申请專利範圍第丨項所述之半導體元件，其中所 38 1296831 19648pif 述第一以及所述第二閘極介電層中之每一者具有覆蓋介電層，所述覆蓋介電層為不同於所述第一介電層之介電層且接觸所述弟一以及所述第二閘電極，所述第二介電層安置於所述半導體基板與所述第一介電層之間。 6·如申請專利範圍第5項所述之半導體元件，其中所 - 述覆蓋介電層為氧化給（HfO)層、氧化鍅（ZrO)層、氧 . 化鋁（A10)層、氮化鋁（A1N)層、氧化鈦（Ti〇)層、 _氧化鑭（LaO)層、氧化釔（γ〇)層、氧化釓（Gd〇)層、氧化鈕（TaO)層、鋁酸鹽層、金屬矽酸鹽層或其組合中之一者。 7·如申請專利範圍第1項所述之半導體元件，其中所述弟一以及所述弟二閘電極中之每一者包含多晶石夕層、金屬層、金屬矽化物層或其組合中之一者。 8·如申請專利範圍第7項所述之半導體元件，其中所述第一以及所述第二閘電極中之每一者具有阻障金屬層，所述阻卩早金屬層與所述第一以及所述第二閘極介電層接 •觸。 9.如申請專利範圍第8項所述之半導體元件，其中所述阻卩早金屬層為鈦（Ti)層、组（Ta)層、铪（Hf)層、锆（Zr)層、鋁（A1)層、銅（Cu)層、鎢（w)層、鉬 (Mo)層、麵（pt)層、釕（Ru)層、氧化釕（Ru〇)層、氮化鈦（TiN)層、氮化组（TaN)層、氮化铪（HfN)層、氮化結（ZrN)層、氮化鎢（)層、氮化銦（M〇N)層、氮化鈦鋁（ΤιΑΙΝ)層、氮化鈕鋁（TaAiN)層、氮化鈦矽 39 I2968318pif (TiSiN)層、氮化组矽（TaSiN)層或其組合中之一者。 10. 如申請專利範圍第1項所述之半導體元件，更包含：安置於所述第一以及所述第二閘電極之侧壁上的絕緣間隙壁，其中所述絕緣間隙壁為氧化矽層、氮化矽層、氮氧化矽層或其組合中之一者。 11. 一種半導體元件的製造方法，包含：在半導體基板之弟一區内形成含氣主動區，在所述第一以及所述第二區上形成第一介電層；以及使用退火製程而將所述含氮主動區内的氮擴散於所述第一介電層中以在所述第一區上形成第二介電層，所述第二介電層為含氮介電層；其中所述第一介電層與所述第二介電層的組合厚度等於形成於所述第二區上之所述第一層的厚度。 12. 如申請專利範圍第11項所述之半導體元件的製造參方法，更包含：在形成所述含氮主動區之前，分別在所述第一以及所述第二區内形成第一井以及第二井。 13. 如申請專利範圍第12項所述之半導體元件的製造方法，其中所述第一井為p井，且所述第二井為η井或p 井。 14. 如申請專利範圍第11項所述之半導體元件的製造方法，更包含： 1296831 l9648pif 成c主動區之前’在所述半導體基板上形在形成所述第-介電層之前移除所述概氧化層。 15.如中請專·圍第n項所述之半導體元彳; 方决’其中藉由離子植人、氨（ = 形成所述含氣主動區。人h漿鼠化來

16.如㈣專觀M15項所述之半導體元件的“ 其中錯由以約i X，離子/平方公分至約！ χ 1〇16 ，子/平方公分（包含i X 10M以及i χ，離子/平方公分 ^内）的劑量，且以約5千電子伏特至約3〇千電子伏特（包 ^以及3〇千電子伏特仙）的能量植人氮㈣氮分子 A來執行所述離子植入。 17·如申請專利範圍第11項所述之半導體元件的製造方法，其中所述第一介電層是由氧化铪（Hf〇)層、氧化在口（ZrO)層、氧化鋁（A1〇)層、氮化鋁（A1N)層、氧化鈦（TiO)層、氧化鑛（La〇)層、氧化記（γο)層、氧化乳（GdO)層、氧化组（Ta0)層、銘酸鹽層、金屬石夕酸鹽層或其組合中之一者形成。 18·如申請專利範圍第η項所述之半導體元件的製造方法，其中藉由原子層沉積（ALD)方法來形成所述第一介電層。 19·如申請專利範圍第η項所述之半導體元件的製造方法，更包含：在所述第一介電層上形成覆蓋介電層，其中 41 I2968U8pif 所述覆蓋介電層為不同於所述第一介電層之介電層。 20.如申請專利範圍第19項所述之半導體元件的製造方法，其中所述覆蓋介電層是由氧化铪（Hf〇）層、氧化锆（ZrO)層、氧化鋁（A10)層、氮化銘（A1N)層、氧化鈦（TiO)層、氧化鑭（LaO)層、氧化釔（γ〇）層、氧化此（GdO)層、氧化组（TaO)層、銘酸鹽層、金屬 ’ 0矽酸鹽層或其組合中之一者形成。 21·如申請專利範圍第19項所述之半導體元件的製造方法，更包含：分別在所述第一區以及所述第二區之所述覆蓋介電層上形成第一閘電極以及第二閘電極。 22.如申請專利範爵第21項所述之半導體元件的製造方法，其中所述閘電極中之每一者包含依序堆疊之阻障金屬層以及閘極導電層，所述阻障金屬層為鈦（Ti)層、鈕 (Ta)層、給（Hf)層、鍅（Zr)層、紹（A1)層、銅（⑻ 拳層、鎢（w)層、鉬（Mo)層、翻（Pt)層、釘（Ru)層、氧化舒（RuO)層、氮化鈦（TiN)層、氮她（篇）層、 ^ 氮化給（圆）層、氮化鍅（ZrN)層、氮化鎢（ψΝ)層、 ’ 氮化翻（MoN)層、氮化鈦铭（TiA1N)層、氮化组紹（TaA1N) 2、氮化鈦石夕（TiSiN)層、氮化|旦矽（TaSiN)層或其組合中之-者，且所述間極導電層為多晶石夕層、金屬層、金屬矽化物層或其組合中之一者。 23.如申請專利範圍第21項所述之半導體元件的製造 42 I2968318pif 方法，更包含：在所述閘電極之側壁上形成絕緣間隙壁，其中當形成所述絕緣間隙壁時，藉由將所述半導體基板暴露於高溫來執行所述退火製程。 24.如申請專利範圍第11項所述之半導體元件的製造方法，其中所述退火製程包含將所述半導體基板暴露於約 700°C至約ll〇〇°C的溫度。

43