TWI296145B - Non-volatile memory and fabricating method thereof - Google Patents

Description

1296145 15359twfl.doc/006 94.8.25 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體記憶體元件，且特別是有 關於一種非揮發性記憶體及其製造方法。 【先前技術】 在各種非揮發性記憶體產品中，具有可進行多次資料 之存入、讀取、抹除等動作，且存入之資料在斷電後也不 會消失之優點的可電抹除且可程式唯讀記憶體 (EEPROM)，已成為個人電腦和電子設備所廣泛採用的一 種記憶體元件。 典型的可電抹除且可程式唯讀記憶體係以推雜的多曰 石夕㈣ysiHcon)製作浮置閘極(驗㈣_)與控制閉= (control gate)。習知技術中，亦有採用一電荷陷入層 trapping layer)取代多晶矽浮置閘極，此電荷陷入層之材質 例如是氮化⑨。這種氮化㈣荷陷人層上下通常各有一層 氧化矽，而形成氧化矽/氮化矽/氧化^ (oxide-nitride-oxide，簡稱ΟΝ〇)複合層。此種元件通稱為 矽/氧化矽/氮化矽/氧化矽/石夕(S〇N〇S)元件。 業界提出-種非揮發性記憶體包括由多個記憶胞ι〇2 與多個記憶胞116所構成之記憶胞陣列117。記憶胞 與記憶胞116制|由絕賴随UG而祕開來。記憶胞 106由基底100起依序為底介電層1〇如、電荷陷入層^仆 與頂介電層104c(底介電層104a、電荷陷入層1〇仆1頂介 電層l〇4c構成複合層1〇4)、閘極1〇6與罩幕層1〇8。記悻 1296145 15359twfl.doc/006 94.8.25 胞116係配置於兩個記憶胞102之間。而且，記憶胞116 由基底100起依序為底介電層ma、電荷陷入層112 介電層112C(底介電層112a、電荷陷入層mb、頂介電層 1以構成複合層m)朗極叫。此種 θ 各個記憶胞之間無間隙，因此可以增加元件積集度的 ，而’記憶胞102之廳的材質例如是多晶石夕化 ιΙΠΓ: f:由摻雜多晶矽層10如與金屬矽化物層 所構成。咖胞116之閘極114由於不是在平坦的表 _填人其他電阻較低的導電材料如魏鶴， Ζ極114的材質可能僅係電阻餘高之摻雜多晶石夕。由 石夕層的阻值較高，亦限制了元件操作之速度，無法 應用方；更鬲速的操作領域之中。 …、 之門由胞102之閘極106的材質與記憶胞116 ”電阻值不同’亦即記憶胞116的電阻值較記 3，而出許多’使得兩記憶胞的電性有所差異，勢二 a V致元件的效能與穩定性下降。 【發明内容】 有鑑於此’本發_目的就是在提供 性表現’進而提高元件的效能與穩定性。 电 本發明的另-目的就是在提供—種轉 電阻值過高，導致記憶胞^紐 本發明提出-種非揮發性記憶體的製造方法，此方法 1296145 15359twfl.doc/006 94.8.25 係先提供一基底，並於基底上形成多數個第一記憶單元， 运些弟一 5己f思早元彼此之間具有間隙。第一記憶單元由美 底起依序例如是包括第一複合層、第一閘極與頂蓋層。之 後，於第一圮憶單元之側壁形成多數個絕緣間隙壁，且於 第一記憶單元之間的間隙中形成多數個第二記憶單元。第 二記憶單元與第一記憶單元構成一記憶胞陣列，其中，第 二記憶單元由基底起依序例如是包括第二複合層盥第二閘 極。繼而，於記憶胞陣列兩側的基底中形成源二：極 區。然後，於基底上形成第一層間絕緣層，並圖案化第一 f間絕緣層’以形成第-溝渠與多數個第二溝渠。其中， 第-溝渠暴露出源極區，第二溝渠則暴露出 =元，二閘極:繼之，於基底上形成—導體層Ϊ體 二第Ί溝渠與第二溝渠。接下來，移除部分導體 靖冰路出第-層間絕緣層’以於第—溝渠中形成一源極 :二溝渠中形成多數條導線。之後，於基底上形成 二= 表層，再於第二層間絕緣層及第一層間絕緣層 ❹t 觸之一導電插塞。繼而，於第二層間絕 、，彖層上形成與導電插塞接觸之位元線。 J照本發明^較佳實施例所述之非揮發性記憶體的製 一門咖ϋ之第一開極的材質可以是多晶石夕化金屬’第 :^的材質例如是摻雜多晶石夕’源極線及導線之材質可 ^、、、,明的較佳實施例所述之非揮發性記憶 方法’上述移除部分第-導體層直到暴露第-層間絕; 1296145 15359twfl.doc/006 94.8.25 層之方法例如是化學機械研磨法。 依照本發明的較佳實施例所述之非揮發性記憶體的製 造方法，上述之第一複合層與第二複合層例如是氧化石^ 氮化碎/氧化石夕。 在本發明之非揮發性記憶體的製造方法中，於圖案化 第一層間絕緣層時，可同時形成第一溝渠與第二溝渠。之 後，並可於同一步驟中形成源極線與連接第二閘極之數條 _ 導線。由此可知，製程的步驟並未增加，但是第二閘極的 電阻卻能因此而降低，並提高其導電能力，進而增進第二 記憶單元的電性表現。 本發明提出另一種非揮發性記憶體的製造方法，首先 於基底上形成多數個第一記憶單元，這些第一記憶單元彼 此之間具有間隙。第一記憶單元由基底起依序是包括第一 複合層、第一閘極與頂蓋層。之後，於第一記憶單元之側 壁形成多數個絕緣間隙壁，並於第一記憶單元之間的間隙 中形成多數個第二記憶單元。第二記憶單元與第一記憶單 > 元構成一記憶胞陣列，其中，第二記憶單元由基底起依序 疋包括第二複合層與第二閘極。接著，於記憶胞陣列兩侧 的基底中形成源極區與;:及極區。然後，於基底上形成第一 層間絕緣層，並於第一層間絕緣層中形成連接源極區之源 極線。繼而，於第一層間絕緣層上形成第二層間絕緣層。 之後，圖案化第二層間絕緣層與第一間絕緣層，以形成多 數個第一接觸窗洞與多數個第二接觸窗洞。其中，第一接 觸窗洞暴露出源極線，第二接觸窗洞暴露出第二記憶單元 9 1296145 15359twfl.doc/006 94.8.25 之第二閘極。接下爽， ^ ;弟一接觸窗洞中形成多數個第一 ^插基’亚於第二接觸 ^ 二導線，其中’第·：=ί=形線與多數條第 喂繼之’於基底上形成第三層間 pmi爲ί、弟二層間絕緣層、第二層間絕緣層及第一層 ;2中形成與汲極區接觸之第三導電插塞。之後二 層上形成ί第三導電插塞接^位元線。、 、生方、^、\ t明的較佳實施例所述之非揮發性記憶體的製 是鎢，第-科盘笛=與弟二導電插塞之材質例如 ♦ ¥線與弟二導線之材質可以是銅銘合金。 ^照本發_較佳#施_述之_發性記憶體的製 氧複合層與第二複合層❹是氧化石夕/ f上述非揮發性記憶體的製造方法中，每隔數個第二 :Γΐ:= 成第二導電插塞。第二導電插塞與連接源極線 上: 可以一併形成，製程的步驟簡單，並且能 ^加弟^記憶單元之_導魏，因而得以增進第二記憶 性表現。如此將可減少第二記憶單元與第一記憶 早兀間之差異，提高元件的效能與穩定性。 2明提出一種非揮發性記憶體，此非揮發性記憶體 疋由基底、多個第-記憶單元、多個第二記憶單元、多個 j間酸、源極區與汲極區、第—層間絕緣層、源極線、 i屬線、第二層間絕緣層以及位元線所構成的。其中 1296145 94.8.25 15359twfl.doc/006 . 個第一記憶單元設置於基底上，第-記憶單元彼此之間具 有間隙’而第-記憶單元由基底起依序包括第—複合層、 第-閘極與頂盍層。多個第二記憶單元設置於第一記憶單 就，的間隙，第二記鮮元與第—記鮮元構成記憶胞 行。第一兄憶單元由基底起依序包括第二複合層與第二閘 ' 極。多個絕緣間隙壁，設置於第-記憶單元與第二記憶單 • ^之間。源極區與汲極區，設置於記憶胞行兩側的基底中。 φ 帛層間絕緣層，設置於基底上，而源極線則設置於第- 每門、、、G、、、彖層中，並且連接源極區。多條金屬線，設置於第 一層間絕緣層中，並以與該記憶胞行垂直之方向配置，各 • ^至第二記憶單元之第二閘極。第二層間絕緣層，設 • 置方、，一層間絕緣層上。位元線設置於第二層間絕緣層 上’亚藉由一導電插塞而電性連接汲極區。 …，照本發明的較佳實施例所述之非揮發性記憶體，上 ^之第了閘極的材質例如是多晶矽化金屬，第二閘極的材 貝例如^摻雜多晶矽，源極線及金屬線之材質可以是鎢。 财H本發明提出另一種非揮發性記憶體，此非揮發性記憶 • 版由基底、多個第一記憶單元、多個第二記憶單元、多 個、巴、、彖間隙壁、源極區與汲極區、第一層間絕緣層、源極 # 一 ^ — “間絕緣層、第三層間絕緣層、第一導線、多條 第二^線’以及位元線所構成的。其中，多個第一記憶單 元二^於基底上，第一記憶單元彼此之間具有間隙，各第 朴’、早元由基底起依序例如是弟^一极合層、第一閘極與 頂盖層。多個第二記憶單元設置於第一記憶單元之間的間 11 1296145 94.8.25 15359twfl.d〇c/〇〇6 隙’第二記憶單元與第一記憶單元構成一記憶胞行，各第 二記憶單元由基底起依序例如是第二複合層與第二閘極。 夕個絕緣間隙壁是設置於第一記憶單元與第二記憶單元之 間。源極區與汲極區是設置於記憶胞行兩側的基底中。第 一層間絕緣層設置於基底上，源極線設置於第一層間絕緣 層中’並連接源極區。第二層間絕緣層設置於第一層間絕 ，層上，第三層間絕緣層設置於第二層間絕緣層上。第一 導線設置於第三層間絕緣層中，並藉由設置於第二層間絕 : 彖層中之第一導電插塞連接源極線。多條第二導線設置於 第三層間絕緣層中，並藉由設置於第一層間絕緣層與第二 層間絕緣層中之多數個第二導電插塞各自連接至第二閘 ，。位元線設置於第三層間絕緣層上，並藉由第三導電插 塞而電性連接汲極區。 、、，照本發明的較佳實施例所述之非揮發性記憶體，上 ^之第:導電插塞與第二導電插塞之材質例如是鎢。第一 與第二導線之材質可以是銅鋁合金。第一複合層與第 二複合層例如是氧化矽/氮化矽/氧化矽。 曰^ 本發明提出之非揮發性記憶體以導線連接第二閘極， =導線材質為金屬或合金之_導體材料，因此能夠降 將二二閘極的阻值，進而改善第二記憶單元㈣生。如此 1、、，佰小弟-記憶單元與第二記憶單元的電性差異，提高 %件的效能與穩定性。 為讓本發明之上述和其他目的、特徵和優點能更明顯 重’下文特舉較佳實酬’並配合所附圖式，作詳細說 12 1296145 94.8.25 15359twfl.d〇c/〇〇6 明如下。 【實施方式】 圖2A至2E所繪示為依照本發明一較佳實施例 之一種 非揮發性記憶體之製造流程剖面圖。 請參照圖2A，此方法係先提供一基底2〇〇，並於基底 200上形成多數個έ己丨5單元這些記憶單元so〗彼此之 門有間隙209。、單元202由基底200起依序例如是 包括複合層204、閘極206與頂蓋層208。其中，記憶單元 202之形成方法例如是依序於基底2〇〇上形成複合介電材 ^層‘體材料層、絕緣材料層後，利用微影*刻技術圖 木化上述材料層而形成之。 複合層204例如是由底介電層2〇如、電荷陷入声 2曰嶋、頂介電層2〇4c所構成。底介電層2〇4a之材質例二 疋乳化石夕，其形成方法例如是熱氧化法 J材質，是氮切，其形成挪^ 是化層觀之材質例如是氧化梦，其形成方法例如 也可。當,然，底介電層2G4a及頂介電層說 於it Γ類似的材質。電荷陷入層2G4b之材質並不限 ,"夕，也可以是其他能夠使電荷陷入於其中之 列如鈕氧化層、鈦酸勰層與铪氧化層等。 、 閘極206之材質例如是多晶矽化 雜多晶續層2G6a上形成_ 9 〔 乂 屬矽化铷爲, 两’丨206b，此金 化物層2〇6b的形成方法例如是進行一自行對準金屬 13 I296H6 94.8.25 ^匕物製程或妓直接以化學氣相沈積法形成之。頂蓋層 積法。 ，、办风万去例如是化學氣相沈 之後，於記憶單元2〇2《側壁形成多數個絕緣間隙壁 210。絕緣間隙壁21〇之材質例如是氮化 如疋先軸-層絕緣材料層後，進行非等向性㈣製程， 而只留下位於記憶單元202側壁的絕緣材料層。 =’請參照圖2Β ’於記憶單元202之^的間隙2〇9 中，成多數個記憶單元216。其中，記憶單元216由基底 〇起依序例如是包括複合層212與閘極214。複合層212 例如是由底介電層212a、電荷陷入層2l2b、頂介電層S212c 所構成。底介電層212a之材質例如是氧化矽，其形1方法 例如疋熱氧化法。電荷陷人層212b之材質例如是氮化石夕， 其形成方法例如是化學氣相沈積法。頂介電層212c之材質 例如疋氧化石夕，其形成方法例如是化學氣相沈積法。當然， 二介電層212a及頂介電層212c也可以是其他類似的材 質。電荷陷入層212b之材質並不限於氮化矽，也可以是其 他能夠使電荷陷入於其中之材質，例如鈕氧化層、鈦酸矣思 層與給氧化層等。 閘極214填滿相鄰兩記憶單位2〇2之間的間隙2〇9， 閘極214的材質例如是摻雜的多晶矽，其形成方法例如是 利用化學氣相沈積法形成一層未摻雜多晶矽層後，進行離 子植入步驟以形成之。記憶單元216與記憶單元2〇2構成 記憶胞陣列217。 14 94.8.25

1296145 15359twfl.doc/〇〇6 繼而，於記憶胞陣列217兩側的基底200中形成源極 區218與汲極區22〇。形成源極區218與汲極區220的方 法例如疋先移除欲形成源極區與没極區之區域上殘留之閘 極214，再進行一離子植入法，植入的離子可以是p型離 子或N型離子，其端視所欲形成之元件型態而定。 然後，請參照圖2C，於基底200上形成層間絕緣層 230 ’並圖案化層間絕緣層230,以形成溝渠232與多數個 ✓冓^ 234其中，溝渠232暴露出源極區218，溝渠234 、J冰喜出门行心丨思單元216之閘極214。層間絕緣層230 的材=例如是氧切或其他絕緣材料，其形成方法例如是 化Γ氣1目沈積法。圖案化層間絕緣層230的方法例如是先 進行U衫製程’再以非等向性蝕刻的方式形成溝32 與溝渠234。 仏-繼之、’、睛翏照圖2D，於基底200上形成一導體層（未 導體層填滿溝渠232與溝渠234。接下來，移除 '刀V月且層直到暴露出層間絕緣層 230，以於溝渠232中 形成一源極線236，认、致β 體層的材新你u β 渠234中形成多數條導線238。導 ,.J ^ σ疋鶴’其形成方法例如是化學氣相沈積 Μ =導肢層之方法可以是化學機械研磨法。然後，於 基底200上形成另1間絕緣層24〇。 23〇中形成鱼、、及^ 2Ε’於和絕緣層240及層間絕緣層 M2的220接觸之導電插塞242。導電插塞 230中/忐法例如是先在層間絕緣層240及層間絕緣層 中形成一接觸窗洞（未繪示），暴露出汲極區220。之 15 1296145 94.8.25 15359twfl.doc/006 後，填入導體材料如鎢、銅等材質，再移除多餘的導體材 料，直到暴露出層間絕緣層240,以形成導電插塞242。其 中，移除多餘導體材料的方法例如是回蝕刻法或化學機械 研磨法。然後，於層間絕緣層240上形成與導電插塞242 接觸之位元線250。

上述非揮發性記憶體的製造方法，於圖案化層間絕緣 層230之時，可同時形成溝渠232與溝渠234。之後，並 可於同一步驟中形成源極線236與連接閘極214之數條導 線238。由此可知，製程的步驟並未增加，但是記憶單元 16之閘極214卻能因為導線238的形成而降低其電阻 值，提高其導電能力。 『以下係針對利用上述方法所得之結構加以說明。請參 “、、圖2Ε’其係繪示上述實施例所得之非揮發性記憶體的結 構剖面圖。 即一此纪憶體是由基底200、多個記憶單元2〇2、多個記憶 單元216、多個絕緣間隙壁21〇、源極區218與沒極區22〇、 =間絕緣層23G、源極線236、導線（金屬線）238、層間 、、、巴緣層240以及位元線25〇所構成的。 記憶單元202係設置於基底2〇〇上，各記憶單元2〇2 =此’間具有間隙期。記憶單元搬由基底細起依序 歹如疋複合層204、閘極206與頂蓋層208。複合層2〇4 =疋底介電層2G4a、電荷陷人層2_、頂介電層2〇如。 之^底介電層2G4a、電荷陷人層難、頂介電層204c 貝例如是氧化石夕、氮化石夕、氧化石夕；閉極206之材質 16 1296145 15359twfl.doc/006 94.8.25 例如疋夕日日石夕化金屬’由換雜多晶石夕層2〇6a與金屬石夕化物 層206b所構成。頂蓋層208之材質例如是氧化石夕。 記憶單元216設置於記憶單元2〇2之間的間隙2〇9。 記憶單元216由基底200起依序包括複合層212與閘極 214。複合層212例如是由底介電層212a、電荷陷入層 212b、頂介電層212c所構成的。其中，底介電層212&: 電荷陷入層212b、頂介電層212c之材質例如是S氧化矽、 氮化矽、氧化矽；閘極214的材質例如是摻雜多晶矽。多 個絕緣間隙壁210，設置於記憶單元2〇2與記憶單元216 之間。，絕緣間隙壁210之材質例如是氧化矽或氮化矽或其 他適當之絕緣材料。記憶單元216與記憶單元2〇2構成記 憶胞陣列217。 ° 源極區218與汲極區220設置於記憶胞陣列217兩側 的基底200中。層間絕緣層23〇設置於基底2〇〇上，而源 極線236則設置於層間絕緣層23〇巾，並且連接源極區 218。多條導線（金屬線）238設置於層間絕緣層幻〇中， 連接同-行記憶單元216之閘極214，以降低閘極214的 f^、。,其中，源極線236及導線（金屬線）238之材質例 v版材料如鎢、鋁等材質。層間絕緣層24〇設置於層 、、^邑緣層230上。位元線25〇設置於層間絕緣層240上: =由-導電插塞242而電性連接沒極區。其中，層 、:緣層230與層間絕緣層24〇之材質例如是氧化石夕、氮 =其他合適之絕緣材料。導電織⑽之材質例如是 平兒材料如鎢、鋁等材質。 17 1296145 15359twfl .doc/006 94 8 25 在上述實施例中，於記憶單元216的閘極214上設置 導線238，可以降低閘極214的電阻值，因此可以避免當 閘極214的材質只為摻雜多晶石夕時，所造成之電阻值較高 兩、導電性差的問題，進而減少記憶單元216與記憶單元 202 (其閘極為導電性佳之多晶矽化金屬）間的電性差異， 達到提高元件的效能與穩定性的效果。 圖3A至圖3D所繪示為本發明另一較佳實施例之一種 非揮發性記憶體之製造流程剖面圖。圖3E所繪示為依照 本發明一較佳實施例之一種非揮發性記憶體的製造方法於 製造完成後之上視圖。 明參知、圖3A，其是接續上述實施例之圖以進行， 基底200上已形成記憶胞陣列217，以及記憶胞陣列217 兩側基底200中之源極區218與汲極區220。之後，於基 底2〇〇上形成層間絕緣層310，並於層間絕緣層310中ς 成連接源極區218之源極線312。層間絕緣層310之材質 例=是氧化矽或氮化矽等絕緣材料，其形成方法例如是化 學氣相沈積法。源極線312之形成方法例如是先進行微 影、名虫刻製程，之後再填入導體材料例如是鎢、銅等材質Λ， 以形成連接源極區218之源極線312。 刀繼而，請參照圖3Β，於層間絕緣層31〇上形成另一層 間％緣層320。之後，圖案化層間絕緣層32〇與層間絕緣 層310，以形成多數個接觸窗洞322與多數個接觸窗 ^24。圖案化層間絕緣層32〇與層間絕緣層之方法例如 是微影製程加上非等向性蝕刻製程。其中，接觸窗洞 18 1296145 !5359twfl.doc/〇〇6 94.8.25 暴路出源極線312，接觸窗洞324暴露出記憶單元216之 閘極214。 言“接下來，請參照圖3C，於接觸窗洞322中形成多數個 導電插塞326，並於接觸窗洞324中形成多數個導電插塞 328 插基326與導電插塞328之材質例如是導體材 料，其例如是鎢、鋁，其形成方法例如是先進行化學氣相 沈積法，沈積導體材料層，再以回蝕刻法或化學機械研磨 I 法移除多餘之導體材料層。 然後，於層間絕緣層320上形成導線330與多數條導 線332’其中，導線330連接導電插塞326，導線332連接 同一行之導電插塞328，且同一行之導電插塞328彼此之 間相隔數個記憶單元216 (請參照圖3E)。導線330與導 線332之材質可以是導體材料如銅鋁合金，其形成方法為 熟悉此項技術者所週知，在此不再贅述。 繼之，請參照圖3D，於基底200上形成層間絕緣層 340，並於層間絕緣層34〇、層間絕緣層320及層間絕緣層 f 310中形成與汲極區220接觸之導電插塞342。然後於層間 絕緣層340上形成與導電插塞342接觸之位元線350。圖 3E所繪示係依照上述實施例之製造方法所形成之非揮發 性記憶體的上視圖。其中，元件隔離結構201a設置於基底 200中，用以定義出主動區201b。 在上述非揮發性記憶體的製造方法中，此導電插塞 328與連接源極線312的導電插塞326的製程可以整合在 一起，其製程的步驟單純。另外，以導線332連接導電插 19 1296145 153 59twfl .doc/006 94.8.25 塞328能增加閘極214的導電性，因而得以增進記憶單元 216的電性表現。 ^以下係針對利用上述方法所得之結構加以說明。請參 照圖3D，其係緣示圖犯中沿E-E，線之結構剖面圖。 夕此非揮發性記憶體是由基底200、多個記憶單元202、 多個記憶單兀216、多個絕緣間隙壁210、源極區218與没 極區220、層間絕緣層31〇、源極線312、層間絕緣層、 導電插塞328、導電插塞326、導線（金屬線）332、導線 330、層間絕緣層340、導線插塞342以及位元線350所構 成的。 /記憶單元2〇2係設置於基底200上，各記憶單元2〇2 彼此之卩轉有_ 。記憶單元观由基底·起依序 例如疋，合層204、閘極206與頂蓋層208。複合層2〇4 例如是氧化硬、氮化碎、氧化咬。閘極施之材質例如是 多晶石夕化金屬，由摻雜多晶韻施a與金屬魏物層鳩 所構成。頂蓋層208之材質例如是氧化矽。 二立，憶單元216設置於記憶單元202之間的間隙209。 以思早^ 216由基底2〇0起依序包括複合層212與問極 層212例如是氧化石夕、氮化石夕、氧化石夕；間極 “的^^貝例如是摻雜多晶矽。多個絕緣間隙壁2丨〇，設置 於=憶單元202與記憶單元216之間。絕緣間隙壁21°=之 ίί質例如是氧切錢切或其他適當之絕緣材^ “己情 早兀216與記憶單元2〇2構成記憶胞陣列2口。 一 源極區218與汲極區220設置於記憶胞陣列217兩側 20 1296145 94,8.25 15359twfl.doc/006 的基底200中。層間絕緣層310設置於基底200上，其材 質例如是氧化矽或氮化矽等絕緣材料。源極線312設置於 層間絕緣層310中，並且連接源極區218。層間絕緣層320 設置於層間絕緣層310上。導電插塞326設置於層間絕緣 層320中’並連接源極線312。導電插塞328設置於層間 絕緣層320與層間絕緣層31〇中，連接記憶單元216的閘 極214。其中，如圖3E所示，同一行之導電插塞328彼此 之間相隔數個記憶單元216，例如是相隔四個記憶單元 216。當然，導電插塞328的設置也可以是相隔八個記憶單 元216或相隔十六個記憶單元216，其端視元件的設計而 定。導電插塞326與導電插塞328的材質可以是導電材料 如鎢、鋁等材質。 層間絕緣層340設置於層間絕緣層320上，有多條導 線（金屬線）332與導線330設置於層間絕緣層340中。 導線（金屬線）332由導電插塞328連接同一行記憶單元 216的閘極214,導線330由導電插塞326連接源極線312。 導線（金屬線）332及導線330之材質例如是導體材料如 銅鋁合金等材質。 上述實施例中，記憶單元216的閘極214上，形成了 導電插塞328，並以導線332連接同一行之導電插塞328。 此種結構將可以降低閘極214材質為摻雜多晶石夕，所產生 之電阻值高、導電性差的問題，而增加閘極214的導電性， 進而減少記憶單元216與記憶單元202 (其閘極為導電性 仏之多晶碎化金屬）間的電性差異’達到提高元件效能與 21 1296145 15359twfl.d〇c/006 94.8.25 穩定性的效果。 本實施例所形成之非揮發性記憶體的結構（如圖3D 所示）與上一實施例之結構（如圖2E所示），其不同之 處即在於，本實施例於導線332與閘極214之間，形成有 一導電插塞328,導線332由導電插塞328連接同二行記 憶單元116的閘極114。此種結構亦得以降低閘極214之 電阻，增加記憶單元216的導電能力。 月& 综上所述，本發明於記憶單元216的閘極214上形 導線238之製程，或者是以導線332由導電插塞328連接 同一行之記憶單元216的閘極214之製程，兩者皆可以與 源極區上之製程相整合，其步驟簡單。另外，這兩種結構 皆可以降低閘極214的高電阻值，而改善間極214導電性 差的問題，進而提高閘極214的導電能力。如此一來: 能夠減少記憶單元216與記憶單元2G2 (其閉極為導電性 佳之多晶魏金屬）關電性差異，達到增加耕 與穩定性之效果。 雖然本發明已以較佳實施例揭露如上，铁豆並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1所繪示為-種非揮發性記憶體的結構剖面圖。 圖从至圖2E所繪示為依照本發明—較佳實施例之一 種非揮發性記憶體之製造流程剖面圖。 22 1296145 15359twfl.doc/006 94.8.25 圖3A至圖3D所繪示為依照本發明另一較佳實施例之 一種非揮發性記憶體之製造流程剖面圖。 圖3E所繪示為本發明一較佳實施例之一種非揮發性 記憶體之上視圖。 【主要元件符號說明】 100、200 :基底 102、116 :記憶胞 201a :元件隔離結構 201b :主動區 202、216 :記憶單元 117、217 :記憶胞陣列 104、112、204、212 :複合層 104a、112a、204a、212a :底介電層 104b、112b、204b、212b :電荷陷入層 104c、112c、204c、212c :頂介電層 106、114、206、214 :閘極 106a、206a :摻雜多晶矽層 106b、206b :金屬石夕化物層 108、208 :頂蓋層 110、210 :絕緣間隙壁 209 ： 間隙 218 ： 源極區 220 ： >及極區 230、240、310、320、340 ··層間絕緣層 23 1296 ^i.doc/006 94.8.25 232、234 :溝渠 238、330、332 :導線 236、312 :源極線 242、342 :汲極線 250、350 :位元線 322、324 :接觸窗洞 326、328 :導電插塞 1296 ^i.doc/006 94.8.25

24

Claims (1)

1296145 15359twfl.doc/006 94.8.25 十、申請專利範圍： 1·一種非揮發性記憶體的製造方法，包括： 提供一基底； 於該基底上形成多數個第一記憶單元，該些第一記憶 單元彼此之間具有一間隙，各該些第一記憶單元由該基底 起依序包括一第一複合層、一第一閘極與一頂蓋層； 於该些第一記憶單元之側壁形成多數個絕緣間隙壁； 丨 於該些第一記憶單元之間的該些間隙中形成多數個第 二記憶單元，該些第二記憶單元與該些第一記憶單元構成 一圮憶胞陣列，各該些第二記憶單元由該基底起依序包括 一第二複合層與一第二閘極； 於該記憶胞陣列兩側的該基底中形成一源極區與一汲 極區， 於該基底上形成一第一層間絕緣層； 圖案化該第一層間絕緣層，以形成一第一溝渠與多數 個第二溝渠，該第一溝渠暴露該源極區，該些第二溝渠分 丨別暴露同一行之該些第二記憶單元之該些第二閘極； 於該基底上形成一導體層，該導體層填滿該第一溝渠 與該些第二溝渠； Μ 移除部分該導體層直到暴露該第一層間絕緣層，以於 該第一溝渠中形成一源極線，並於該些第二溝渠中形成多 數條導線； 於該基底上形成一第二層間絕緣層； 於該第二層間絕緣層及該第一層間絕緣層中形成與該 25 94.8.25

1296145 15359twfl.doc/006 該〉 及極區接觸之一導電插塞；以及 於該第二層間絕緣層上形成與該導電插塞接觸之一位 元線。 2. 如申請專利範圍第1項所述之非揮發性記憶體的製 造方法’其巾該些第—閘極的材質包括多晶々化金屬。 3. 如申請專利範圍第1項所述之轉發性記憶體的製 造方法，其中該㈣二_的材質包括摻雜多晶石夕。 4·如申5月專利範圍第1項所述之非揮發性記憶體的製 造方法，其=該源極線及該些導線之材質包括鶴。 、5.如^請專利範圍帛1項所述之非揮發性記憶體的製 造方法’，、中移除部分該第—導體層朗暴露該第一層間 絕緣層之方法包括化學機械研磨法。 〇.':寻刊乾圍第1項所述之非揮發性記憶體I、 造方 '中知—複合層包括氧切/氮切/氧化石夕。 止7土如tl專利乾圍第1項所述之非揮發性記憶體的製 k方法’其中該第二複合層包括氧切/氮切/氧化石夕。 8.一種非揮發性記憶體的製造方法，包括： 於該基底上形成多數個第一記憶單元，該些第一記憶 有—間隙’各該些第—記憶單元由該基： 弟—複合層、一第一閘極與-頂蓋層； 於弟一記憶單元之側壁形成多數個絕緣間隙壁； 第：，憶單元之間的該些間隙中形成多數個第 ，t = m二記憶單元與該些第-記憶單元構成 -§己ki陣列’各該些第二記憶單元由該基底起依序包括 26

性記憶體的製 導電插塞之材 1296145 153 59twf 1 .doc/006 94.8.25 一第二複合層與一第二閘極； 於該些記憶胞陣列兩側的該基底中形成一源極區與一 >及極區， 於該基底上形成一第一層間絕緣層； 於該第一層間絕緣層中形成連接該源極區之一源極 線； 於該第一層間絕緣層上形成一第二層間絕緣層； 圖案化該第二層間絕緣層與該第一間絕緣層，以形成 多數個第一接觸窗洞與多數個第二接觸窗洞，該些第一接 觸窗洞暴露該源極線，該些第二接觸窗洞暴露該些第二記 憶單元之該些第二閘極； 於該些第一接觸窗洞中形成多數個第一導電插塞，並 於該些第二接觸窗洞中形成多數個第二導電插塞； 於該第二層間絕緣層上形成—第一導線與多數條第二 導線’該第-導線連接該些第—導電插塞，該些第二導線 連接同一行之該些第二導電插塞； 於该基底上形成一第三層間絕緣層； 於该第二層間絕緣層、該第二声 間絕緣層中形成與該汲極區接觸之I1、?，切及該第一層 於該第三層間絕緣層上形成鱼兮C塞；以及 位元線。 、/弟―v電插塞接觸之 9.如申請專利範㈣8項所 造方法，其中該些第—導電插塞與該=發 質包括鎢。 二弟二 27 1296145 15359twfl.doc/006 94.8.25 ιο·如申料__ 8項所述 製造方法，其中該第—導線與該 2 的 @合金。 —弟—V線之材質包括銅 11.如申請糊_第8韻述之_發性記憶 衣造由其:該第—複合層包括氧化简化錢化石夕。 製造方法’射該第二複合層包域切 13·—種非揮發性記憶體，包括： 一基底； 口多數個第一記憶單元設置於該基底上，該些第一記憶 單元彼此之間具有-_，各該些第_記憶單元由該基^ 起依序包括一第一複合層、一第一閘極與一頂蓋層；一 多數個第二記憶單元設置於該些第一記憶單元之間的 該些間隙，該些第二記憶單元與該些第一記憶單元構成一 記憶胞行，各該些第二記憶單元由該基底起依序包括一第 二複合層與一第二閉極； 多數個絕緣間隙壁’設置於該些第一記憶單元與該些 第二記憶單元之間； /'μ二 一源極區與一汲極區，設置於該記憶胞行兩側的該基 底中； i 一第一層間絕緣層，設置於該基底上； 一源極線，設置於該第一層間絕緣層中，並連接該源 極區， 多條金屬線’設置於該第一層間絕緣層中，並以與該 28 1296145 15359twfl.doc/006 94.8.25 記憶胞行垂直之方向配置，各自連接至該些第二記憶單元 之該些第二閘極； -第二層間絕緣層，設置於該第一層間絕緣層上；以 及 位元、、泉叹置於该第—層間絕緣層上，並由一 電插塞而電性連接該汲極區。 9 、 並中^第申^利範圍第13項所述之非揮發性記憶體， ，、中名二弟一閘極的材質包括多晶矽化金 /、中A二弟一閘極的材質包括摻雜多晶矽。 1圍第13項所述之非揮發性記憶體， 其中戎祕線及祕金屬線之材f包括鶴。 17·一種非揮發性記憶體，包括： 一基底； 一 j個第雜單元設置於該基底上，該些第-記憶 -間隙’各該些第-記憶單元由該基底 I依，匕括=弟一複合層、一第一閘極與一頂蓋層； ^多數個第二記憶單元設置於該些第一記憶單元之間的 該，間隙，軸第二記憶單元與該些第—記憶單元構成一 "己怳胞行，各該些第二記憶單元由該基底起依序包括一第 二複合層與一第二閘極； 多數個絕緣間隙壁，設置於該些第一記憶單元與該些 第二記憶單元之間； 一源極區與一汲極區，設置於該記憶胞行兩侧的該基 底中； 29 1296145 153 59twf 1 .doc/006 94.8.25 一第一層間絕緣層，設置於該基底上； 一源極線，設置於該第一層間絕緣層中，並連接該源 極區， 一第二層間絕緣層，設置於該第一層間絕緣層上； 一第三層間絕緣層，設置於該第二層間絕緣層上； 一第一導線，設置於該第三層間絕緣層中，並藉由設 置於該第二層間絕緣層中之一第一導電插塞連接該源極 線； 多數個第二導線，設置於該第三層間絕緣層中，並藉 由設置於該第一層間絕緣層與該第二層間絕緣層中之多數 個第二導電插塞各自連接至該些第二閘極；以及 一位元線，設置於該第三層間絕緣層上，並藉由一第 二導電插基而電性連接該〉及極區。 18. 如申請專利範圍第17項所述之非揮發性記憶體， 其中該些第一導電插塞與該些第二導電插塞之材質包括 鶴。 19. 如申請專利範圍第17項所述之非揮發性記憶體， 其中該第一導線與該些第二導線之材質包括銅鋁合金。 20. 如申請專利範圍第17項所述之非揮發性記憶體， 其中該第一複合層與該第二複合層包括氧化矽/氮化矽/氧 化矽。 30 94.8.25 1296145 15359twfl.doc/006 七、 指定代表圓： (一) 本案指定代表圖為：圖2E。 (二) 本代表圖之元件符號簡單說明： 200 :基底 202、216 :記憶單元 217 :記憶胞陣列 204、212 :複合層 204a、212a ··底介電層 204b、212b :電荷陷入層 204c、212c :頂介電層 206、214 :閘極 206a ··摻雜多晶矽層 206b :金屬石夕化物層 208 :頂蓋層 210 :絕緣間隙壁 218 :源極區 220 :汲極區 230、240 :層間絕緣層 238 :導線 236 :源極線 242 :汲極線 250 :位元線 八、 本案若有化學式時，請揭示最能顯示發明特徵 的化學式：無。 5