[go: up one dir, main page]

TWI291731B - Chip carrier and chip package structure thereof - Google Patents

Chip carrier and chip package structure thereof Download PDF

Info

Publication number
TWI291731B
TWI291731B TW095103721A TW95103721A TWI291731B TW I291731 B TWI291731 B TW I291731B TW 095103721 A TW095103721 A TW 095103721A TW 95103721 A TW95103721 A TW 95103721A TW I291731 B TWI291731 B TW I291731B
Authority
TW
Taiwan
Prior art keywords
dispensing
rectangular
flexible substrate
wafer
disposed
Prior art date
Application number
TW095103721A
Other languages
English (en)
Other versions
TW200731453A (en
Inventor
Tzung-Li Hung
Tsung-Lung Chen
Ping-Mao Yang
Original Assignee
Chipmos Technologies Inc
Chipmos Technologies Bermuda
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc, Chipmos Technologies Bermuda filed Critical Chipmos Technologies Inc
Priority to TW095103721A priority Critical patent/TWI291731B/zh
Publication of TW200731453A publication Critical patent/TW200731453A/zh
Application granted granted Critical
Publication of TWI291731B publication Critical patent/TWI291731B/zh

Links

Classifications

    • H10W90/724

Landscapes

  • Wire Bonding (AREA)

Description

1291731 18749twf.doc/y 九、發明說明: 【發明所屬之技術領域】 本叙明疋有關於一種晶片承載器(c^ip carrier)以及採 用此日日片承載。口的日日片封裝體(chip package structure),且 特別是有關於一種可撓曲的晶片承載器(flexible chip carrier)以及採用此晶片承載器的晶片封裝體。 【先前技術】 在目前的封裝技術中,晶片主要是經由打線接合(wire bonding)技術、覆晶接合(flip chip)技術或是捲帶自動接合 (tape automated bonding,TAB)技術,來與晶片承載器電性 連接。在這些接合技術中,由於捲帶自動接合技術具有: 月b在可撓性基材上直接進行電性的測試、能夠利用可撓性 基材來完成電子元件的立體組裝以及能夠製作出薄型且小 型的晶片封裝體等等優點,因此經由捲帶自動接合技術所 製作的晶片封裝體已被廣泛地應用於個人電腦、液晶電 視、助聽器以及記憶卡等等電子產品中。 _ 圖1A至圖1C是習知之經由捲帶自動接合技術來製作 晶片封裝體的流程示意圖。請參照圖1A,首先提供一可撓 性基材110,而可撓性基材110的材料為聚乙醯胺 (polyimide)。接著,在可撓性基材11(3的一表面η]上貼 附一層銅箔,並且經由微影/钱刻製程將此銅箔圖案化以形 成一線路層12〇,其中線路層120具有多條内引腳(inner lead) 122 〇 接著提供一晶片130以及多個凸塊140,而這些凸塊 6 1291731 18749twf.doc/y 140是配置於晶片13〇的主動表面132上。接著,以這些 内引腳122中的一根或數根引腳作為晶片13〇與可撓性基 材110之間的對位標記,並且經由影像辨識系統來將每二 個凸塊140配置於與之對應的内引腳122上。 請參照圖1B,將晶片130放置於一承載平台2〇〇上。 之,,經由丁熱壓機的熱壓頭21〇對可撓性基材ιι〇施加 熱量以及壓力,以將這些凸塊14〇壓合於内引腳上, 並且完成内引腳122與晶片130之間的電性連接。 請參照圖1 c,經由點膠機(dispensing t〇〇1)將封 配置於可撓性基材110上並且將晶片13〇輯(帅^ 於'内,以形成一晶片封裝體10〇,其中封裝膠體150是 用來避免外界環境的水氣滲透到晶片13〇,進而 片130的電性特性。 ~曰h曰 •ΤΓί的是,在f知技術將以13Gf性連接於内 告於122會被晶片13Q所覆蓋’所以, 虽於可撓性基材110上塗佈封裝膠體15G時 法再以内⑽m作為觸w13G與 ;^ 間相對位置的對位標記m 之前’習知技術就缺乏適當的對位標記來辨識^3〇盈 可撓性基材110之間的相對位置。 /、 除此之外’由於熱_ 210對可撓性基材 的熱量以及壓力會造成可触基材11Q的二^^= 1B與圖1C所示),是以扃—搂从达 2性,夂形(如圖 虚可於性婦1心心在讀触況下要辨識晶片130 14了红11基材m之間触對 7 1291731 18749twf.doc/y —知技術缺乏適當的對位標記,並且 ;①土 0在熱壓後產生了塑性變形,是以在形 成封裝膠體150的過程中,疋以在形 ^ ^ , Β ΰ ΛΑ4中點胗機就容易碰撞到晶片130 而造成晶片13 0的損壞。a & + 靠度_a_y)較低如此一來,晶片封裳體_的可 【發明内容】 本發明的目的就是在提供一種晶片承載器,以避免晶 片被點膠機碰傷的問題。 本發明的再一目的是提供一種晶片封裝體,其中封裝 膠體具有良好的可靠度。 本發明提出一種晶片承載器,適於承載-晶片,並盘 ^電性連接。此晶片承载器包括—可撓性基材、一線路 ,以=組_對位標記。可撓性基材具有—矩形點膜 ΐ ’其中此矩形點膠區具有—對長邊以及-對短邊。線路 :配置於可撓性基材上,其中線路層具有多個位於矩形點 膠區内之㈣腳,且這些㈣腳適於與晶#電性連接。點 膠對位標記配置於可撓性基材上,且分佈於矩形點膠區的 兩側。點膠對位標記沿著—參考線排列,#考線與 長邊平行,且位於這對長邊之間。
依照本發明-實施例所述之晶片承載器,可挽性基 具有多個傳動孔’位於可撓性基材的兩側,且這些傳 的排列方向與這些短邊平行。 L 依照本發明-實施例所述之晶片承載器,參考線 一長邊的距離相等。 ^ 8 1291731 18749twf.doc/y 擗广:只施例所述之晶片承載器,這組點膠對 二己G括―第K立標記以及―第二對位標記。第-對 =^己配置於矩形點膠區的—側,並且第二對位標記配置 膠區的另-侧。此外,第—對位標記與矩形點膠 區=邊的最短距離更可以與第二對位標記與矩形 之短邊的最短距離相等。 依照本發明-實施例所述之晶片承載器,線路層且有 夕條由矩形點縣内延伸至矩形點膠區外之跡線以及多個 位於矩祕縣外之外引腳。這些㈣腳是經由這些跡線 而連接至這些外引腳。此外,矩形點膠區、這些内引腳、 这些跡線以及這些外引腳是於該切割區域内,這些傳動孔 是位於切割區外,而這組點膠對位標記可以位於;割區之 内或是切割區之外。 依照本發明一實施例所述之晶片承載器,更包括多個 外引腳接合對位標記。這些外引腳接合對位標記是配置於 可撓性基材上。 、 依照本發明一實施例所述之晶片承載器,更包括一焊 ^層,其配置於可撓性基材上,以覆蓋住部分的線路層^ 這組點膠對位標記不被該焊罩層所覆蓋。 依照本發明一實施例所述之晶片承載器,這組點膠對 位標記不被焊罩層所覆蓋。 ^ 本發明提出一種晶片封裝體,其包括一可撓性基材、 一線路層、一晶片以及一組點膠對位標記。可撓性基材具 有一矩形點膠區,其中矩形點膠區具有一對長邊以^一對 1291731 18749twf.doc/y 短邊。線路層配置於可撓性基材上,其中線路層具有多個 位於矩形點膠區内之内引腳。晶片,配置於線路層上,並 對應於矩形點膠區,且與這些㈣腳電性連接。這紅_ 對位標記配置於可撓性⑽上,且分佈於矩顧膠區的^ 側。這組點膠對位標記沿著一參考線排列,而參考線鱼 長邊平行,且位於對長邊之間。 ^ 依照本發明一實施例所述之晶片封裝體,參考線與任 一長邊的距離相等。 〃 依照本發明-實施例所述之晶片承載器,組點膠對位 標記包括一第一對位標記以及一第二對位標記。第一對位 標記配置於矩形點膠區的一侧。第二對位標記配置於矩形 點膠區的另一侧。此外,第一對位標記與矩形點膠區之短 邊的最短距離更可以與第二對位標記與矩形點膠區之短邊 的最短距離相等。 依照本發明一實施例所述之晶片承載器,線路層還包 括多條由矩形點膠區内延伸至矩形點膠區外之跡線以及多 個位於矩形點膠區外之外引腳,這些内引腳經由這些跡線 而連接至這些外引腳。 依照本發明一實施例所述之晶片承載器,更包括多個 外引腳接合對位標記,配置於該可撓性基材上。 依照本發明一實施例所述之晶片承載器,更包括一焊 罩層,配置於該可撓性基材上,以覆蓋住部分該線路層。 依照本發明一實施例所述之晶片承載器,這組點膠對 位標記不被該焊罩層所覆蓋。 1291731 18749twf.doc/y 依照本發明一實施例所述之晶片承載器,更包括一封 裝膠體,配置於可撓性基材上,並且將晶片包覆於其; 此外,封裝膠體更可以具有一開口’暴露出晶片之相對於 主動表面之一背面。 、 由於本發明的這組點膠對位標記是位於參考線上,並 由於這組點膠對位標記是位於矩形點膠區的相對兩侧,^ 此當本發明經由熱壓機將晶片壓合於線路層之内引腳後, _ 這組點膠對位標記不會被晶片所遮蔽,並且不容易因為可 撓性基材的變形而導致其對位功能的降低。如此一來,本 發明可以經由這組點膠對位標記確定晶片與可撓性基材之 間的相對位置。是以,當本發明經由點膠機將封裝膠體形 成於可撓性基材上之預定位置時,點膠機不會碰撞到晶 片’並且封裝膠體與晶片之間不容易產生缝隙。 “為讓本發明之上述和其他目的、特徵和優點能更明顯 易廑,下文特舉較佳實施例,並配合所附圖式,作詳細說 明如下。 u / 口 1 【實施方式】 077圖2是本發明一實施例之晶片承載器的示意圖。請參 照圖2,晶片承载器3〇〇主要包括一可撓性基材31〇、一線 路層320以及一組點膠對位標記33〇。在本實施例中,形 ,可撓性基材310白勺材料可以為聚乙醯胺、玻璃環氧樹 ^ 又项丁歸—酸醯亞胺-三氮雜苯(bismaleimide-taiazine, 知0樹脂&、聚酯軟片或是其他具可撓性的材料。由圖2可 ϋ,可撓性基材310具有一矩形點膠區312,其中矩形點 1291731 18749twf.doc/y 膠區312具有一對長邊312a以及一對短邊31处。此外, 可撓性基材310更可以具有多個傳動孔314,而這些傳動 孔314是位於可撓性基材31〇的兩側,並且這些傳動孔 的排列方向與這些短邊312b平行。
線路層320的形成例如是先將銅箱直接壓合於可挽性 基材310上,或是經由黏著層來將銅箔貼附於可撓性基材 310上,之後圖案化此銅箱以形成並且線路層32〇。線路層 320主要包括多個内引腳322、多條跡線324以及多個外弓曰 腳326。廷些内引腳322是位於矩形點膠區312内。這此 外引腳326是位於矩形點膠區312外。這些跡線324是$ 矩形點膠區312向外延伸,而這些跡線324的一端是2、言 些内引腳322電性連接,且這些跡線324的另一端3盥= 些外引腳326電性連接。此外,本實施例更可以經=電= 的方式在内引腳322與外引腳326上形成一層錫層、全^ 或是焊錫層,以增加後續的封裝製程中凸塊或焊球(未^ 示)與引腳322、326之間電性連接的效果。 '曰
廷組點膠對位標記330配置於可撓性基材31〇上,苴 中這組點膠對位標記330是沿著一條參考線Ref排列,並 且配置於矩形點膠區312的兩側。參考線尺#是_條 的假想線,其與這對長邊312a平行並且位於這對長邊31% 之間。較佳的,參考線Ref更可以如本實施例所示,鱼 任一條長邊312a的距離皆相等。 ” 另外,在本實施例中這對點膠對位標記33〇包括一 對位標記332以及-第二對位標記334,其中第一對位 12 1291731 】8749twf.doc/y ,記332與第二對位標記334的外型為十字形。第一對位 標記332配置於矩形點膠區312的一側,並且第二對位標 記334配置於矩形點膠區312的另一側。值得注意的是, 士實施例麟用㈣定本發明,在本發_其他實施例中 „對位標記33〇可具有多個第—對位標332以及 夕個第二對位標記334,且這些對位標記的外型 更可以為圓形、方形、L行或是其他種形狀的對位標記。
承上述,第一對位標記332與這對短邊312b的最短 η第二對位標記334與這對短邊3i2b的最短距離相 二換口之苐對位標圮M2和最靠近第二對位標記322 短邊312b的距離是等於第二對位標記334和最靠近第一 位標記322短邊312b的距離。當然,在本發明的其他實施 例中,更可以視實際上的需要,使得第一對位標記3D與 這對短邊312b的最短距離不等於第二對位標記334對 知:邊312b的最短距離。 /、。、 冉者
— 枣貝靶例逛可以在可撓性基材310上規劃_切 割區域34G,以使得本實施例可以在後續的封|製程中= 依據切割區域340的輪廓來對晶片承載器3〇〇進行裁切, 其中矩形點膠區312、這些内引腳322、這些跡線324、、二 些外引腳326以及這組點膠對位標記33〇是位於 = 340内,這些傳動孔314是位於切割區域34〇外。三 本實施例並非用以限定本發明,在本發明的其他=於’ 中,這組點膠對位標記330也可以視設計上的需二也例 於切割區域340外。 配置 13 1291731 18749twf.doc/y 此外’晶片承載器300更可以包括一焊罩層(s〇lder mask)350,其中焊罩層350是配置於可撓性基材310上, 以覆蓋住部分的線路層320。值得注意的是,這組點膠對 位標記330並不被焊罩層35〇所覆蓋。 另外’晶片承載器300還可以具有多個外引腳接合對 位標記360,其中這些外引腳接合對位標記360是配置於 可撓性基材310上。 本實施例除了提出上述的晶片承載器300外,更可以 將一晶片電性連接於晶片承載器3〇〇上以形成一晶片封裝 體。圖3是本發明一實施例之晶片封裝體的示意圖。請參 妝圖3,首先提供一晶片400。然後以一根或是數根内引腳 322 (圖2)作為可撓性基材31〇與晶片400之間的對位標 6己’將晶片400配置於可撓性基材310之矩形點膠區312 上’其中晶片400之主動表面是面向矩形點膠區312,並 且主動表面的輪廓與矩形點膠區312的輪廓相同。之後經 由一熱壓程序對可撓性基材31〇施加熱量與壓力,使得晶 • 片400電性連接於這些内引腳322 (圖2),以形成一晶片 封I體500,其中晶片4〇〇例如是經由多個凸塊電性連接來電性 連接於這些内引腳322。 之後利用這組點膠對位標記33〇來辨識晶片4〇〇與可 撓性基材310之間的相對位置。然後經由點膠機(未繪示) 將封裊膠體410配置於可撓性基材31〇上並且配置於晶片 4〇〇的周緣,以將晶片4〇〇密封於其内。如此一來,晶片 400就可以叉到封裝膠體4ι〇的保護,而免於外界環境之 14 1291731 18749twf.doc/y 諸如水氣或其他外在因素的傷害。更佳的是,在本實施例 中封裝膠體410具有-開口 412,其中開口 412暴露出晶 片400之相對主動表面之背面4〇2。如此一來,晶片4〇〇 =運作,所產生的熱量就可以直接經由背面4〇2與外界環 土兄的熱父換而快速地排除至外界環境。 值知注意的是,當晶片4〇〇經由熱壓程序而與内引腳
322電性連接之後,外引腳接合對位標記36〇會在方向X 與方向Y上與晶片4〇〇產生相對位移,但是這組點膠對位 標記330卻只會在方向χ上與晶片4〇〇產生較少的相對位 移。是以,相較於可撓性機材31〇上其他的對位標記(如 外引腳接合對位標記36〇),這組點膠對位標記在辨 識晶片400與可撓性基材31〇的相對位置上具有較佳的於 準度。 月 綜上所述,由於本發明具有一組配置於參考線上 膠對位標記,因此當晶片經由熱壓程序而電性連接於内^ 腳之後,本發明能夠經由這組點膠對位標記來準確地 瞻 片與撓性基材的相對位置。是以,相較於習知技= 口本卷月可以經由點谬機來準確地將封襞聲體配置於 撓性基材上之預定位置上而不會撞傷晶片。如此 ' L本發:ΐ出之晶片承載器所製作的片封裝體便能夠I 有較间的良率以及具有較佳的可靠度。 -、 雖然本發明已以較佳實施例揭露如上,铁盆 限定本發明’任何熟習此技藝者,在不脫離:發 和範圍内,當可作些許之更動與潤飾,因此本發; 15 1291731 18749twf.doc/y 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1A至圖1C是習知之經由捲帶自動接合技術來製作 晶片封裝體的流程示意圖。 圖2是本發明一實施例之晶片承載器的示意圖。 圖3是本發明一實施例之晶片封裝體的示意圖。 【主要元件符號說明】 100 :晶片封裝體 110 :可撓性基材 112 :表面 120 :線路層 122 :内引腳 130 :晶片 132 :主動表面 140 :凸塊 150 :封裝膠體 200 :承載平台 210 :熱壓頭 300 :晶片承載器 310 :可撓性基材 312 :矩形點膠區 312a :長邊 16 1291731 18749twf.doc/y 312b :短邊 314 :傳動孔 320 :線路層 322 :内引腳 324 :跡線 326 :外引腳 330 :點膠對位標記 332 :第一對位標記 _ 334 :第二對位標記 340 :切割區域 350 :焊罩層 360 :外引腳接合對位標記 400 :晶片 402 :背面 410 :封裝膠體 412 ··開口 φ 500 :晶片封裝體
Ref :參考線 X :方向 Y :方向 17

Claims (1)

1291731 18749twf.doc/y 十、申請專利範圍: 1· 一種晶片承載器,適於承載一晶片,並與該晶片電 性連接’該晶片承載器包括: 一可撓性基材,具有一矩形點膠區,其中該矩形點膠 區具有一對長邊以及一對短邊; 一線路層,配置於該可撓性基材上,其中該線路層具 有多個位於該矩形點膠區内之内引腳,且該些内引腳適於 與該晶片電性連接;以及 一組點膠對位標記,配置於該可撓性基材上,且分佈 於該矩形點膠區兩側,其中該組點膠對位標記沿著一參考 線排列,而該參考線與該對長邊平行,且位於該對長邊之 間。 2·如申請專利範圍第1項所述之晶片承載器,其中該 可撓性基材具有多個傳動孔,位於該可撓性基材的兩側, 且該些傳動孔的排列方向與該些短邊平行。 3·如申請專利範圍第1項所述之晶片承載器,其中該 參考線與任一長邊的距離相等。 4·如申請專利範圍第1項所述之晶片承載器,其中該 組點膠對位標記包括·· 一第一對位標記,配置於該矩形點膠區的一侧;以及 一第二對位標記,配置於該矩形點膠區的另一侧。 ^ 5·如申請專利範圍第4項所述之晶片承載器,其中該 第一對位標記與該矩形點膠區之短邊的最短距離與該第二 對位標記與該矩形點膠區之短邊的最短距離相等。 18 1291731 18749twf.doc/y 6.如申請專利範圍第!項所述之晶片承_, 線路層具有多條由該矩形點勝區内延伸至該矩形點膠區外/ 之跡線以及㈣位於該矩形轉區外之外㈣,該些 腳經由該些跡線而連接至該些外引腳。 Μ二 入如申請專利範圍第6項所述之晶片承载器,其中該 可撓性基材具有-切割區域,其中該矩形點膠區、該些内 引腳、該些跡線以及該些外引腳位於該切割區域内,:竽 組點膠對位標記以及該些傳動孔位於肋龍外。" 8.如申請專利範圍第6項所述之晶片承載器,其令該 可撓性基材具有-切割區域’其中該組點膠對位標記、該 矩形點膠區、該些内引腳、該些跡線以及該些外引腳位Ζ 該切割區域内,而該些傳動孔位於該切割區外。 9. 如申請專利範圍第!項所述之晶片承載器,更包括 多個外引腳接合對位標記,配置於該可撓性基材上。 10. 如申請專利範圍第i項所述之晶片承載器,更包 括-焊罩層’配置於該可撓性基材上,以覆蓋住部分該 路層。 11. 如申請專利範圍第10項所述之晶片承載器,其中 該組點膠對位標記不被該焊罩層所覆蓋。 12· —種晶片封裝體,包括: -可撓性基材,具有_矩形點膠區,#中該矩形點膠 區具有一對長邊以及一對短邊; -線路層,配置於該可撓性基材上,其中該線路層具 有多個位於該矩形點膠區内之内引腳; 19 1291731 18749twf.doc/y 一晶片,配置於該線路層上,並對應於該矩形點膠 區’且與該些内引腳電性連接;以及 ’ ^ 一組點膠對位標記,配置於該可撓性基材上,且分佈 於该矩形點膠區兩側,其中該組點膠對位標記沿著一來考 線排列,而該參考線與該對長邊平行,且位於該對長邊之 間。 ▲ 13·如申請專利範圍第12項所述之晶片封裝體,其中 該參考線與任一長邊的距離相等。 /、 14·如申請專利範圍第13項所述之晶片封裝體,其中 該組點膠對彳立標記包括: 一第一對位標記,配置於該矩形點膠區的一侧;以及 一第二對位標記,配置於矩形點膠區的另一侧。 15·如申請專利範圍第14項所述之晶片封裝體,其中 該第一對位標記與該矩形點膠區之短邊的最短距離與該第 二對位標記與該矩形點膠區之短邊的最短距離相等。 16·如申請專利範圍第12項所述之晶片封裝體,其中 丨镇路層還包括多條由該矩形點膠區峡伸至該矩形點膠 區外之跡線以及多個位於該矩形點膠區外之外引腳,該些 内引腳經由該些跡線而連接至該些外引腳。 17·如申請專利範圍第12項所述之晶片封裝體,更包 括多個外引腳接合對位標記,配置於該可撓性基材上。 18·如申請專利範圍第12項所述之晶片封裝體,更包 括一焊罩層,配置於該可撓性基材上,以覆蓋住部分該線 路層。 20 1291731 18749twf.doc/y 19. 如申請專利範圍第18項所述之晶片封裝體,其中 該組點膠對位標記不被該焊罩層所覆蓋。 20. 如申請專利範圍第12項所述之晶片封裝體,更包 括一封裝膠體,配置於該可撓性基材上,並且將該晶片包 覆於其内。 21. 如申請專利範圍第20項所述之晶片封裝體,該封 裝膠體具有一開口,暴露出該晶片之相對於主動表面之一 背面。
21
TW095103721A 2006-02-03 2006-02-03 Chip carrier and chip package structure thereof TWI291731B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW095103721A TWI291731B (en) 2006-02-03 2006-02-03 Chip carrier and chip package structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095103721A TWI291731B (en) 2006-02-03 2006-02-03 Chip carrier and chip package structure thereof

Publications (2)

Publication Number Publication Date
TW200731453A TW200731453A (en) 2007-08-16
TWI291731B true TWI291731B (en) 2007-12-21

Family

ID=39461265

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095103721A TWI291731B (en) 2006-02-03 2006-02-03 Chip carrier and chip package structure thereof

Country Status (1)

Country Link
TW (1) TWI291731B (zh)

Also Published As

Publication number Publication date
TW200731453A (en) 2007-08-16

Similar Documents

Publication Publication Date Title
CN105845635B (zh) 电子封装结构
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
JP2008283195A5 (zh)
JP2002158312A (ja) 3次元実装用半導体パッケージ、その製造方法、および半導体装置
TWI453839B (zh) 半導體裝置及其製造方法
KR20080069712A (ko) 회로 장치 및 회로 장치의 제조 방법
JP2014127706A5 (ja) 半導体装置の製造方法
CN105845638B (zh) 电子封装结构
TW201203500A (en) Semiconductor package and manufacturing method thereof
TW200532750A (en) Circuit device and method for making same
TWI311352B (en) Fabricating process of leadframe-based bga packages and leadless leadframe utilized in the process
JP2009076497A5 (zh)
CN102822965B (zh) 具有内嵌式裸片的集成电路封装中的热通孔
CN103281858A (zh) 印刷电路板及其制造方法、倒装芯片封装件及其制造方法
TW200913223A (en) Semiconductor package apparatus
TW200935579A (en) Stacked chip structure and fabrication method thereof
TWI353046B (en) Land grid array semiconductor device packages, ass
TWI291731B (en) Chip carrier and chip package structure thereof
CN214625025U (zh) 芯片和半导体封装器件
US20140099755A1 (en) Fabrication method of stacked package structure
TWI576979B (zh) 封裝基板及其製造方法
KR101617023B1 (ko) 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법
JP2014011403A (ja) 配線基板の製造方法
TW201216439A (en) Chip stacked structure
CN100505232C (zh) 晶片承载器及其晶片封装体