TWI291315B - Electrical connection layout structure of passive component - Google Patents

Description

1291315 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種被動元件之電性連接佈局於 -構，更詳而言之，係關於一種應用於基板中以防止被動元 •件於銲接時產生墓碑效應（Tombstone effect)之電性連 接佈局結構。 【先前技術】 由於半導體製程之進步，以及半導體晶片之電性功能 馨不斷提昇’使得半導體裝置之發展趨於高度集積化。而該 電子產品在高功能及高速化的趨勢下，漸需在半導體封裝 件上佈設有例如電阻器（Resistors)、電容器叩狀it〇rs) .及電感器（Inductors)等被動元件（passive .c〇mponent)，以消除雜訊與穩定電路，藉以提昇或穩定電 子產品的電性功能。 目前，多數之被動元件係安置於基板之表面，該基板 #可為一般印刷電路板（Printed Circuit B〇ard，pcB)或半 導體晶片之封裝基板，然為避免該等被動元件阻礙半導體 •晶片與多數銲接墊（Bonding fingers)間之電性連結，傳旦 統上多將該等被動元件安置於印刷電路板之角端位置，並 .係利用習知表面黏接技術（Surface-Mounting

Technology，SMT)而將該等被動元件藉由銲黏劑（s〇ider

PaSte)固接至該基板預設銲接位置之銲墊（Solder Pad) 上，藉以電性連接至電路板。並且，再透過設於該銲墊之 側旁之例如導電通孔（Via)而可將該被動元件電性連接 19494 5 1291315 至該基灰之例如為電泝 .請參閱第1圖其=接：層或其他線路之線路層。 之電性連接佈局社構。士、、不白知應用於基板之被動元件 -10係提供兩相對設置且右Μ 4板1之預設銲接區 可電性連接於基板1之例如被動元件110 路層120，亦忐甘从 书源層、接地或其它線路之線 々曰 ’、或，、他電子元件，於該銲接區10之：ϋ中— 、干墊100且對應平行於該二桩 _成之基準線❸m n 1G2直線連接所構 拉山〇Λ “而〇又有一例如為導電通孔（Via)之電性連 鳊，亚透過-寬導電線路13〇以 ⑽’而於㈣之銲墊_以—細導電線路14q電= 接至其他訊號線。 准上述之電性連接佈局結構，該係如導電通孔（Via) 之屯性連接端20、二銲墊1〇〇、1〇2及細導電線路ι4〇係 同在一基準線上，當以迴銲（Refl〇[s〇ldaind製程將該 _被動元件110銲接至該預設銲接區1〇之對應銲墊1⑽、 1〇2上時，該電性連接之該銲墊1〇〇之寬導電線路13〇會 •因其線寬較大而可能有偷錫作用，而將銲黏劑自銲墊1〇〇 吸引到寬導電線路130上，並引發二侧之銲黏劑因劑量及 熔化狀態不一致，致使該被動元件11〇之二端受到銲黏劑 之拉力不一致，如圖所示之箭頭A1、A2方向，其中該粗 導線130相較於細導線14〇，具有較大之拉應力，故而容 易產生墓碑效應（Tombstone effect)，使該被動元件no 產生翹起的現象，嚴重者甚至使該被動元件丨丨〇翹起之一 19494 6 1291315 端無法電性連接該銲墊1〇2; '細導電線請具有近似於散熱:之 期間可將熱量自銲藝_帶走，而該寬導 、^接 -於另端細導電線路140之散埶 、广、 相較 J速度不―，亦容易產生墓碑^’。造成二鮮塾冷 為電：第2圖，其係顯示該被動元件11。例如 -'、、备™，且係笔性連接於電源端及接地端 於該銲墊100、102平行於w用例中； 99 9/1 、基卓、，泉處個別設有電性連接 :】)：供其個別電性連接至電源端及接地端(未予 乂圖不）。然該連接端22、24係設於該薛塾10 予 應平行於該基準線，使該連接端22、24二者2 ;库導致電感效應過大’因而降低該電容器之電容 效>c ’進而影響產品之品質。 因此’如何提出一種被動元件之電性 Z免習知技術中之種種缺失，以於該被⑹件 防止發生墓碑現象，提高被動元件之銲接效果心 :提：某-類被動元件之電性品質，進而提升產品之品。 貝，貫為目前亟欲解決之技術課題。 【發明内容】 θ鑒於以上所述習知技術之缺點，本發明之主要目的係 f提供—種被動元件之電性連接佈局結構，得使該被動： 件於銲接時避免產生墓碑效應。 本發明之另一目的係在提供一種被動元件之電性連 接佈局結構，得提高被動元件之電性連接品質。 19494 7 1291315 _本發明之再—目的係在提供 *接佈局結構，偟栌古& 件之電性連 、稱俾如尚佈局設計之靈活性。 : 4達上述及其他相關之目的，本發明提 -件之電性連接佈月έ 種被動70 」系包括：-銲接區，俜，…土敬"佈局結構 之輝墊，以供對應接置—被動 相對设直 端，係以一導電線路電 ν電性連接 •之其中一銲執日午板之線路層與該銲接區 . 且垂直於該二銲墊直線連接所成之 籲線’错以供該被動元件 成之基準 產生受力不均的情、兄 避免二鮮塾在基準線方向 M月况，亚防止產生墓碑效應。 八中’該_墊係設於該基板上 -之位置，於一較佳垂浐如士 曰亍今版日日片设置 ,+ 叙牷μ%例中，該銲墊可例如為矩形紝禮。 ,于接技術以銲接於該基板之銲執 二:被動元件可例如為電阻器、電之:塾 >車父佳貫施例中，當該被動元件係為電容器且其一 二鮮墊直線連接電性連接端係同側位於該 之間距、，，崎低電感效應對電容效應之影響。接而 上述該電性連接端係為導 接至該基板之例如電、肩# 孔（Vla)，用以電性連 層。 ’源層、接地層或訊號傳輸層之線路 本發明之被動元件之電性連接佈令 電性連接端設於銲接區t _ D、、《構係透過將該 〒接Q之—銲墊直線連接的基準線側 19494 8 1291315 邊且對應垂直於該基準線’以避免該被動元件於銲接時 口又力不均產生暴碑效應；同時，透過本發明之被動元件 之接佈局結構，相較於習知技術，特別係對於例如 為電容器之被動元件，由於該電性連接端係垂直設於基準 線側邊’以縮短二電性連接端之間距，俾可降低電感效應 ^增強電容效應，並可提高該被動元件之電性品質及 該產品之品質。 【實施方式】 、以下係藉由特定的具體實例說明本發明之實施方 熟悉此技藝之人士可由本說明書所揭示之内容輕易地 瞭解本發明之其他優點與功效。 差實施例 請參閱第3圖，係顯示本發明之被動元件之電性連接 佈局結構之第-實施例之示意圖；如圖所示，本發明之被 動兀件之電性連接佈局結構錢勸―基板3中，係包 t.由一鲜接㊄3〇以及至少一電性連接端40，於該銲接區 中係供接置被動元件31G。於本#_巾，該基板3 可例如為印刷電路板（Printed Cireuit如邮咖）或供 接置半導體晶片之封裝基板，而該被動元件係可為電阻 器、電容器或電感器等元件。 該銲接區30係設於該基板3上，且具有二相 ^録墊_、3〇2,以供對應接置該被動元件31()。於本實 •J中D亥1〒墊300、302係設於該基板3之未影塑半導 體晶片設置之位置，且依該基板3所需接置之被動曰元件 19494 9 1291315 一數里而定，並可例如為矩形結構。於該銲接區30 =鮮墊_、302直線接連之基準線側邊設有垂直該基 性連接端4〇’且該電性連接端⑽電性連接該鲜 心 另一電性連接墊302電性連接一導線340,以 電性連接於電性連接墊3〇〇、3〇2之被動元件 性連接端4Q而電性連接至該基板3之線路 ^執本貫施例中’該電性連接端4〇係垂直設於該 ·=:二3〇2所成之基準線的側邊，並經由-粗導電 連接至該辉墊_，而另一銲墊_透 =、-，田Κ線路340電性連接於其他線路層或電子元件 利Γν .彳'圖丁），其中忒電性連接端40可例如為導電通 傅輸層，但亚不以此為限。 被動元件310以迴銲（Reflow-Soldering) f程 墊300之粗導雷蜱玖老 t U畫 亥在干 Γ 黏劑受熱時產生之拉應力 示之箭頭^ 〇、302直線連接之基準線，如圖所 則、向，使該銲墊300、302之受力方向呈垂直 向，相較於習知技術中拉應力係平行共 可免除受力不均以避免產生墓碑現象。相對之 第二實施 佈局4圖’係顯示本發明之被動元件之電性連接 例相同或近圖式。其中，與第-實施 兀件係以相同或近似之元件符號表示，並 19494 10 1291315 省略洋細=敍述’以使本案之說明更清楚易懂。 於本’:化例中’言亥被動元件係為電容器，且該銲墊 ‘ 別具有對應用以電性連接至電源層及接地 •層(未予以圖示)之電性連接端42、44,其中，該電性連 •接端42、44係垂亩执於外 生連 準線的同側邊，且：二;7:旱墊300、302直線連接之基 ‘ /、ίτ、各別透過導電線路332、334而雷 性連接至該銲墊300、302。 動7^牛31G銲接於該銲接區3G之對應銲塾 、3 2日守’因該料3〇〇、3〇2所受之拉應力係垂直於 ;二：：二3〇2所成之基準線，故有效防止產生墓碑 〜―電性連接端42、44係同側設於基準線側邊， J技術，得以降低$广 的間距，相較於習 高該被動亓杜 避免影想電容效應，而可提 ^ 件之電性連接於基板之品質。 篇三實施ϋ 、 •佈局示本發明之被動元件之電性連接 處在於該銲塾=0例所緣製之圖式。與前述實施例不同 -準線兩端設有二，300、302直線連接所成之基 _美 有不止打貫穿孔之標示區50,俾可避免於該 土-义兩端形成電性連接端，導致前述之墓碑效應。 電性件，電性侧局結構，主要係將該 、真 ^、干接區之二銲墊直線連接的基準線側 二接端垂直該基準線，使該被動元件於鲜接 二以防止產生墓碑現象；且相較於習知技 19494 11 1291315 p山以係'如為電容器之被動元件’相對於該銲墊之電性連 =同側設於基準線側邊，而可縮短二電性連接端之間 之電tri低電感以提高電容效應，進而提升該被動元件 切實施例僅例示性說明本發明之原理及其功效，而 ==限制本發明:任±何熟習此項技藝之人士均可 二及㈣下’對上述實施例進行修飾與改 ^圍=’。本發明之權利保護範圍，應如後述之中請專利 【圖式簡單說明】 第1圖係顯示習知應詩基板之被動元件之 接佈局結構； 運 第2圖係顯示采用習知被動元件之電 構且當該被動元件係為電容器之應用例；以及 σ、、、口 第3圖係顯示本發明之被動元件 構之第-實施例之結構示意圖； 电性連接佈局結 第4圖係顯示本發明之被動元件 + 構之第二實施例之結構示意圖；以及％性連接佈局結 第5圖係顯示本發明之被動元件泰 構之第三實施例之結構示意圖。之包性連接佈局結 【主要元件符號說明】 1 ' 3 基板 1Q ' 30 銲接區 iOO、102、300、302 銲墊 19494 12 1291315 110 、 310 • 120 、 320 130、132、134、330、332、334 -140 、 340 ,20 、 22 、 24 、 40 、 42 、 44 50 m

A1 、 A2 、 B 被動元件 線路層 粗導電線路 細導電線路 電性連接端 標示區 箭頭

13 19494

Claims (1)

1291315 十、申請專利範圍： •種被動元件之電性連接佈局結構，係應用於一基板 中，該佈局結構係包括·· 基板，具有線路層； 鈈接區，係設於該基板上，且具有二相對設置之 1干墊，以供對應接置一被動元件；以及 至v —電性連接端，係以導電線路電性連接該基 板之線路層與該銲接區之其中-銲墊，且垂直於該二 銲墊直線連接所成之基準線。 / 2.如申請專利 構，其中， 設置之位置 結 片 範圍苐1項之被動元件之電性連接佈局 该銲墊係設於該基板上未影響半導體晶 〇 & =中請專利範圍第μ之被動元件之半導體封裳結 菁’其中’該銲墊係為矩形結構。 之電性連接佈局結 接置於該基板之銲 4·如申請專利範圍第丨項之被動元件 構，其中，該被動元件係以銲黏劑 墊上。 5. :申=利範圍第4項之被動元件之電性連接佈局結 ^^’該被動元件係以稍⑽丨瞥心 衣私銲接於該基板之銲墊上。 ^ ::申Π利之被動元件之電性連接佈局結 之其;:者為電阻器、電容器及電感器 如申請專利範圍第丨或6項之被動^件之電性連接佈 19494 14 6· 1291315 二：構’其中’當该被動元件係為電容 係各別具有對應之電性連接端時 ：-=墊 8. „之間：，並可透過耦合以增強電容效應。 Μ甘士 肖㈣％件之電性連接佈局結 9. 冓，”中，該電性連接端係為導電通孔（Via)。 =申Ϊ:利範圍第1項之被動元件之電性連接佈局結 /、，该基板係為印刷電路板及半導體晶片之封 衣基板之其中一者。 10·如申請專利範圍第丨項之被動元件之電性連接佈局結 構，其中，該線路層係為電源層、接地層及訊號傳輸 層之其中一者。 •戈申明專利範圍第1項之被動元件之電性連接佈局結 構’復包括：於該銲墊區之二銲墊直線連接所成之基 準線兩端設有禁止打貫穿孔之標示區。

15 19494