TWI289855B - Anti-fuse one-time-programmable nonvolatile memory cell and fabricating and programming method thereof - Google Patents

Description

1289855 13064twf.d〇c/〇〇6 九、發明說明： 【發明所屬之技術領域】 有關ί發蚊義於—種轉錄記憶鮮元，且特別是 ί1 =種反賴單対__揮雜記_單元及ί ^方法、可編财法鱗取—賴單元之方法。-【先前技術】 變為電Ιίίί快速發展，_料儲存技術已 # "皿 11嵩式消費電子產品中，固態資料儲存 :更朝向小型化、簡單化、低成本的目標邁進。固離資 料儲存技術（例如為可抹除可編程唯讀記憶體（EPR0My 電子可抹除可編程唯讀記憶體（EEPR0M)等技術）將 常，合發展高速的應用裝置，尤其是具有複雜與昂貴程序 之馬速應用裝置。然而，就許多消f性電子產品而言，相 較於高速度，低成本之考量將更為重要。 所以，習知技術才發展出二極體可編程之唯讀記憶體 (diode programmable read oniy memories (DpR〇Ms)):由 於舄要深渠溝隔離與石夕蟲晶層，因此，此二極體可編程之 唯讀記憶體的製程乃過於複雜，故此二極體可編之 記憶體的生錢本將難崎低。 & 基於上述之觀點，故需要發展一種具有小型化、簡單 化、低生產成本的可編程非揮發性記憶體單元。 【發明内容】 本發明提供一種反溶絲單次可編程的非揮發性記憶 體單元及其製造方法、編程方法與讀取方法，以滿足其^ 1289855 13064twf.doc/006 平 ΊΕΝ* 土在观个〇 元，=ΓΐΓ種聽絲單次可編程非揮發性記恃體單 兀，可包括-基板、第三雜質摻雜區、 巧早 絕緣區與-第二絕緣區、一雜質摻‘二了 石夕化金屬層。其中基板具有—第及—多晶 質摻雜區，分別具有一第一極性。第三雜第二雜 近第-雜質摻㈣與第二雜質摻雜摻f區位於鄰 雜區具有與第-雜質摻雜區及第二雜質;雜雜質摻 ==。:熔絲乃是配置於第三雜質二， 弟絕緣&與一弟二絕緣區分別上 第二雜質摻雜區上。-雜質摻雜的多晶石H貝摻雜區與 絕緣區、第二絕緣區以及反炫絲置於第一 置於此雜質摻雜的多晶石夕層上。當此雜質:二if層配 可作為，元線。此第三雜質推雜區（位貝^雜區 板中並藉由第-雜質摻雜區與第巴可埋於基 反熔絲單次可編程非揮發性記憶體單元之此 依照本發_—實施例之反 。 記憶體單元，其中反熔絲之厚度介㈣生 間。f一實施例中，每一絕緣區具有介於約5=_之 3500A的厚度。在另—實施财，每— A至約 層與多晶石夕化金屬層的厚度介於約500A至多晶石夕 在另一實補卜基㈣_p絲板;之間。 第二雜質推雜區一且第三雜質1心 doc/006 區。在一實施例中，每一絕緣區為氧化物區與氮化物區的 其中之一。反熔絲之材質可以為二氧化矽、氧化物-氮化物 -氧化物(〇xide-nitride_oxide (ΟΝΟ))、ai2〇3、Zr〇x 與 Hf〇x 等，其中x代表一整數，為一化學方程數字。當然，在實 施例中，任何製造反熔絲的材質都將難以全部地條列出 來，故不限於上述之材質。 本發明另提出一種反熔絲單次可編程非揮發性記憶 體單元的編程方法。在編程期間，施加一正向編程偏壓於 • 反溶絲單次可編程非揮發性記憶體單元之字元線與位元 線之間。在一實細例中’此正向編程偏壓之範圍介於約My 至約15V之間。結果，將燒灼反熔絲單次可編程非揮發性 各己fe體單元之反溶絲，以形成一已編程區（連結），其可 作為一個二極體。 〃 依照本發明的一實施例所述之反炼絲單次可編程非 揮發性§己憶體單元的編程方法，更包括一反溶絲 程非揮發性記憶體單元的讀取方法，藉由施加一正向讀取 • 偏壓於反熔絲單次可編程非揮發性記憶體單元之位元線 與字元線之間。其中，此讀取偏壓之較佳範圍係介於約 1.2V至約5V之間。 、'’ 本發明並提出一種反熔絲單次可編程非揮發性 ，兀的製造方法，包括下列數個步驟。於一基板上形^一 第-雜質摻雜區。接著，於第一雜質摻雜區上形成一絕緣 二麻在冑⑯例巾’藉由—化學氣相沉積製程而形成此絕 緣層。钱刻此絕緣層之一中間部分直到在底部的第一雜質 1289855 13〇64twf.d〇c/〇〇6 換雜+區暴露出來，結果，將於絕緣層之中間部分形成一渠 屢。藉由剩餘的絕緣層而形成兩相互間隔的絕緣區。接著， 形成:反熔絲於渠溝之底部。之後，形成一第二雜質摻雜 區於^一雜質摻雜區之一部份，其位於反熔絲之底部。第 ^雜貪摻雜區具有與第一雜質摻雜區相反之極性。在形成 • 第—雜質摻雜區的步驟中，在植入雜質後，可藉由一快速 火製程而退火第二雜f摻雜區。然後，形成一雜質捧 亦隹夕曰日矽層於絕緣區與反溶絲上。接著，形成一多晶矽化 金^層於雜質摻雜多晶矽層上。在一實施例中，植入第一 雜貝摻雜區之材質為硼，且植入第二雜質摻雜區為砷與磷 的其中之一。 ^ 本發明之反熔絲單次可編程非揮發性記憶體單元的 尺寸較小、較為簡化，故可產生一微型的反熔絲單次可編 私非揮發性儲存陣列，以有效地節省其製造成本。 *為讓本發明之上述和其他功效、特徵和優點能更明顯 易懂，下文列舉一實施例，並配合所附圖式，作詳細說明 ^ 如下。 【實施方式】 圖1繪示為本發明一實施例之一種反熔絲單次可編程 的非揮發性儲存陣列100之俯視示意圖。首先，請參照圖 1，此反熔絲單次可編程的非揮發性儲存陣列（anti_fuse one-time-programmable (OTP) nonvolatile memory array)l〇0包含三條橫向的字元線u〇、兩條垂直的位元線 120、六個反熔絲130以及三個垂直的厚絕緣區14〇。這些 1289855 13064twf.doc/006 ’、口，子元、線i1〇之材質包括石夕化鶴與捧雜的多晶石夕， 而兩i、垂直的位元線12〇被植入N+離子，且每一厚絕緣 ，140之材質包括氧化物或氮化物的其中之—。此反溶絲 單次^編朗非揮贿儲存陣列·具有六個祕絲單次 可編程的非揮發性記憶體單元，位於這些橫向的字元線 110與垂直的位元線120間的交叉處。 圖2繪不為本發明一實施例之兩個反熔絲單次可編程 的_發性記㈣單元(記憶體料_1與記醜單元2) 之剖面示意圖。請參照圖2,三個P-摻雜區22〇植入於P 井基板210之頂部，以形成具有較佳隔離效果的n+摻雜 區24〇a與240b。埋入P井基板210内之N+摻雜區240a 與2働可分別作為記憶體單元—1與記憶體單元—2的位元 線。N+摻雜區240a與240b (位元線）可於位元線間距上 提供較低的阻抗與較佳的尺寸調整能力。 兩反熔絲280a及280b (如圖所示之材料層）乃分別 形成於兩N+摻雜區240a與240b上。每一反熔絲280a及 # 280b之厚度大於周邊元件的閘氧化層之厚度，使得周邊元 件可傳送一較高的偏壓於反熔絲單次可編程的非揮發性記 憶體單元，以於一編程操作中燒灼此反熔絲。在編程操作 中燒灼一反熔絲材料層將可降低此反溶絲的阻抗，因此， 在已編程之燒灼位置上連結(link)以形成電性連接。三個厚 絕緣區230形成於此三個p-摻雜區220上。在一實施例 中，此厚絕緣區230之材質包括氧化物或氮化物。 一斜向(hatched)影線之字元線290形成於三個厚絕緣 1289855 13064twf.doc/006 區230與兩反熔絲280a及28%上。 包含一 Ρ-摻雜之多晶，夕層25〇 二 ，其中多晶石夕化金屬層260位於ρ__〇 ^^屬^ 上。多晶石夕化金屬層260可用以降低字元線携之阻曰抗， 其中多晶魏金屬層26G可以為—_化鹤層。 2S0 ^^4 290 .^ 2術與位讀24Ga，同#地，記憶 ^約反^2。8%與"^線24% ’其中每一記憶體^元^ 此三厚絕緣區23〇乃是用以隔離n+推雜區（位元線） a及繼與字元線脈在—實施例中，此三厚絕緣區 可例如藉&化學氣相沉積法而形成。在反溶絲單次 可編程的非揮發性域料元之製程巾，此化學氣相沉積 广所需的較低溫度將可有效地降低熱預算咖刪i udget) °絲’相較於魏化隔離方^，由祕絲單次可 編程的非^發性域料元所構成之_密度將會上升。 〇 /σ著介於N+摻雜區（位元線）240a或240b與P-摻雜 區220之間的垂直接觸表面形成一隔離N+/ ρ·基板接合 (ju=tic^)270。在圖中’此隔離N+/ ?_基板接合27〇的區域 之一乃疋以虛線圓圈的方式來強調。此隔離]^+/1>_基板接 合270可隔離記憶體單元―丨與記憶體單元_2之位元線 240a及240b。因此，在記憶體單元」與記憶體單元_2之 間將不需要其他的隔離物，以有效地簡化其製程與製造成 本。 1289855 13064twf.doc/006 口圖3繪示為本發明一實施例之一種編程一選擇的反熔 絲單次可編程的非揮發性記憶體單元之方法。請參照圖 3,本實施例乃是編程位於左侧之已選擇的反熔絲單次可編 程的非揮發性記憶體單元（記憶體單元—1)。在此編程操 作過程中，一適當的編程偏壓施加於記憶體單元1之已選 擇^位元線240a與字元線290，以燒灼此反熔絲r28〇a。在 本貫施例之編程操作過程中，此P井基板21〇與記憶體單 元一2之未選擇的位元線240b乃是浮置的。在另一實施例 藝中，施加於字元線290的編程電壓約為lov且記憶體單元 一 1之位元線240a乃接地。 介於字元線290與位元線240a間的編程偏壓將燒毀 各己’丨思體單元—1之反熔絲280a。結果將在記憶體單元1之 位元線240a與字元線29〇之間形成一已編程區域（連結 (link)) 285。在記憶體單元一 1之讀取操作中，此讀取電流 將由字元線290流向其位元線240a。 相較於未燒毀之反溶絲280b，由於已燒毀之反炼絲 • 28如具有較低的阻抗，在記憶體單元J之反熔絲280a以 及e己丨思體單元一2之反熔絲280b之間的不同阻抗程度將使 得已編程之記憶體單元一丨呈現出邏輯“Γ，，相對地，未編 程之記憶體單元_2呈現出邏輯“〇，，。 圖4繪示為圖3已編程的反熔絲單次可編程非揮發性 &己憶體單元（如圖3之記憶體單元一 1 )之剖面示意圖及其 放大的已編程區域（連結(link)) 285。請參照圖4，已編 程之記憶體單元一 1呈現出邏輯“1”。此已編程區域（連結 11 1289855 13064twf.doc/006 (link)) 285 包含一 p-區塊(bl〇ck)410 與一 n+區塊 420，其 功能例如為一 P-/N+之二極體。由於施加正向編程偏壓， 此已編程區域（連結(link)) 285具有一空乏區（如圖4所 示）’其鄰近於介於P-區塊(bl〇ck)410與N+區塊420之間 的接觸面。

圖5a至5b繪示為本發明一實施例之六個反熔絲單次 可編程非揮發性記憶體單元在編程操作中與經編程操作後 的不意圖，其中這些反熔絲單次可編程非揮發性記憶體單 元乃疋連接於三條位元線與三條字元線。假定此六個未編 程的反熔絲單次可編程非揮發性記憶體單元具有多個N+ 摻雜區與P-摻雜區，以分別作為位元線與字元線。圖％ 繪示為六個未編程的反熔絲單次可編程非揮發性記憶體單 几，其分職接於-橫向的位元線與—垂直的字元線。在 這些未編㈣反熔絲單次可發性記髓單元的苴 中之-將被編程。在圖5a中，此選擇的未編程的反溶絲單 次可編程非揮發性記憶體單it將以虛線圓圈而圈出。 在本實施例之編程操作過程中，一編程電壓v卯乃是 ，加於此騎的反㈣單切編程_發性鋪體單元之 ^線，且其位凡線乃是接地。在圖5a中，其餘的字元線 =元線乃是浮置的。在另-實施财，此編程電壓vpp 的乾圍從約10V至約15V。 _ ^介於已敝熔料対細_發性記憶體單 二：二 線間的正向編程偏壓(、)的施加期 間’將燒毀已選擇的反麟、單次可編程轉發性記憶體單 1289855 13064twf.doc/006 二 溶糸以編程已選擇的反私絲早次可編程非揮發性 記憶體單元（邏輯“1”）。結果，一已編程之區域（連結(lin'k)) 將幵7成於此已選擇的反溶絲單次可編程非揮 =以作為二極體。在執行編心 二 中’此已編程的反熔絲單次可編程非揮發性記情體單 元乃是以虛線圓圈而指出。 w - 程至/Γ會示為本發明一實施例之反炼絲單次可編 法、單元的三種編程方法，其分別為菲力浦 性钟體單元法。假定每—反麟單対編程非揮發 盔;』早70具有- N+摻雜區與- P-摻雜區，以分別作 ^立1與字元線。在圖6a至6C中之垂直線代表字元線， 之’橫向線代表位元線。在圖6a至6 ，單次可編程非揮發性記憶體單元。當未 味ΪΓ未選擇的反熔絲單次可編程非揮= 體3:==保持不變時，這些已選擇的記憶 憶體單—反炫絲單次可編程非揮發性記 藉由如目6a所示之菲力浦法，當未選 接戈到-反向偏壓（-Vp)時，此，的4體早兀 :受到一正向偏壓（Vp)。如圖 i的正向偏壓（Vp)於已選擇的記 、 π兀 的正向偏壓（Vp/2 )於未選擇的記單_疋以及一已降低 法。如圖6c所示，當施加-已降己^體而執行此Μ 者是一反向鍾（·νρ/3)料選擇的記 13 1289855 13064twf.doc/006 ==(Vp)於已選擇的記憶體單元而執行此Μ法。 二=/2法中之已降低的正向偏壓(νρ/2)以及使用 ‘掉挪二土’已降低的正向偏壓（Vp/”不夠高時，將盔 反熔絲單次可編程非揮發性記憶體單ΐ 糸。在一貝施例中，此νΡ值的範圍由約i ο v至约 =他，擇的記憶體料未被干擾時，可藉由使用 編财法並施加—完整的正向偏壓（vP) 於1體早π，以選擇並編程為邏輯“Γ，。 正向與反向麟與—反熔絲單次可編程非揮發性 :it 元線與字元線的極性_·)有關。假如 Ρ 反料單対触轉發餘㈣單元具有一 推雜區以分別作為其位元線與字元線，當 線接地時，為了讓:::=2性記憶體單元之字元 之次可編程非揮發性記憶體單元 非揮發：：實施例之一種反熔絲單次可編程 的二==成:儲存陣列在經-讀取操作時 η n+摻雜區與-p-摻雜區以分別作 字元線。因此，當圖7所示之橫向線代表2 A ^ T、++直線代表字元線。如圖7所示’此反溶今單 次可編程非揮發性儲存陣列僅具有-已編程的：單：

14 1289855 13064twf.doc/006 :編程非揮發性記憶體單元（邏輯“1”），其以二極體符號 來代表，至於其餘的反熔絲單次可編程非揮發性記憶體單 兀1未編程（邏輯。當讀取此已編㈣反朗、單次可 、、扁私非揮發性記憶體單元時，施加一讀取電壓Vcc於其字 元線且將其位元線接地，至於其餘的位元線與字元線i浮 置的° ®7所示讀頭乃是代表此已編程的祕絲單次可 編程非，發性峨體單元之讀取電朗流向。在一實施例 中，此讀取電壓Vcc值的範圍由約12v至約5v。

圖8緣不為|發明一實施例之一種反溶絲單次可編程 2發性存_德—讀取操料，其如何預防產生讀 退漏電流的示意®。假定如圖8所示之每—反溶絲單次 :、扁％非揮發性$憶體單元具有—N+摻雜區與—換雜 別作為其位兀線與字元線。在圖8所示之九個反溶 ^早:人可編程非揮發性記紐單元巾，當反熔絲單次 揮^記憶體單元的其中之—為未編程之狀態 =輯G )時，其餘人個⑽絲單次可編雜揮發性記憶 ，早二為已編程之狀態（邏輯“r)。圖8中之垂直線代表 相反地，橫向線代表位元線。當讀取未編程之反 总絲早次可編程非揮發性記憶體單元時，—讀取電壓％ ^施加於其字元線謂其位元線連接至-❹m大器 (sense ampler (S/A)) , ^^

貫施例中，此電壓Vee值的範圍由約UV 由於欲讀取之反溶絲 單次可編程非揮發性記憶體單元 15 1289855 13064twf.doc/006 為未編程狀態，故此未編程的反熔絲單次可編程非揮發性 記憶體單元之反熔絲乃未被燒毀。因此，連接於其位^線 之感測放大器將無法偵測到讀取電流的流動。由於已編程 的，域（連結(link))形成在此儲存陣列中之已編程的反= 絲單次可編程非揮發性記憶體單元内，以作為多個p_如+ 二極體，在圖8中以雙虛線圓圈圈出而強調之已編程的區 域（連結(link))將可預防任何之讀取漏電流流經1

的，域（連結），在本實施例中，此已編程的區域'(連結^ 乃是作為一反向二極體(reverse diode)。因此，此反熔絲單 次可編程非揮發性儲存陣列將可防止在讀取操作中之漏電 ，的產生。當異於這些反熔絲單次可編程非揮發性記憶體 單，之其他記憶體單元使用於此儲存陣列中時，圖8中所 強調的路徑乃是顯示可能的讀取遺漏電流路徑。 。圖9a至％為本發明—實施例之—種㈣絲單次可編 私非揮發性憶體單元的製造方法。首先，請來昭圖， 提供一 p井基板910。接著，請參照圖％，藉由：；離子植 ^法而將-P·摻祕92〇形成於此p井基板⑽之上表 面、’其中-材質例如為硼乃被植人於p井基板91G之上表 面:成此P_掺雜區92G。請參照圖9e，配置—厚絕緣層 93=此P_摻雜區上。在一實施例中，此厚絕緣層謂 严化物層。在另-實施例中’此厚絕緣層％。為一 =化^。此外’例如可藉由1難程⑽成此厚絕 術\认’其中此沉積製程例如使用—化學氣相沉積技 另外，此厚絕緣層930之厚度範圍例如由約5〇〇A至 16 1289855 13064twf.doc/006 約3500A。只要能夠維持適當的極性，雖然可確定使用特 定的雜質，但亦可使用其他的雜質。

請參照圖9d，钱刻並圖案化此厚絕緣層930直到底下 之P-摻雜區920暴露出來。結果，將形成多個渠溝94()與 多個分隔的厚絕緣層930,。請參照圖％，沉積多個反熔絲 950於這些渠溝940的底部。在一實施例中，每一反溶絲 950的厚度範圍由約10 A至約1〇〇人。另外，反熔絲95〇 的材質可以為二氧化矽、氧化物-氮化物-氧化物 (〇xide:mtride-oxide (ΟΝΟ))、a12〇3、ZrOx、HfOx 等，其 中x代表一整數，為一化學方程數字。當然，任何製造反 溶絲950的材質將難以全部地條列出來，故不限於上述之 材質。 请參照圖9f，將離子植入於位於這些反熔絲95〇下的 P_摻雜區920之部分，以形成多個N+摻雜區暢而作為多 條N+位兀線。然後，藉由一快速熱退火 anneal (RTA))製程而將此N+摻雜區96〇 (N+位元線）退 ^在-實施财，可於離子植人製程中使糾或填以形 此N+摻雜H 960。其餘的ρ·摻雜區92〇形成多數個p_ :才，區920，其用以隔離多個N+摻雜區_(n+位元線）。 2照圖％，最後，P_捧雜之多晶秒層970沉積於多個厚 全# _ 填入渠溝94G。一多晶石夕化 =層刪積於此p_摻雜之多晶㈣97。上。在一實施 二二，換雜之多晶石夕層970與多晶石夕化金屬層98〇 厗度粑圍從約500人至約細〇A。p_摻雜之多晶石夕層97〇 17 1289855 13064twf.doc/006 •與多晶矽化金屬層980可作為字元線。在一實施例中，多 晶矽化金屬層980可為一多晶矽化鎢層。 本發明之反熔絲單次可編程非揮發性記憶體單元使用 一反熔絲以儲存一邏輯狀態，且此反熔絲單次可編程非揮 發性圮憶體單元之尺寸約為4F2。此反熔絲單次可編程非 揮發性記憶體單元之位元線埋於基板中並由位於基板中之 兩鄰近的雜質摻雜區而隔開。由於本發明之反溶絲單次可 春編程非揮發性記憶體單元的結構簡單，故其生產成本較 低。此外，由於本發明之反熔絲單次可編程非揮發性記憶 體，元的尺寸較小且欲隔開兩記憶體單元間之隔離結構較 為簡化，因此，本發明之反溶絲單次可編程非揮發性記憶 體單7L所構成之儲存陣列將具有較高的密度。 ^ 雖然本發明已以一實施例揭露如上，然其並非用以限 =本發明’任何熟習此技藝者，在不脫離本發明之精神和 I巳，内’當可作些許之更動與潤飾，因此本發明之保護範 圍當視後附之申請專利範圍所界定者為準。 Φ 【圖式簡單說明】 圖1 %示為本發明一實施例之一種反熔絲單次可編程 的非揮發性儲存陣列100之俯視示意圖。 圖2緣示為本發明一實施例之兩個反熔絲單次可編程 的非揮發性記憶體單元(記憶體單元_1與記憶體單元_2) 之剖面示意圖。 — 么如圖3繪示為本發明一實施例之一種編程一選擇的反熔 、糸單-人可編程的非揮發性記憶體單元之方法。 18 1289855 13064twf.doc/006 二立圖:繪示為圖3已編程的反熔絲單次可編程非揮發性 記憶體單元（如圖3之記憶體單元J)之剖面示意圖。 圖5a至5b繪示為本發明一實施例之六個反熔絲單次 ^^揮發性Z憶體單元在編程操作巾與經編程操作後 罔⑽王〇c

八1小砀不赞昍一貫施例之反熔絲單次可編 =揮發性記憶體單元的三種編财法，其浦 法、V/2法與V/3法。 圖7緣示為本發明一實施例之一種反溶絲單次可編 記憶體單元所構成之儲存陣列在經—讀取操作時 圖8繪示為本發明—實施例之__種反熔絲單次 非揮發性儲存_在經—讀取操 = 取遺漏電流的示意圖。 〗XT預防產生項 圖9a至9g為本發明一實施例之一 程非揮發性記憶體單元的製造方法。早久可編 【主要元件符號說明】 發性儲存陣列 100 ··反熔絲單次可編程的非揮 110 :字元線 120 :位元線 130 :反熔絲 140 :厚絕緣區 210 ··基板 220 : P-摻雜區 19 1289855 13064twf.doc/006 230 :厚絕緣區 240a及240b ·· N+摻雜區 250 :多晶矽層 260 :多晶矽化金屬層 270 : N+/P-基板接合 280a、280b :反熔絲 285 :已編程區域 290 :字元線 410 · P-區塊 420 : N+區塊 910 :基板 920、920’ ： P-摻雜區 930、930’ ：厚絕緣層 940 :渠溝 950 :反熔絲 960 : N+摻雜區 970 :多晶矽層 980 :多晶矽化金屬層 Vpp :編程電壓 Vcc :讀取電壓 20

Claims (1)

1289855 13064twf.doc/006 十、申請專利範園·· 編程非揮發性記憶體單元，包括: 1· 一種反熔絲單次可 一基板； 性 一第一雜質摻雜區 位於該基板上且具有一第一極 摻雜區，位於該基板上且具有—第一極性; 區與該；「區，位於該基板上之該第-雜質摻雜 第二極=7=，間:而該第三雜質摻雜區具有- 4質編的該第一極性相反;以及 ζ弟- 一反熔絲，配置於該第三雜質掺雜區上。 捏^如申請專利範圍第1項所述之反熔絲單次可編程非 軍务性^憶體單元，更包括： 第一絕緣區，配置於該第一雜質摻雜區上；以及 一第二絕緣區，配置於該第二雜質摻雜區上。 • 如申請專利範圍第2項所述之反熔絲單次可編程非 ♦ 5性讀、體單元，其中該H緣區與該第二絕緣 介於約5〇〇A至約3500人的厚度。 “ 4·如申睛專利範圍第2項所述之反溶絲單次可編 軍發性記憶體單元，其中該第一絕緣區與該第二絕緣區 材貝包括氧化物與氮化物的其中之一。 °° 播饮5·如申請專利範圍第2項所述之反溶絲單次可編程非 揮务性記憶體單元，更包括： ^ 雜質摻雜的多晶矽層，位於該第一絕緣區、該第 21 1289855 13064twf.doc/006 絕緣區以及該反熔絲上；以及 一多晶矽化金屬層，位於該雜質摻雜的多晶矽層上。 6. 如申請專利範圍第5項所述之反熔絲單次可編程非 揮發性記憶體單元，其中該雜質摻雜的多晶矽層與該多晶 矽化金屬層可定義為一字元線。 7. 如申請專利範圍第5項所述之反熔絲單次可編程非 揮發性記憶體單元，其中該雜質摻雜的多晶矽層為一 P-摻 雜的多晶矽層。 瞻 8.如申請專利範圍第5項所述之反熔絲單次可編程非 揮發性記憶體單元，其中該多晶矽化金屬層為一多晶矽化 鎢層。 9. 如申請專利範圍第5項所述之反熔絲單次可編程非 揮發性記憶體單元，其中該雜質摻雜的多晶矽層與該多晶 矽化金屬層的厚度介於約500A至2000A之間。 10. 如申請專利範圍第1項所述之反熔絲單次可編程 非揮發性記憶體單元，其中該第一雜質摻雜區與該第二雜 φ 質摻雜區為P-摻雜區。 11. 如申請專利範圍第1項所述之反熔絲單次可編程 非揮發性記憶體單元，其中該第三雜質掺雜區為N+摻雜 區。 12. 如申請專利範圍第1項所述之反熔絲單次可編程 非揮發性記憶體單元，其中該第三雜質摻雜區可作為一位 元線。 13. 如申請專利範圍第1項所述之反熔絲單次可編程 22 1289855 13064twf.doc/006 非揮發性記憶體單元，其中該反熔絲之厚度約10人至約 ιοοΑ。 14·如申清專利範圍第1項所述之反炫絲單次可編程 非揮發性記憶體單元，其中該反熔絲之材質係選自於由二 氧化矽、氧化物·氮化物-氧化物（oxide-nitride-oxide (ΟΝΟ))、Al2〇3、ZrOx與HfOx所組成之族群，其中x為 整數，為一化學方程數字。

15·如申請專利範圍第1項所述之反熔絲單次可編程 非揮發性記憶體單元，其中該反熔絲單次可編程非揮發性 記憶體單元之尺寸約為4F2。 X 16·如申請專利範圍第1項所述之反炼絲單次可編程 非揮發性記憶體單元，其中該基板為一 p井基板。 17·如申請專利範圍第1項所述之反熔絲單次可編程 非揮發性記憶體單元，其中該反熔絲單次可編程非揮發性 記憶體單元可被編程以燒毀該反熔絲而形成一連結，其a 義為，一極體。 18·如申請專利範圍第丨項所述之反熔絲單次可 非揮發性記憶鮮元，其巾該反熔料次可編程非揮 記憶體單元為一反熔絲單次可編程非揮發性儲存陣列 部份，_反減單次可編料揮發性儲存㈣ 該反熔絲單次可編程非揮發性記憶體單元而組成。 19.-種反㈣單次可編程非揮發性記憶體單 程方法i ^紐熔料対編財揮發性記憶體單元為L 反熔絲單次可編程非揮發性儲存陣列之一部份，且該反熔 23 1289855 13064twf.doc/006 絲單次可編程非揮發性記憶體單元的編程方法包括·· 提供一反熔絲單次可編程非揮發性記憶體單元，包括： 一基板， 一第一雜質摻雜區，位於該基板上且具有一第一 極性； ~ 一第二雜質摻雜區，位於該基板上且具有一第一 極性； 弟二雜貝推雜區，位於該基板上之該第一雜質 ® 摻雜區與該第二雜質摻雜區之間，而該第三雜質摻雜區具 有一第二極性，其中該第二極性與該第一雜質摻雜區與^ 弟一雜質推雜區的該第一極性相反；以及 一反熔絲，配置於該第三雜質摻雜區上；以及 施加一正向編程偏壓於該反熔絲單次可編程非揮發性 纪憶體單元之一字元線與一位元線之間，其中施加該正向 編程偏壓可燒灼該反熔絲單次可編程非揮發性記愔 之該反熔絲内之一連結，且該連結可作為一二極^ ]其^ • 於該反熔絲單次可編程非揮發性記憶體單元之該字元 該位元線之間。 ” 20·如申請專利範圍第19項所述之反熔絲單次可編程 非揮發性記憶體單元的編程方法，其中該正向編程偏壓: 範圍介於約10V至約15V之間。 21·如申請專利範圍第19項所述之反熔絲單次可編程 非揮發性記憶體單元的編程方法，更包括： ''王 將一基板以及該反溶絲單次可編程非揮發性儲存陣列 24 1289855 13064twf.doc/006 ’之其餘的位元線與字元線維持在一浮置狀態。 22·如申請專利範圍第19項所述之反熔絲單次可編程 非揮發性記憶體單元的編程方法，更包括： 施加一反向偏壓於該反熔絲單次可編程非揮發性儲存 陣列之其餘的位元線與字元線之間。 23·如申請專利範圍第22項所述之反熔絲單次可編程 非揮發性記憶體單元的編程方法，其中該反向編程偏壓之 β 範圍介於約10V至約15V之間。 ® 24·如申請專利範圍第19項所述之反熔絲單次可編程 非揮發性記憶體單元的編程方法，更包括： 施加一正向偏壓於該反熔絲單次可編程非揮發性儲存 陣列之其餘的位元線與字元線之間。 25·如申請專利範圍第24項所述之反熔絲單次可編程 非揮發性記憶體單元的編程方法，其中該正向偏壓約為該 正向編程偏壓之一半。 〆 26·如申請專利範圍第19項所述之反熔絲單次可編程 /· 非揮發性記憶體單元的編程方法，更包括： 壬 施加一正向偏壓於該反炼絲單次可編程非揮發性儲存 陣列之其餘的位元線與字元線之間；以及 施加一反向偏壓於該反熔絲單次可編程非揮發性儲存 陣列之其餘的位元線與字元線之間。 27.如申請專利範圍第26項所述之反熔絲單次可編程 非揮發性記憶體單元的編程方法，其中每一該正向偏壓^ 該反向偏壓約為該正向編程偏壓的三分之一。 一 25 1289855 13064twf.doc/006 28·如申請專利範圍第19項所述之反熔絲單次可編程 非揮發性記憶體單元的編程方法，更包括： 讀取一數值，儲存於該反熔絲單次可編程非揮發性記 憶體單兀内，其藉由施加一正向讀取偏壓於該反熔絲單次 可編程非揮發性記憶體單元之該位元線與該字元線之間。 29·如申請專利範圍第28項所述之反熔絲單次可編程 非揮發性記憶體單元的編程方法，更包括：

一將該反熔絲單次可編程非揮發性儲存陣列之其餘的位 元線與字元線維持在浮置狀態。 3〇·如申請專利範圍第28項所述之反熔絲單次可編程 ^揮發性記憶體單元的編程方法，其中該正向 乾圍介於約L2V至約5V之間。 ^之 ο Ί ·—種反熔絲單次可編程非揮發性記憶體單元的制 &方法，包括·· 衣 提供一基板； 於該基板上形成一第一雜質摻雜區； 於該第一雜質摻雜區上形成一絕緣層； 部的Ϊ絕緣層之—中間部分直到位於該絕緣層之底 部八^弟—雜質摻雜區暴露出來，以於該絕緣層之該中間 隔is:渠溝，並藉由剩餘的該絕緣層而形成兩相互二 ^亥、溝之底部上形成一反溶絲；以及 份，形成Γ第二雜質摻雜區於該第一雜質摻雜區的一部 ^而"亥第二雜質摻雜區位於該反熔絲之下方，且該第二 26 丨 64twf.doc/006 1289855 雜質摻雜區具有與該第―雜質摻㈣相反之極性。 非揮造 及該=f:r一些相互間隔的絕緣區以 形成一多晶石夕化金屬層於該雜質摻雜多晶石夕層上。

33. 如申请專利範圍第31項所述之反溶絲單次可 非揮發性記‘随單元的製造方法，在形第二雜換^ 區之步驟後，更包括退火該第二雜質掺雜區。…隹 34. 如申請專利範圍第31項所述之反熔絲單次可 非揮發性記㈣單元的製造方法，其巾該基板為—p井^ 板，而該第一雜質摻雜區為—p_摻雜區，且該第二雜質摻 雜區為一 N+摻雜區。 、多 35. 如申請專利範圍第31項所述之反熔絲單次可編程 非揮發性記憶體單元的製造方法，其中該第一雜質摻雜區 乃是植入硼。 36·如申請專利範圍第31項所述之反熔絲單次可編程 非揮發性記憶體單元的製造方法，其中該第二雜質摻雜區 乃是植入石申及構的其中之一。 37·如申請專利範圍第31項所述之反熔絲單次可編程 非揮發性記憶體單元的製造方法，其中形成該絕緣層之步 驟乃是藉由一化學氣相沉積製程而執行。 27