TWI288951B - Method utilizing compensation features in semiconductor processing - Google Patents
Method utilizing compensation features in semiconductor processing Download PDFInfo
- Publication number
- TWI288951B TWI288951B TW094114949A TW94114949A TWI288951B TW I288951 B TWI288951 B TW I288951B TW 094114949 A TW094114949 A TW 094114949A TW 94114949 A TW94114949 A TW 94114949A TW I288951 B TWI288951 B TW I288951B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- mask
- line
- compensation
- edge
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title abstract description 24
- 239000000463 material Substances 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 19
- 239000011800 void material Substances 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 239000006117 anti-reflective coating Substances 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 49
- 230000008569 process Effects 0.000 abstract description 24
- 238000000206 photolithography Methods 0.000 abstract description 15
- 230000000694 effects Effects 0.000 abstract description 10
- 238000000059 patterning Methods 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 16
- 238000011161 development Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 108010028778 Complement C4 Proteins 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 241000555745 Sciuridae Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 108091008695 photoreceptors Proteins 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
1288951 九、發明說明 【發明所屬之技術領域】 本發明係最通常有關於一種半導體元件製造中之光學 微影和蝕刻製程順序,特別是有關於一種於半導體元件圖案 、化(Patterning)時,改善關鍵尺寸(CD)的一致性、減少近接 效應(Proximity Effects)、改善元件特徵的定義和縮短線端。 【先前技術】 在今日快速進展的半導體製造工業中,增加元件積集度 的需求須將元件特徵做得愈來愈小並且彼此愈來愈靠近。定 義並最終產生元件特徵的最關鍵步驟為光學微影和蝕刻操 作。如此,可能可以光學微影和/或蝕刻製程的先進技術來 達到較高級之元件積集度。為了滿足此種需求,如光學鄰近 修正(OPC)製程之增加光罩解析度的製程便經常地被提出。 光學鄰近修正製程的目的係在於減少光學微影中的近 接效應。在金屬氧化半導體(M0S)元件中,以光學微影步驟 圖案化每一個組成層(即薄膜層和摻雜層)。光學微影承擔以 感光薄膜塗佈於基材(如半導體晶圓)上,一般稱為光阻,再 投射光線穿過光罩來使感光薄膜曝光,此光罩包括有透明區 域和不透明圖案。光罩圖案係轉移至產生光阻圖案之光阻 層,此光阻圖案係當作後續之摻雜或蝕刻步驟的罩幕。 /口著不透明特彳政邊緣行進的光線產生會放大光線的散 射現象。當光線基材上的光阻層時,光線亦反射離開光阻層 下的次結構,而造成干擾現象。因而,各種現象影響不透明 1288951 2案由光罩至光阻層的投射。當圖案特徵的關鍵尺寸愈小, 述見象便愈明顯,特別是當關鍵尺寸達到光源波一半 時〇 當隔離線相互套疊時,亦即密度擁塞,線同時經歷曝 光這些曝光現象結合而產生引起問題的近接效應。光罩圖 P中之隔離線或最外圍線缺乏元件圖案中之相鄰的不透明 散射特徵。近接效應使具有於不透明光罩圖案中尺寸相同的 隔離線和套疊線(Nested Lines)形成包括有光阻材料中之圖 案的不同尺寸。因而,具有相同罩幕尺寸的隔離線(或最外 圍線)和套疊線需要不同之曝光條件,以產生尺寸相同的元 件特徵。 當密度擁塞特徵(如緊密的平行線或交叉線)同時經歷 +光時运些曝光現象結合而產生引起問題的近接效應。當 移轉至元件層時,由於近接效應造成光線自罩幕圖案之鄰近 正交邊緣發生散射,罩幕圖案中之由正交交叉線所形成之角 落經常產生不受歡迎的圓角結構。即使交叉線的末端部分可 實質上筆直的被印製,但愈接近線交叉處時,近接效應愈大 因而造成交又角之圓角化。 考U条(Scattering马紅&上—也使用係代表用來於光學微影中 修正並減少近接效應的光學鄰近修正技術,並可改正隔離線 和套疊線間的罩幕偏差。根據此技術,沿著實際元件特徵周 邊並靠近實際元件加入類似條形的圖案至光罩中,此實際元 件特徵不會在元件圖案另外有不透明的分散特徵。當曝光^ 生時,光波通過散條而分散,以減少對於最外圍或隔離元件 1288951 用以形成可轉移至元件層之第二圖案,並對準第一圖案而結 合形成單一圖案,單一圖案包括有至少一實質正交角,實質 正交角係由第一邊緣所組成,第一邊緣係由第一圖案和實質 、正交的第二邊緣定義而成,實質正交的第二邊緣係由第二圖 、案定義而成。 在又一方面’本發明提供包括有形成元件層上之圖案的 半導體元件’此圖案包括有複數條端點對端點且相互對準的 線,每一個端點具有至少一個小於丨10奈米之曲線半徑的 角0 在又一方面,本發明提供包括有至少二光罩之光罩組, 此些光罩包括有具有第一圖案之第一光罩、和具有第二圖案 之第二光罩,第一光罩具有不透明和透明部分,第二光罩具 有不透明和透明部分’第一光罩和第二光罩彼此搭配以投影 至一共同表面,其中當第一光罩和第二光罩互相對準時,= 交角係由第一圖案之第一邊緣特徵和第二圖案之 特徵的交又所組成。 運緣 在又-方面,本發明提供包括有形成元件層上之圖 +導體元件’其中此圖案包括有至少_個實質正交角,此 質正交角係由第一光罩圖案所定義之第一邊緣和第二邊緣 定義而成’第二邊緣係實質正交於第一邊緣 ’ 圖案定義而成。 $ —光罩 万面,本發明提供形成半導 統’此系統包括有用以於元件特徵中連續產生實質正^邊 之一組光罩。此光罩組包括有具有第—圖案之第1光罩邊 1288951 具有第二圖案之第二光罩,第— 質正交角係由正交設置:案,、㈣質正交角,此實 案具有透明部分第緣的父又所定義,第二圖 明部分侵入不透明邊緣:角罩落㈣二光罩互相對準時,此透 在又一方面,本發明提供包括有至 用以形成半導體开杜 先罩之光罩組’ 亍等體7L件一層上的圖 件幕圖案之第一光罩、&小 J、 ,,,匕括有具有元 第-光罩,笛Λ 補償特徵和具有第二圖案之 光罩和第二光罩互相對準,以使第二光里之 二洞區域對準補償特徵。一 案化半導體元件之材料列中’本發明提供-種圖 圖案曝光的方式形成圖宰 ^以將先罩 5 , 累於先阻層,其中光罩圖案包括有主 …構特被和至少一個補僧 時,_ 秘特欲,此補償特徵係在進行曝光 呀,補彳員近接效應。此方法 下古更匕括有·以蝕刻方式於光阻層 φ ^ ^案,〆、中蝕刻圖案至少包括有對應 * . i 應之至A 一個蝕刻補償特徵。此方法 更包括有:去除此至少—個_補償特徵。 在又一實施例中,本私明担糾 I月棱供一種於半導體元件之材料 層形成圖案的方法。此方 甘士, 万法包括有:提供具有圖案之光罩, ,、中此光罩包括有主么士摄始 π0構線和至少一條補償線,此至少一條 補4貝線係平行於主結構後。 _ ^ , 再深九阻層係形成於薄膜層上,而薄 膜層係形成於基材上。茈古、土苗^ 此方去更包括有:曝光並顯影來形成 ^圖案於對應於刖述之圖案的光阻層中。然後,以蝕刻方 2薄膜層形成對應於光阻圖案之㈣圖案,其中此姓刻圖 ”匕括有至少-條補償線。接著,去除此㈣圖案,並形成 1288951 保濩材料於蝕刻圖案上。又一光阻圖案形成於又一光阻層 中,此又一光阻層係形成於保護材料上,此又一光阻圖案^ 括有複數個空洞區,而此些空洞區係位於此至少一條補償= 上。然後,進行餘刻步驟以钱刻此些空洞區 ^ 料和補償線。 舌除保遵材 【實施方式】 本發明一方面可克服習知技藝的限制,並提供補償 y例如加人散條至光罩圖案。補償特徵係 = 被去除。補償特徵可藉由使用光二 補 生產相ρ。#、 幕層,並與各種半導體元件 隔離後施例中,補償特徵可為用於與矩陣線之 、$卜圍線相連結的散條。補償特徵係足夠寬來改盖 與其他類似之套疊線位居不同之需求圖宰 圍線的聚焦深度。扃L 八圓茶之膈離線或最外 性對準之元件特符的綠β施例中,補償特徵可為連接二線 相對的端缘段。當此例示的補償特徵被去除時, 子目對的鈿線具有超佳的圖 續使用之光罩組m 集度。本發m面提供依 輪廟鮮明的正交角#6件階層上之圖案,其中圖案中之 發明之方法血需二!母—個光罩所形成之邊緣來產生。本 而元件之關鍵二實:置好的光阻圖案來進行曝光步驟,因 味著於光罩中之實 上不會被妥協掉。元件圖案的表達意 於本發明的辅助補特m形成於基材上、或相反 、政’此輔助補償特徵係用以加強元件 1288951 圖案之積集度並於後來去除。 本發明可應用於用來圖案化由各種材料和厚产製成之 '下層薄膜的罩幕層次’並可用以連結於各種光阻材^和各種 ''曝光工具,如投射式打印機和步進機。本發明亦可用以連結 、 於具有各種波長之各種光源。 第1A圖至第1C圖為通常為彼此水平對準,以指出如 修整罩幕20之圖案200水平對準於光罩4之圖案ι〇〇的上 ❿方,則空洞區域212將會水平對準於補償線112,以最終造 成去除這些特徵,如圖案300所示。圖案3〇〇包括有元件特 徵310,元件特徵310包括有元件線31〇A和元件線段3i〇b 和310C。同樣地,當空洞區域214水平對準於補償線段時, 元件線段310B和310C之間會產生間隔3〇4,其會於以下 說明之。本發明之優點係在於位於元件線段3之邊緣 317和元件線段310C之邊緣318的輪靡鮮明且非圓角之角 落,邊緣317和邊緣318係彼此相對,且相距有距離3〇5, φ 距離305可小至130奈米或更小,邊緣317的角可具有小於 • 110奈米之曲線半徑(請參照第8圖)。補償線112和補償線 段114為可於其他實施例以其他形狀出現的特徵。 第1A圖繚示型成光罩4的圖案1〇〇。圖案1〇〇可為於 各種基材上用以形成半導體元件之各種層次的圖案,圖案 100包括有於其他透明領域之不透明特徵11〇、i 12和丨14。 圖案100並代表曝光和顯影後形成於光罩4之光阻層的對應 圖案。元件線110係不透明的,基本上為用以形成實際半導 體元件中之結構特徵的絡特徵(Chrome Features);補償線 11 1288951 112和114亦係不透明的, 元件圖荦中之穑W 製程窗和提供 ^干固案中之積集度的鉻特徵。當這些補 係包含於光罩4中祐雔触妙;和114 終會被移除,如將-於禁 阻和飯刻圖案時,其最 栘除如將不於第2A圖至第2〇圖。 ❿ 1C圏光所W繪示於第1A圖和第1B圖’並結合來產生第 圖所不之圖案300’光罩組係以正光阻來使用 光阻中,透明曝光區域最終會被顯影並蝕刻掉,且直 透明特徵產生對應之光阻特徵和最終產生對應之實= 特徵。本發明的原理亦可應用於負光阻系統,其中較 真’亦即曝光之光罩的可透光或空洞區域於顯影後保留著' 此顯影f驟顯影掉對應至不透明圖案並不曝光的部分光 阻。為簡單說明起見,前述和以下的討論將以正光阻二對 象,其為今日之先進光學微影製程所最喜好。 …
第2Α圖至第2G圖為繪示用以製作主結構線之製程順 序的剖面圖。第2A圖為繪示形成於基材14之表面8上薄 膜6。薄膜6包括有頂表面16’頂表面16可為用於製作半 導體元件的任何各種薄膜。例如:薄膜6可為多晶矽、多曰 金屬矽化(Polycide)、各種材料所形成的導電層 '或用於製 作半導體元件的任何各種其他材料層。在一些例示的實施例 中,薄膜6可為多層複合結構。基材14可為用於半導體製 作的晶圓、或形成於晶圓上的又一材料層。 第2B圖為繪示通常對應於第ία圖所示之部分2_2的 部分光罩4。光罩4包括有元件線11 0和補償線i丨2,其具 有不透明特徵。不透明元件線i 10係用來於元件層級中形成 12 1288951 對應之隔離主結構特 線112係平;& ,b7°件層級係由薄膜6形成。補償 形成於再 =牛線110。第2B圖為繪示光阻層 以光(如箭頭24所亍圖案化的結構。圖案化牵涉到 M 光,其中可使用不同光源和波長 二彳,’亦即曝光和顯影後,光阻圖案係形成來包 枯有先阻線10和12 达 因為於曝光過程中補償線U2補償近 〜 、又(即光阻線10的關鍵尺寸18)將類似形成光 曰之其他位置之套疊線的對應關鍵尺寸。光阻線1〇係對 罩4之不透明元件線110,並代表半導體元件的主結 、徵。光阻線12係對應於不透明補償線112。
-以光阻圖案為罩幕進行㈣程序,並生產如第2C圖所 不之對應蝕刻圖案。眾所周知,習知之蝕刻製程係應用於可 =成薄膜6並被使用之各種材料。如第2(:圖所示之餘刻圖 ”包括有蝕刻兀件線310A和蝕刻補償線312。蝕刻補償線 312^係對應於如第2B圖所示之光阻線12和光罩4之不透明 浦偵線112。餘刻元件線3 10A係對應於如第2B圖所示之 光阻線ίο和不透明元件線110。蝕刻元件線3i〇a包括有蝕 刻關鍵尺寸316,蝕刻關鍵尺寸316係實質相同於套疊特徵 的對應關鍵尺寸(未繪示)。 在餘刻和後續之去除任何殘留光阻材料之後,形成保護 材料於如第2D圖所示之蝕刻圖案上。保護材料26可以旋 轉塗佈法、化學氣相沉積(CVD)法或其他合適技術來形 成。在—例示實施例中,保護材料26可為有機材料,例如: 八他光阻材料、抗反射覆蓋(BARC)材料、化學氣相沉積的 13 1288951 反射覆蓋材料、或其他與後續之蝕刻步驟連結以產生對薄膜 6之间餘刻選擇性(Selectivity)。在一例示實施例中,保護 材料26可使用如化學機械研磨(CMp)或各種回蝕 (Etch_Back)步驟平坦化。在一特別的例示實施例(未繪示) 中’頂表面28可平坦化實質至蝕刻線31〇a和312。 接著’使用包括有修整圖案2〇〇的修整罩幕2〇來於又 光阻層30中生產又一光阻圖案,又一光阻層30係形成於 保護材料26上,如第2E圖所示。修整罩幕2〇包括有不透 明區域216和空洞區域212,其係對準於蝕刻補償線312上 方的透光區域。曝光和顯影製程順序係用來於又一光阻層 30中形成開口 32 ,而開口 32係對應於空洞區域212。空洞 區域212係對準於蝕刻補償線312的上方。 接著’使用蝕刻製程來蝕刻對應於開口 32和空洞區域 212的區域以製作出如第2F圖所示之結構。此蝕刻製程蝕 刻保護材料26和蝕刻補償線312的暴露部分,以製作出開 口 34。高度蝕刻選擇比(薄膜6 ••保護材料26)使補償線312 得以蝕刻製程完全去除。蝕刻之主元件線31〇A保持不變。 接著,使用各種方法以選擇性的去除保護材料26而留下如 第2G圖所示之蝕刻元件線31〇a。由於最終係以不會與元 件線310A之完整性妥協的製程來去除補償線312,故光罩 4之補償線112的寬度無需受限制。如此,便可使用亦可稱 為散條之全尺寸補償線112。補償線i丨2可包括如第圖 所示之不透明線110的相同寬度。此點將結合第3圖來作進 一步討論。 14 1288951 雖然繪示於第2A圖至第2G圖的剖面圖通常係對應於 其兩側為第1A圖之補償線1 12的中央元件線丨丨〇,應瞭解 的是繪示於第1A圖之右邊的結構,即兩線性對準元件線 110以及位於其間的補償線段114,經過相同的製程操作程 序以生產縿示於第1C圖之圖案300之右邊的結構,即相距 有間隔304之餘刻元件線段310B和31〇c。在形成光阻線 和對應蝕刻線,以對應於第1A圖所示之由元件線段丨丨〇和 線段114所組成的複合結構後,使用修整罩幕2〇之空洞區 域214來於補償線段114上之光阻圖案形成一空洞。然後, 使用#刻製程來生產包括有相距間隔3 〇4之餘刻元件線段 310B和310C的蝕刻結構,此蝕刻結構係對應於不透明補 仞線段114。線段310B和310C之相對兩端並未被定義、 或被光學微影製程不利地影響,因而展現出超佳的圖案完整 性。 ^ 在又一例示實施例中,如第1A圖所示之圖案1〇〇的罩 幕圖案可額外地包括閃光虛設物(Flare Dummies),閃光虛設 物係設置遍及罩幕層。閃光虛設物係加入至罩幕層的不透明 特徵,以增加目案密度,因而辅助自動終點^則。閃光虛設 物通常係設置於缺少其他不透明特徵的罩幕區域中。閃光虛 設物因而不近似於主動元件特徵。如同補償線112和補償線 段114 ’閃光虛设物亦會被餘刻,再被如帛2D圖至第扣 圖所不去除補償線3 12之後續光學微影和蝕刻步驟所去 除:除補償結構外,閃光虛設物可出現,在以修整光罩圖案 化後再被用以去除補償特徵的同樣後續钱刻步驛所去除。 15 1288951 套立線位於相同的兀件芳鄰區(Neighb〇rh⑽d),故補償線 ^可70王減輕於光學微影製程和蝕刻製程中之隔離線與 密集線間的近接效應和聚焦深度問題。鄰近之補償線ιΐ2^ 和112B彼此相距有距離46,而空洞區域212的每一邊懸掛 有相距間隙48的補償'線U2A。距離46可等於或大於元件 圖案中相鄰元件線間的最小間隔。修整空間(即間隙48)係選 擇來充分地暴露出银刻補償線312±方的區域,且係針對不 透明補償線"2之尺寸的典型設計。在一例示之實施例中, 間隙48可等於製程階段準確度、和罩幕對準與投影系統間 之罩幕疊置誤差(Mask 0verlay £叫之和的均平方根的兩 倍。間隙48亦可使用其他距離於其他例示之實施例中。 —在本發明之又一方面,如第4A_4B圖、第“Μ圖、 和第6A-6B ®所示之例示光罩組係依續使用並藉由 212G圖所示之製程步驟,來產生半導體元件之—層中 -複合圖案。換言之’第一光阻圖案係用來產生光敏薄臈中 之第-圖案’此光阻薄膜接著以如触刻或植人的方式移轉 疋件階層。接著’去除第一光阻圖案,並以光罩組之第 罩來於光阻材料中形不同的第二圖案’此第二圖案係形:在 已部分圖案化之元件階層上。然、後,以第二圖案進行如 或植入之又··圖案轉移操作。當各罩幕圖案彼此對準時 某種意義上,元件階層上所形成之圖案為兩個 體。請參照第4A圖、圖、第6Α_$7Α@复: 光罩310'41()、51()和㈣係用以形成先移轉至 去除之第一光阻圖案;第二光罩32〇、42〇、52〇和62 = 17 1288951 4A圖、第5A圖、第6A圖和第7A圖)係用以形成先移轉至 元件階層再去除之第二光阻圖案。當用來移轉光阻薄膜中之 圖案至下層材料的圖案轉移操作為蝕刻時,使用選擇性蝕刻 -步驟,以使於兩光罩階層皆透明、未被光阻圖案覆蓋且被飯 一刻兩次的區域不會在第二蝕刻操作中被過度蝕刻<受損。以 下之例示實施例的敘述係有於正光阻系統,其中於曝光和顯 影之後,不透明的罩幕特徵成為光阻圖案,而透明區域則為 φ 光阻圖案巧的開放區域。對負光阻系統而言,反之亦然,習 於此技藝之人士應可知本發明亦可應用於負光阻系統,其光 罩的極性相反於正光阻系統的光罩組。 第4A圖和第4B圖為繪示一光罩組用以結合產生半導 體元件之單一元件階層中之圖案。第一光罩31〇包括有包含 不透明部分314和透明部分312之圖案,邊緣317係位於不 透明部分314和透明部分312之間。第二光罩32〇係與第一 光罩310結合在一起使用,並包括有包含不透明部分 | 和透明部分322之圖案。邊緣326係位於不透明部分324 和透明部分322之間。第4B圖亦以虛線繪示與第二光罩32〇 之圖案對準的第一光罩31〇之圖案325。然而,應可理解的 是,在第一光罩310之特徵已轉移至元件階層後,第二光罩 圖案係對準於半導體元件階層。第4B圖繪示性地指出第一 光罩圖案與第二光罩圖案的對準。如帛4A靜帛4B圖所 承之第一光罩與第二光罩係分別使用如第2A_2G圖所示之 製程步驟,來產生第4C圖所示元件階層之圖案33〇。根據 圖案轉移操作為蝕刻之例示實施例,圖案33〇可包括有未蝕 18 1288951 刻區域3 3 1和蝕刻區域3 3 3,而位於各自區域間之邊緣代表 較高之未餘刻區域3 3 1和較低之蝕刻區域3 3 3間之一臺階。 圖案330包括有由邊緣334與邊緣336的交叉所形成之實質 正交角332,邊緣334係由第二光罩320之邊緣326所產生, 邊緣336係由第一光罩310之邊緣317所產生。同樣的原則 應用於由苐5A圖之第一光罩410和第5B圖之第二光罩420 所代表之光罩組,其係依序用來產生如第5C圖所示之圖
案。第一光罩410之圖案包括有不透明部分414和透明部分 412,邊緣416係位於不透明部分414和透明部分412之間。 第二光罩420之圖案包括有包含由邊緣426所分開之不透明 部为424和透明部分422。根據圖案轉移操作為蝕刻操作之 例不實轭例,圖案430包括有未蝕刻端線432和蝕刻區域 431。未蝕刻端線432之相對端點435包括有由邊緣436盥 邊緣438的交叉所形成之實質正交角434,邊緣4%係由第 一光罩41〇之圖案的邊緣416所產生,邊緣438係由第二光 罩420之邊緣426所產生。 第6A圖和第6B圖為繪示第一光罩51〇之圖案盘第 光罩550之圖案,其一起使用來產生第6c圖所示^圖 530。第-光罩510之圖案包括有包含不透明部分5"、 明部分5!2之圖案和形成不透明部| 514和透”分$ 之界限的邊緣。第二光罩520之圖案包括有不透明部分5 和透明部分522,苴間且右碡絵^ 八間具有邊、緣526。圖案530包括 敍刻區域之第一區域532、和可為未蝕刻區 534,未㈣區域為在每—次圖案轉移操作時被光阻^: 19 1288951 的區域,即第一光罩510之圖案和第二光罩520之圖案二者 皆為不透明之區域。圖案530包括有由邊緣536與邊緣538 的父叉所形成之實質正交角540,邊緣536係由第二光軍 之邊緣5M所產生,邊緣538係由第〆光罩51〇之邊緣 所產生。 第7A圖至第7C圖為繪示又一例示實施例。第7A圖為 繪示所需求之圖案600,如第7A.1圖所示之第一光罩61〇 之圖案包括有由邊緣616所分開之不透明部分614和透明部 分612。第一光罩61〇之圖案亦包括有複數個角618。光幾 微影接著蝕刻製程與第一光罩610之圖案(第7Α.1圖)—起 使用來產生如第7Α·2圖所示之圖案617。圖案617具有圓 角615。光學鄰近修正(〇pc)技術可用以幫助圖案617的形 成。第7β圖之第二光罩620之圖案包括其間具有由邊緣626 之不透明部分624和透明部分622。第二光罩620之圖案的 角628通常係對準於第一光罩610之角618。習知之光學微 影裝置或高解析度光學微影機台(例如:電子束或遠紫外線 幅射)可用以形成第二光罩62〇之圖案於蝕刻圖案上。可進 行進一步之蝕刻以產生如第7C圖所示之圖案630。當來自 第一光罩610之圖案和第二光罩62〇之圖案的後續圖案被陸 續地蝕刻至元件階層時,便產生具有實質正交角的元件 圖案630。元件圖案63〇包括有未蝕刻區域632和蝕刻區域 634。 一 在一例示實施例中,使用任何上述光罩組所產生之元件 階層可為多晶矽層、多晶金屬矽化層、金屬層、介電層、或 20 1288951 製造半導體元件之各種其他之一。 第8圖為繪示由本發明所產生之實質正交角736的放大 近距離視圖,其可代表第7C圖之東北部的角636。角736 -係由正交線段740和742交叉而成。角736可包含小幅度曲 .線。在一例示實施例中,部分734可為蝕刻部分,如第7 圖之蝕刻部分634 ;部分732可為未蝕刻部分,如第7圖之 未蝕刻部分632。在又一例示實施例中,部分734可為未蝕 • 刻部分;部分732可為蝕刻部分,而角736可代表如第⑴ 圖之角3 18。 前面的敘述僅在闡述本發明的原則。雖未明確地於此4 述,然熟習此技藝者應可設計各種安排,具體化本發明之4 神和範圍。再者,此處列舉的所有實施例與條件語句係為^ 學目的,以幫助讀者瞭解本發明的原則與發明人所貢 念,且可推斷本發明並不受限於此些實施例與條件。又^ 處列舉原則、觀點、本發明實施例和特定例係意指包含发夺 同結構與功能。額外地,此等同結構與功 = =發展的等同結構與功能,亦即不論結構如何:可; 同樣功能的元件。 j貢溶 本發明之實施例的敘述係意圖與 讀’所附㈣料全部敘述的__部分。在敘述中起被潔 如較低」、「較高」、「垂直」、 關用^ 厂 工乃」、下古 地上」、「T」、「頂」和「底」以及其衍生語(如「切 之所附圓示的方位。此些相關用語係為方便描述=::求中 21 1288951 裝置必須建構或操作在特殊方位。 雖然本發明已以一較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神和 範圍内田可作各種之更動與潤飾,因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 第1A圖至第1C圖為平面圖,其中第1A圖為繪示例示 的第一罩幕圖案。 的2二圖τ為綠示與第1八圖之第一罩幕圖案連結之例示 的修整罩幕(Trh^Mask),用以第_之元件結構。 夕制ί二圖至第2G圖為繪示根據本發明製作元件結構線 之製程操作順序的剖面圖。 稱線 第3圖為!會开^太么 第4A圖和第= 之堆疊罩幕層次的平面圖。 光罩之第一和第 圖為分別繪示一光罩組之第一和第二 罩組所形成之圖;圖案的部分俯視圖;第4C圖為繪示此光 弟5A圖和笫 光罩之第一和第圖為,繪示-光罩組之第-和第二 罩組所形成之圖案 分俯視圖;第5C圖為繪示此光 第6A圖和第6 光罩之第-和第二圖幸二刀別緣示-光罩組之第-和第二 罩組所形成之圖; P分俯視圖;第6C圖為繪示此光 矛第7B圖為分別繪示一光罩組之第一和第二 22 1288951 3 = 圖案的部分俯視圖;第7C圖為繪示此光 角的::圖圖為續示由本發明之-光罩組所產生之實質正交 6 :薄膜 主要元件符號說明 4 :光罩 8 :表面 14 ·· 基材 16 18 : 關鍵尺寸 20 24 : 箭頭 26 28 : 頂表面 30 32、 34 ·開口 40 42 - 46 :距離 44 48 ·•間隙 110、112、114 :不透明特徵 112A、112B :不透明補償線 212、214 :空洞區域 304 :間隔 3 10 :元件特徵(第一光罩) 310B、310C :元件線段 312 :蝕刻補償線 314、324 :不透明部分 3 16 ··蝕刻關鍵尺寸 100 、 200 、 300 :圖案 216 :不透明區域 305 :距離 310A :元件線 310A :蝕刻元件線 317、318、326 :邊緣 23 1288951 320、 420 : 第二光罩 325、 330 : 圖案 332 : 角 334、 336 : 邊緣 420 : 第二 光罩 412 > 422 : 透明部分 416 ' 426 : 邊緣 431 : 蝕刻 區域 435 : 端點 434 : 角434 520 : 第二 光罩 514、 524 : 不透明部分 526 ' 536、 > 538 :邊緣 532 : 第一 區域532 540 ·· 角 610 ·· 第一 光罩 612 : 透明 部分 615 ·· 圓角 616 : 邊緣 620 : 第二 光罩 622 : 透明 部分622 628 : 角 632 : 未餘刻區域 732、 734 :部分
322 :透明部分 331 :未蝕刻區域 333 :蝕刻區域 410 :第一光罩 414、424 :不透明部分 430 ··圖案 432 :未蝕刻端線 436、438 :邊緣 510 :第一光罩 512、522 :透明部分 530 :圖案 534 :第二區域 600 :圖案 614 :不透明部分 617 :圖案 618 ··角 624 :不透明部分 626 :邊緣 630 :圖案 634 :蝕刻區域 736 :角 24 1288951 740、742 :正交線段 25
Claims (1)
1288951 區,該對應空洞區係對準於每一至少一蝕刻補償特徵之上,· 以及 進一步蝕刻每一空洞區,以去除該保護材料和該至少一 蝕刻補償特徵。 4·如申請專利範園第3項所述之方法,其中該保護材料 的蝕刻速率係小於該薄膜層的蝕刻速率。 5·如申請專利範園第3項所述之方法,其中該形成該保 護材料的步驟至少包括: 形成一抗反射覆蓋層(BARC)。 6·如申請專利範園第3項所述之方法,其中該形成該保 護材料的步驟至少包括: 一旋轉塗佈步驟和一化學氣相沉積(CVD)步驟其中之 一者。 7·如申請專利範園第3項所述之方法,其中該至少一 償特徵包括: 具有線寬之一線’該對應空洞區係對準於該線之上· 以及 ’ 大於該線寬之一空洞寬度。 8.如申請專利範園第3項所述之方法,更至少包括· 27
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/842,065 US7202148B2 (en) | 2004-05-10 | 2004-05-10 | Method utilizing compensation features in semiconductor processing |
| US11/044,517 US7811720B2 (en) | 2004-05-10 | 2005-01-27 | Utilizing compensation features in photolithography for semiconductor device fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200539311A TW200539311A (en) | 2005-12-01 |
| TWI288951B true TWI288951B (en) | 2007-10-21 |
Family
ID=39228499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094114949A TWI288951B (en) | 2004-05-10 | 2005-05-09 | Method utilizing compensation features in semiconductor processing |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7811720B2 (zh) |
| TW (1) | TWI288951B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI232318B (en) * | 2004-06-23 | 2005-05-11 | Himax Tech Inc | Color filter and the manufacturing method thereof |
| US7939942B2 (en) * | 2007-12-19 | 2011-05-10 | Infineon Technologies Ag | Semiconductor devices and methods of manufacturing thereof |
| US8323857B2 (en) | 2010-12-21 | 2012-12-04 | Ultratech, Inc. | Phase-shift mask with assist phase regions |
| US8324106B2 (en) * | 2011-04-04 | 2012-12-04 | GlobalFoundries, Inc. | Methods for fabricating a photolithographic mask and for fabricating a semiconductor integrated circuit using such a mask |
| US8722320B2 (en) * | 2011-07-27 | 2014-05-13 | Micron Technology, Inc. | Lithography method and device |
| JP2013062433A (ja) * | 2011-09-14 | 2013-04-04 | Toshiba Corp | パターン生成方法、パターン形成方法およびパターン生成プログラム |
| US8785112B2 (en) * | 2011-09-24 | 2014-07-22 | Global Foundries Inc. | Reticle defect correction by second exposure |
| CN103065943B (zh) * | 2013-01-10 | 2016-12-28 | 无锡华润上华半导体有限公司 | 深沟槽刻蚀工艺的关键尺寸补偿方法 |
| US9746783B2 (en) * | 2013-08-15 | 2017-08-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for preventing photoresist corner rounding effects |
| CN103869638B (zh) * | 2014-03-21 | 2016-01-20 | 武汉新芯集成电路制造有限公司 | 一种穿透晶圆的光刻对准方法 |
| US9257277B2 (en) | 2014-04-15 | 2016-02-09 | Globalfoundries Singapore Pte. Ltd. | Methods for extreme ultraviolet mask defect mitigation by multi-patterning |
| CN104238816A (zh) * | 2014-09-04 | 2014-12-24 | 京东方科技集团股份有限公司 | 一种触控面板及其制作方法 |
| US9991167B2 (en) | 2016-03-30 | 2018-06-05 | Globalfoundries Inc. | Method and IC structure for increasing pitch between gates |
| CN116033663B (zh) * | 2023-03-31 | 2023-08-11 | 苏州东山精密制造股份有限公司 | 精细柔性线路板及其线路蚀刻补偿方法 |
| US20250159986A1 (en) * | 2023-11-10 | 2025-05-15 | Samsung Electronics Co., Ltd. | Cut-mask patterning to remove corner- rounding of active regions of semiconductor device |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69319901T2 (de) * | 1992-04-06 | 1999-03-25 | Microunity Systems Engineering, Inc., Sunnyvale, Calif. | Methode zur herstellung eines lithographischen musters in einem verfahren zur herstellung von halbleitervorrichtungen |
| US5424154A (en) * | 1993-12-10 | 1995-06-13 | Intel Corporation | Lithographic emhancement method and apparatus for randomly spaced structures |
| JP3241628B2 (ja) * | 1997-03-21 | 2001-12-25 | シャープ株式会社 | 半導体装置の製造装置 |
| US6043157A (en) * | 1997-12-18 | 2000-03-28 | Advanced Micro Devices | Semiconductor device having dual gate electrode material and process of fabrication thereof |
| JP3023355B1 (ja) * | 1998-12-25 | 2000-03-21 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP2001127171A (ja) * | 1999-10-26 | 2001-05-11 | Matsushita Electronics Industry Corp | 半導体装置及びその製造方法 |
| TW447082B (en) * | 2000-09-07 | 2001-07-21 | United Microelectronics Corp | Method for increasing the line width window in a semiconductor process |
| US6866971B2 (en) * | 2000-09-26 | 2005-03-15 | Synopsys, Inc. | Full phase shifting mask in damascene process |
| DE10055195A1 (de) * | 2000-11-07 | 2002-05-08 | Bosch Gmbh Robert | Verfahren zur Erstellung von ein Objekt geografisch eindeutig referenzierender Appendices |
| US6541166B2 (en) * | 2001-01-18 | 2003-04-01 | International Business Machines Corporation | Method and apparatus for lithographically printing tightly nested and isolated device features using multiple mask exposures |
| TW519746B (en) * | 2001-01-26 | 2003-02-01 | Timbre Tech Inc | System and method for characterizing macro-grating test patterns in advanced lithography and etch processes |
| US7125639B2 (en) * | 2001-03-05 | 2006-10-24 | The Board Of Trustees Of The Leland Stanford Junior University | Molecular transfer lithography |
| KR100599054B1 (ko) * | 2001-04-11 | 2006-07-12 | 삼성전자주식회사 | 투과량 조절 마스크 및 그 제조방법 |
| JP2002341513A (ja) * | 2001-05-15 | 2002-11-27 | Oki Electric Ind Co Ltd | 露光用マスク及びそれを用いた半導体装置の製造方法 |
| US7014955B2 (en) * | 2001-08-28 | 2006-03-21 | Synopsys, Inc. | System and method for indentifying dummy features on a mask layer |
| US7252909B2 (en) * | 2002-04-18 | 2007-08-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to reduce CD non-uniformity in IC manufacturing |
| US6905621B2 (en) * | 2002-10-10 | 2005-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for preventing the etch transfer of sidelobes in contact hole patterns |
-
2005
- 2005-01-27 US US11/044,517 patent/US7811720B2/en active Active
- 2005-05-09 TW TW094114949A patent/TWI288951B/zh not_active IP Right Cessation
-
2010
- 2010-09-20 US US12/886,391 patent/US8158306B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200539311A (en) | 2005-12-01 |
| US20110006401A1 (en) | 2011-01-13 |
| US20050250021A1 (en) | 2005-11-10 |
| US7811720B2 (en) | 2010-10-12 |
| US8158306B2 (en) | 2012-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7202148B2 (en) | Method utilizing compensation features in semiconductor processing | |
| US8158306B2 (en) | Method and system for combining photomasks to form semiconductor devices | |
| KR100354440B1 (ko) | 반도체 장치의 패턴 형성 방법 | |
| TWI523074B (zh) | 製造半導體結構的方法 | |
| US10115726B2 (en) | Method and system for forming memory fin patterns | |
| KR100912990B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| TWI334163B (en) | Method of pattern transfer | |
| US8455162B2 (en) | Alignment marks for multi-exposure lithography | |
| US5300379A (en) | Method of fabrication of inverted phase-shifted reticle | |
| US6509137B1 (en) | Multilayer photoresist process in photolithography | |
| JP2011199321A (ja) | リソグラフ方法 | |
| US8058177B2 (en) | Winged vias to increase overlay margin | |
| US20030228754A1 (en) | Fabrication method for semiconductor hole | |
| TWI300969B (zh) | ||
| CN1688934B (zh) | 半导体器件的制造方法 | |
| KR101096270B1 (ko) | 스페이서 패터닝을 이용한 반도체소자의 미세패턴 형성방법 | |
| US6680163B2 (en) | Method of forming opening in wafer layer | |
| US6630408B1 (en) | Self alignment process to fabricate attenuated shifting mask with chrome border | |
| JP2009016789A (ja) | 半導体素子の微細パターン形成方法 | |
| JP2005159264A (ja) | パターン形成方法及び半導体装置の製造方法 | |
| US7316872B2 (en) | Etching bias reduction | |
| KR100489360B1 (ko) | 불화아르곤 노광원을 이용한 반도체 소자 제조 방법 | |
| US20050255411A1 (en) | Multiple exposure and shrink to achieve reduced dimensions | |
| JP2985884B1 (ja) | 半導体装置の製造方法 | |
| JPH04235554A (ja) | 露光マスク及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |