TWI287295B - Method of forming a raised source/drain and a semiconductor device employing the same - Google Patents

Description

1287295 Ν' — —一… 、、發明:說明' 【發明所屬之技術領域】 本發明是有關於半導體元件，且特別是有關於一種製造 升起式源極/沒極（Raised Source/Drain)之方法、製造電晶體 之相關方法、以及應用此升起式源極/沒極的半導體元件。 【先前技術】 /半導體元件，例如電晶體，之升起式源極/汲極，通常 _係指具有升起式源極/汲極層（形成其源極或汲極之至少一 部分）形成於基材之表面上的源極/汲極，其中此基材係作為 電阳體之基底。升起式源極/汲極常應用於電晶體，藉以利 用屋晶成長所加人之半導體材料，而使金屬接觸從基材之表 面以及源極/汲極之接面（亦稱為“源極/汲極接面”）垂直偏 垂直偏移之釔果，可降低源極/沒極接面之洩漏（電晶體 之總鴻漏的一部分）以及源極/汲極之寄生串聯電阻（會使電 晶體之電流驅動降低）。 、然而，建構升起式源極/汲極可能會在電晶體設計或， 就此而言，任何應用此升起式源極/沒極之半導體元件方面 上，引發某種程度的挑戰。舉例而言，製作源極/汲極之升 起式源極/沒極層時，通常係利用選擇縣晶成長方式，如 ^續^薄膜僅在結晶狀之基材的暴露區上成核與成長，以防 地否曰、成核並成1長在暴露之鄰近介電層上。按照定義，選擇 古κ Γ f長之條件係維持蟲晶成長材料與介電表面之間的 因此，次晶面常形成於升起式源極/汲極層之邊 緣’藉以最小化與鄰近之介電材料，例如電晶體之閘極周 1287295 圍的氧化物或氮化物間隙壁，之界面面積。 在製作於（001)基材上且其閘極沿< 11〇>方向之傳統 電晶體上，次晶面最常沿⑴1}與{311}平面。彳起式源極/ 汲極之形狀通常受限於其次晶面平面的成長速率。舉例而 言，由於{111}平面之成長速率相對低於其他平面，因此與 之相關的平面傾向於水平擴展。如此一來，次晶面可能在間 隙壁與升起式源極/汲極層之間形成環繞閘極之缺口。 若不處理位於升起式源極/汲極層與間隙壁之間的缺 鲁口，後續形成金屬矽化物時，可能會產生穿過源極/汲極接 面之尖峰（Spike)，最後可能造成源極/汲極與基材之間產生 短路。此外，由於源極/汲極通常係在間隙壁形成後，利用 離子植入製程來加以製作，因此源極/沒極接面之深度會受 到次晶面的影響。為了更加了解應用升起式源極/汲極之電 晶體，可參考例如於1991年3月5日發證給Rodder等人之 美國專利編號第4,998,150號專利案，其題目為“升起式源 極 / 沒極（Raised Source/Drain Transistor)” ，以及 2000 年 1〇 • 月24日發證給Kodama之美國專利編號第6，137，149號專利 案，其題目為“具有升起式源極/汲極之半導體元件及其製 造方法（Semiconductor Device having Raised Sourxe-Dfains and Method of Fabricating the same)"，且上揭兩專利在此 一併列入參考。 在選擇性蟲晶成長製程期間之次晶面的成長，已成為許 多參考文件之主題，其中這些參考文件包括Akihiko Ishitani 等人，於1989年5月發行之日本應用物理期刊（JapaneSe

Journal of Appiied Physics)第 5 號第 28 卷的第 841 至 848 1287295 頁中，所提出之“矽選擇性磊晶成長與磊晶/側壁介面的電 性性質（Silicon Selective Epitaxial Growth and Electrical Properties of EPI/Sidewall Interfaces)’’ ，在此一併列入參 考。Ishitani等人提出，應用< i〇0>方向之隔離結構（例如 閘極與位於基材中之淺溝渠隔離區周圍的間隙壁）的矽選擇 性蟲晶成長，以阻止次晶面與疊層缺陷（Stacking Faults)。 透過此研究過程，Ishitani等人觀測到無次晶面之選擇性磊 晶層（epilayers)為近乎沿< i〇〇>方向之隔離結構。同樣 鲁地’應用< 100 >方向之隔離結構之元件的接面漏電會 下降。接面漏電的下降與無次晶面之磊晶層有關。 因此’顯然降低與電晶體之升起式源極/汲極的選擇性 *蠢晶成長有關之次晶面數量，對電晶體之運轉有利。更特別 的是’在升起式源極/汲極之選擇性磊晶成長期間阻止次晶 面的形成有助於降低源極/汲極接面之接面漏電。否則，如 同上述’不想要之金屬矽化物與摻質滲透可能會在次晶面的 邊角處發生，而引發潛在之短路。在選擇性磊晶層/介電質 _ 界面之疊層缺陷的形成也可能取決於形成電晶體之結構的 方位。 因此，此技術需要一種半導體元件，例如電晶體及形成 此電晶體之相關製程，可降低升起式源極/汲極之邊緣上的 次晶面影響，來克服習知技術的缺點。 【發明内容】 藉由本發明之有助益的實施例，可解決或規避上述這些 及其他問題，且可獲得技術優點。本發明之實施例包括在鄰 1287295 近於基材上之電晶體之閘極的間隙壁處形成升起式源極/沒 極，應用此升起式源極/沒極之積體電路的半導體元件。在 一實施例中，本方法包括將閘極沿著基材之< 1〇〇 >方向予 以實質定位。本方法亦包括提供半導體材料，且使此半導體 材料鄰近於閘極之間隙壁，藉以形成升起式源極/汲極之升 起式源極/汲極層，其中此升起式源極/沒極實質上係沿著基 材之< 100>方向。 本發明之另一目的是在提供一種半導體元件，係應用在 • 積體電路，此半導體元件包括實質上沿基材之<1〇〇>方向 的閘極以及位於閘極之相對邊周圍的間隙壁。半導體元件亦 包括源極，且此源極鄰近於其中一個間隙壁，其中此間隙壁 包括升起式源極/汲極層位於基材之上表面且實質上沿著基 材之< 100>方向。此半導體元件更包括汲極，且此汲極鄰 近於另外一個間隙壁，其中此間隙壁包括升起式源極/汲極 層位於基材之上表面且實質上沿著基材之<1〇〇>方向。 上述已相當廣泛地概述本發明之特徵與技術優點，因此 • 可從下列本發明之詳細描述中獲得較佳了解。構成本發明之 申請專利範圍之主體的本發明其他特徵與優點將描述於 後。熟習此項技藝者應該了解的一點是，可相當容易地利用 所揭示之概念與特定實施例來做為修改、或者設計其他結構 或實現與本發明之目的相同之製程的基礎。熟習此項技藝者 也應該了解的一點是，這類等效建構不能脫離如后附申請專 利範圍中所界定之本發明的精神和範圍。 【實施方式】 8 1287295 下列將詳細討論本較佳實施例的製造與使用。然而，應 該了解的-點是，本發明提供了許多可實施之發明概念，： 可廣泛體現於各種具體背景中。所討論之這些特定實施例僅 係用以說明製造以及使用本發明之特殊方式，而非用以限制 .本發明之範圍。 本發明將利用特殊背景，即—種升起式源極/汲極與電 晶體之製造方法及應用此升起式源極/汲極之電晶體，之較 佳實施例來加以描述。然而，本發明之原理通常亦可應用在 •具有類似結構隻半導體元件以及雞體電路上。本方法之優點 與所形成之電晶體更開發出與淺接面電晶體有關之優勢/ 經由深入之基礎與如同熟習此項技藝者所了解的，矽是 一種應用廣泛之半導體材料，而可用來建構半導體元件，例 如電as體。多數構成電晶體之基礎材料的矽基材或晶圓為單 晶矽。在結晶矽中，組成固體之原子呈週期性排列。當整個 固體中均呈週期性排列時，物質定義為由單晶所組成。相反 地，當固體由無數個單晶區所組成時，稱此固體為多晶矽材 # 料。 積體電路中之矽可為單晶矽、多晶矽（稱為複晶矽）以及 非曰曰矽二種形式之其中一種。如上所述，矽基材經常係製作 成單晶形式。結晶中週期排列之原子稱為晶格。結晶晶格亦 包B代表整個晶格之一容積，此容積稱為單位晶胞，且此容 積剎整個結晶結構中規律重複。 石夕具有鐵石立方晶格結構，可視為兩個互相貫穿之面心 立方曰曰袼。因此，分析與形象化之立方晶格的簡化可擴展來 描述石夕結晶。在此之描述，將提及矽結晶中之各種平面，特 1287295 別是{1GG}平面。這些平面料出⑦原子之平面相對於主結 晶轴的方位。^字（XyZ}稱為米勒指數（MiUer Indiees)，係 取決於矽結晶平面與主紝曰紅知> > 丁 /、王、、、口日日軸相父之點的倒數。熟習此項技 衣者應該了解的·—點是，；f 、立！_!» 私圯{xyz}意指所有相等於結晶矽 之對稱性所決定之（Xy2)单— (y )+面的千面。在此亦將提及結晶方 向<xyz>，特別是<100>與<110>方向，其中結晶方向 <xyz>定義為分別垂直於{xyz}平面的方向。請朱考

Armstrong等人所申請且於2〇〇2年5月3〇曰公開之美國專 利申請公開號第2GG2/GG63292號，其題目為“利用特殊電 晶體方位之互補金氧半導電晶體的製程，，，此專利申請案為 結晶矽之不同方位的一個例子，在此一併列入參考/ ^ 現請參照第i圖’第i圖係繪示依照本發明原理之一種 顯示基材105上之方位的數個電晶體實施例之示意圖。將第 -電晶體115與第二電晶體125予以定位，使第一電晶體 115與第二電晶體125之源極（一般標記為“ s”）與汲極（― 般標記為“D”）之間的電流流向實質上均沿著基材1〇5之 < 100>方向。在本實施例中雖然描繪出多個電晶體，但是， 本發明之原理通常同樣可應用在其他半導體元件與積體電 路上。 因此，根據發明之一實施例，基材1〇5上之第一電晶體 115與第二電晶體125具有特定之元件方位，且一製程可用 來降低源極/汲極以及與第一電晶體丨丨5及第二電晶體i h 相關之介電層之間的次晶面。根據上述之方位，第一電晶體 11 5及第二電晶體125之閘極（一般標記為“ g”）、源極§ 與沒極D之方位實質上係沿著基材1〇5之< ι〇〇>方向。以 10 1287295 第一電晶體115為例，第一電晶體u 5之方位降低鄰近於第 一電晶體115之閘極G周圍之間隙壁（一般標記為“sp”） 的源極S與汲極D之邊緣上的次晶面。 現在請參照第2圖至第7圖，第2圖至第7圖係繪示依 照本發明原理之一種建構電晶體之實施例的剖面圖。先從第 2圖開始，利用傳統之半導體製程形成閘極於基材21〇(例如 由矽或矽鍺所構成）上。基材210可以是利用絕緣層上有矽 (Silicon，lnsulator ; soI)技術而形成於埋藏氧化層⑺⑽以 Oxide Layer)上之半導體層。在本實施例中，說明並描繪一 種建構電晶體（例如N型金氧半導體）之製程。當然，在此所 描述之製程通常同樣可應用於其他類型之電晶體與半導體 元件。在第2圖所示之過渡期間處理步驟中，電晶體包括具 有閘極介電層225與閘極電極230之閘極。 在圖示之實施例中，電晶體係自我對準式電晶體，且繪 示出製程的一個時點，此時閘極已利用例如非等向性之乾式 餘刻予以圖案化。此乾式蝕刻可以是反應性離子蝕刻或電聚 蝕刻等廣為熟習此項技藝者所知且受到廣泛接受之實施方 式。基材210包括利用傳統製程所製造之淺溝渠隔離區 240。熟習此項技藝者熟諳製作淺溝渠隔離區240之製程。 如上所述’電晶體之閘極包括閘極介電層225,其中此 閘極介電層225可由閘極氧化層（例如熱成長氧化物或氮氧 化物）或高介電常數介電材料層所組成。雖然電晶體之閘極 電極230係由複晶矽層所構成，但是熟習此項技藝者可理解 到其他材料，例如金屬（如鎢、钽、鋁、鎳、釕、铑、把、 鉑、鈦或鉬）以及金屬化合物（如氮化鈦與氮化鈕），亦可應 11 1287295 用而獲致優勢。 構成閘極電極230之各層的製作通常係利用化學或物 理氣相沉積製程所進行之全面性沉積。形成電晶體之閘極之 製程為熟習此項技藝者所熟知。在一示範實施例中，閘極介 電層225之厚度介於約〇.511111至1〇nm之間，且閘極電極 之厚度介於約50nm至15〇nm之間。閘極電極23〇可由單一 層均勻摻雜之複晶矽層所組成，或者可具有上方重摻雜部以 及下方未摻雜部。 • 如第2圖所示，電晶體係定位為使在電晶體之源極與汲 極之間電流流動方向實質上是沿著基材21〇之<1〇〇>方 向。與此相同的是，電晶體之閘極所處之方位實質上係沿著 基材210之<1〇〇>方向。如同在此所陳述之原因，除了別 的以外，所選定之電晶體方位降低了電晶體之源極與汲極邊 緣處之次晶面。 現請參照第3圖，進行離子植入製程，藉以在鄰近於電 晶體之閘極下方之通道區260的基材210上表面下形成源極 _/汲極延伸層250。源極/汲極延伸層250在鄰近於電晶體之 閘極下方之通道區260的基材210中形成淺接面。一般，製 作電晶體（N型金氧半導體）之源極/汲極延伸層25〇時，係以 閘極作為罩幕，而將砷離子植入基材2丨〇中。當然，亦可利 用其他N型摻質，例如銻以及磷，來製作源極/汲極延伸層 250。進行砷之離子植入製程時，能量程度可約為1千電子 伏特（keV)至5keV，且劑量介於2xl014原子/平方公分至3χ 1015原子/平方公分。源極/汲極延伸層250之示範深度約為 1 5不米。依知在此所述之電晶體的方位’源極及極延伸声 12 1287295 250之方位實質上係沿著基材之⑺之^丨〇〇>方向。 請參照第4圖與第5圖，利關如低壓化學氣相沉積製 程’全面性沉積絕緣層265(例如氮化⑦、氧切或前述材 料之組合）於基材21G與電晶體上。隨後，利用乾式姓刻絕 緣層265直至基材21〇之平坦部，來形成間隙壁27g於電晶 體之閘極周圍的相對壁上。如第5圖所示，間隙壁27〇朝電 晶體之閘極的頂部而越來越細，且通常間隙壁27〇之寬度從 20奈米至50奈米。 請參照第6圖，在溫度介於5〇(rc至9〇(Γ(：下，進行選 擇性磊晶成長製程，例如低壓或超高真空化學氣相沉積製 程，藉以沉積例如厚度介於5奈米至5〇奈米之矽、矽鍺或 反化矽而在電晶體之源極與汲極上形成升起式源極/汲極 層275。依照在此所述之電晶體的方位，源極與汲極之升起 式源極7汲極層275之邊緣的方位實質上係沿著基材210之 < 100>方向。 隨後，在溫度超過100(rCT，進行離子植入與快速熱 回火製程’以摻雜升起式源極/汲極層275，並在基材21〇 中形成源極/汲極區280。通常，在摻雜電晶體（N型金氧半 導體）之升起式源極/汲極層275與源極/汲極區28〇時，係 播雜碟離子且利用閘極周圍之間隙壁270作為罩幕。當然， 亦可利用其他N型摻質，例如銻以及砷，來掺雜電晶體之 升起式源極/汲極層275。進行磷之離子植入製程時，能量 ^度可約為5keV至40keV，且劑量介於lxlO13原子/平方公 刀至5x1015原子/平方公分。雖然已描述利用離子植入製程 來進行升起式源極/汲極層275之摻雜，然熟習此項技藝者 13 1287295 將可理解，亦可利用其他製程，例如臨場（In-situ)摻雜之磊 曰曰成長製程，以在磊晶成長製程期間，將N型摻質導入電 晶體之升起式源極/汲極層275中。 ，因此’電晶體提供與其源極和汲極結合之基材2丨〇中， 與淺接面有關的優點。如第6圖所示，源極/汲極延伸層2 5 〇 位於。P刀之間隙壁270下方，以在源極、汲極（如下所述） 以及電晶體之閘極下方的通道區26〇之間形成電性連接。然 而接面之冰度相當淺，以維持表現出淺接面之電晶體的優 鲁勢，特別是在降低之短通道效應以及“關，，電流或漏電而不 損及“開”電流的方面。 凊參照第7圖，隨後進行金屬矽化製程，以形成與電晶 體之閘極、源極與汲極之接觸29〇。金屬矽化製程包括沉積 金屬，藉以與矽形成金屬間化合物，但在正常處理狀況下， 不/、氧化石夕、氮化物或氣氧化物反應。在金屬石夕化處理中常 :之金屬包括鉑、鈦、鎳、鎢以及鈷，這些金屬與矽形成非 承低電阻率之相態。較佳係利用物理氣相沉積製程(例如利 I用超尚真空、多重反應室之直流磁控濺鍍系統，對超純靶材 進行濺鍍），來沉積厚度實質均勻之金屬於基材210之所有 暴露之表面特徵與電晶體上。 沉積後，金屬層毯覆在閘極電極230之上表面、閘極周 圍之間隙壁270、源極與汲極之升起式源極/汲極層275以 及淺溝渠隔離區240上。由於熱處理（例如快速熱回火製 程）’金屬層與底下之矽反應，而形成電性導電金屬矽化層 於閘極之上表面、以及電晶體之源極與汲極上。接著，利用 例如對金屬矽化層有選擇性之濕式化學蝕刻製程，來移除金 1287295 屬層之未反應部分（例如閘極周圍之間隙壁27〇與淺溝渠隔 離區240)。這些金屬石夕化層形成與電晶體之閘極、源極與 汲極之接觸290。 因此’刚述已介紹升起式源極/汲極之製造方法、電晶 體之製造方法以及具有可容易獲得且可量化之優點的電晶 體。熟習此項技藝者應了解先前所描述之電晶體與相關電晶 體之製造方法的實施例之提出僅係用舉例說明，在降低升起 式源極/汲極之次晶面效應下之其他可提供升起式源極/汲 鲁極之實施例可落在本發明之寬範圍内。 如同上述，升起式源極/汲極之邊緣的次晶面降低升起 式源極/汲極與介電質，例如電晶體之閘極周圍的間隙壁， 之間的接觸。藉由將閘極、源極與汲極實質上沿著基材之< 100>方向定位，若無完全避免，亦可實質降低次晶面之成 長。因此，可避免與半導體元件之次晶面有關的缺點，例如 可能會使源極/汲極與基材產生短路。 雖然本發明與其優點已詳細描述於上，應該了解的一點 鲁是，在不脫離後附之申請專利範圍所界定之本發明的精神和 範圍内，當可作各種之更動、取代與修改。舉例而言，上述 之許多製程可以不同之方法實施，以及以其他製程來取代， 或者採用上述兩種方式之組合。 此外，本申請案之範圍並不限定於本專利說明書所描述 之製程、機具、生產、物質組成、元件、方法以及步驟之特 定實施例中。熟習此項技藝者從本發明之揭露中可輕易了 解，根據本發明可利用現存或日後將發展，且可實質上完成 與在此所述之相對應實施例相同功能或實質上達到相同結 15 1287295 果之製程、機具、生產、从t 屋物質組成、元件、方法或步驟。κ 此，後附之申請專利篇七上丄 寻j靶圍包括在這類製程、機具、生產、紙 質組成、元件、方法或步驟的範圍内。 【圖式簡單說明】 為了更π全了解本發明及其優點，可參照前述之說明 字以及下列圖形，其中： 第1圖係繪示依照本發明原理之一種顯示基材上之方 位的數個電晶體實施例之示意圖。 體：Ji圖7圖係緣示依照本發明原理之-種建構電晶 體之實施例的剖面圖。 主要元件符號說明 100:方向 110 125 225 240 260 270 280 方向 第二電晶體 閘極介電層 淺溝渠隔離區 通道區 間隙壁 源極/汲極區 105 115 210 230 250 265 275 :接觸 基材 第一電晶體 基材 閘極電極 源極/沒極延伸層 絕緣層 升起式源極/沒極層 16

Claims (1)

1287295 :申請專利範圍.: 1· 一種升起式源極/汲極（Raised Source/Drain)之製 造方法’該升起式源極/沒極鄰近於一基材上之一電晶體 之一閘極的一間隙壁，該升起式源極/汲極之製造方法至 少包括： 定位該閘極，以使該閘極實質上沿著該基材之一 < wo〉方向；以及 • 提供一半導體材料，該半導體材料鄰近於該閘極之該 間隙壁，以形成該升起式源極/汲極之一源極/汲極層，該 源極/¾極層之方位實質上係沿著該基材之該< 100>方 向。 2·如申請專利範圍第i項所述之升起式源極/汲極之 製k方法，更至少包括形成一源極/汲極延伸層位於該基 材之一上表面下並鄰近於該閘極下方之一通道區。 • 3 ·如申請專利範圍第2項所述之升起式源極/汲極之 製4方法，其中形成該源極/汲極延伸層之步驟係利用一 離子植入製程。 ^ 4·如申請專利範圍第1項所述之升起式源極/汲極之 製k方法，其中提供該半導體材料之步驟係利用磊晶成長 ”亥半導體材料鄰近於該閘極之該間隙壁。 17 1287295 ^ •如申請專利範圍第1項所述之升起式源極/汲極之 製造方法，其中該半導體材料為矽。 6· 一種電晶體，至少包括： —閘極，該閘極之方位實質上沿著一基材之一 < 1〇〇 >方向’且該閘極具有一間隙壁位於該閘極之一侧壁上； 以及 一源極/汲極，該源極/汲極鄰近於該閘極之該間隙 壁’其中該源極/汲極包括一升起式源極/汲極層位於該基 材之一上表面上，且該升起式源極/汲極層之方位實質上 沿著該基材之該< 1 〇〇 >方向。 7·如申請專利範圍第6項所述之電晶體，其中該源 極/汲極更包括一源極/汲極延伸層位於該基材之該上表 面下並鄰近於該閘極下方之一通道區。 8.如申請專利範圍第7項所述之電晶體，其中該源 極/汲極更包括一源極/汲極區位於該基材之該上表面下 並鄰近於該源極/沒極延伸層。 9·如申請專利範圍第6項所述之電晶體，其中該閘 極更至少包括一閘極電極以及一閘極介電質位於該基材 上0 10·如申請專利範圍第6項所述之電晶體，其中該閘 1287295 極與該源極/汲極更至少包括一接觸。 11· 一種積體電路之半導體元件的製造方法，至少勹 括： i 提供一閘極，並使該閘極之方位實質上沿著一其材之 一 < 100 >方向，提供該閘極之步驟包括： 形成一閘極介電質於該基材上；以及 形成一閘極電極於該閘極介電質上； • 形成複數個間隙壁位於該閘極之相對的複數個側壁 的周圍； 形成一源極鄰近於該些間隙壁之一者，其中形成該源 極之步驟包括於該基材之一上表面上磊晶成長一半導體 材料，以形成該源極之一升起式源極/汲極層，該升起式 源極/汲極層之方位實質上沿著該基材之一 < 100>方 向；以及 形成一汲極鄰近於該些間隙壁之另一者，其中形成該 • 沒極之步驟包括於該基材之該上表面上磊晶成長該半導 體材料，以形成該汲極之該升起式源極/汲極層，該升起 式源極/汲極層之方位實質上沿著該基材之該< 1〇〇>方 向0 12·如申請專利範圍第11項所述之積體電路之半導 體元件的製造方法，其中形成該源極之步驟以及形成該汲 極之步驟更包括形成一源極/汲極延伸層位於該基材之該 上表面下並鄰近於該閘極下方之一通道區。 1287295 13·如申請專利範圍第12項所述之積體電路之半導 體元件的製造方法，其中形成該源極/汲極延伸層之步驟 係利用一離子植入製程。 14·如申請專利範圍第12項所述之積體電路之半導 體元件的製造方法，其中形成該源極之步驟以及形成該汲 極之步驟更包括形成一源極/汲極區鄰近於該源極/汲極 ^ 延伸層。 15·如申請專利範圍第u項所述之積體電路之半導 體元件的製造方法，更至少包括進行一金屬矽化製程，以 形成複數個接觸位於該閘極、該源極以及該汲極上。 16. —種半導體元件，係應用在一積體電路，該半導 體元件： 一閘極，該閘極之方位實質上係沿著一基材之一 < 100>方向； 複數個間隙壁’該些間隙壁位於該閘極之相對的複數 個侧壁； 一源極，該源極鄰近於該些間隙壁之一者，其中該源 極包括一升起式源極/汲極層位於該基材之一上表面上， 且該升起式源極/汲極層之方位實質上沿著該基材之該< 100>方向；以及 一汲極，該汲極鄰近於該些間隙壁之另一者，其中該 20 1287295 沒極包括該升起式源極/汲極層位於該基材之該上表面 上，且該升起式源極/汲極層之方位實質上沿著該基材之 該< 100>方向。 1 7 ·如申凊專利範圍第1 6項所述之半導體元件，其 中該源極與該汲極均包括一源極/汲極延伸層位於該基材 之该上表面下並鄰近於該閘極下方之一通道區。 _ 18·如申請專利範圍第17項所述之半導體元件，其 中忒源極與該汲極均包括一源極/汲極區鄰近於該源極/ 沒極延伸層。 19·如申清專利範圍第16項所述之半導體元件，其 中該閘極、該源極以及該汲極均包括一接觸。 20.如申清專利範圍第16項所述之半導體元件，其 馨巾關極包括-隨介電h及—閘極電極。 21